JPH10209279A - 金属プラグの形成方法 - Google Patents
金属プラグの形成方法Info
- Publication number
- JPH10209279A JPH10209279A JP9012874A JP1287497A JPH10209279A JP H10209279 A JPH10209279 A JP H10209279A JP 9012874 A JP9012874 A JP 9012874A JP 1287497 A JP1287497 A JP 1287497A JP H10209279 A JPH10209279 A JP H10209279A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polishing
- adhesion layer
- forming
- metal plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/062—Manufacture or treatment of conductive parts of the interconnections by smoothing of conductive parts, e.g. by planarisation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
- H10P52/40—Chemomechanical polishing [CMP]
- H10P52/403—Chemomechanical polishing [CMP] of conductive or resistive materials
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 ドライエッチングによりあらかじめ埋め込み
膜を除去した後、埋め込み膜と密着層とを、金属研磨用
の研磨液で研磨除去することにより、導電層間のショー
トによる不良発生を防止し、プラグ抵抗の変動による導
電層の信頼性低下を防止することができる金属プラグの
形成方法を提供する。 【解決手段】 層間絶縁膜２に、その下の導電層３の表
面が露出するよう開口させた接続口４を形成し、露出し
た導電層３上と層間絶縁膜２上とに密着層５を形成し、
密着層５上に接続口４を完全に埋め込むタングステン膜
の埋め込み膜６を成膜し、成膜した埋め込み膜６の膜厚
の６割以上をドライエッチングによりあらかじめ除去し
た後、ドライエッチング後の埋め込み膜１０と密着層５
とを、金属研磨用の研磨液で研磨除去することにより金
属プラグ１１を得る。
膜を除去した後、埋め込み膜と密着層とを、金属研磨用
の研磨液で研磨除去することにより、導電層間のショー
トによる不良発生を防止し、プラグ抵抗の変動による導
電層の信頼性低下を防止することができる金属プラグの
形成方法を提供する。 【解決手段】 層間絶縁膜２に、その下の導電層３の表
面が露出するよう開口させた接続口４を形成し、露出し
た導電層３上と層間絶縁膜２上とに密着層５を形成し、
密着層５上に接続口４を完全に埋め込むタングステン膜
の埋め込み膜６を成膜し、成膜した埋め込み膜６の膜厚
の６割以上をドライエッチングによりあらかじめ除去し
た後、ドライエッチング後の埋め込み膜１０と密着層５
とを、金属研磨用の研磨液で研磨除去することにより金
属プラグ１１を得る。
Description
【０００１】
【発明の属する技術分野】この発明は、例えばシリコン
半導体装置の製造工程における金属プラグの形成方法に
関するものである。
半導体装置の製造工程における金属プラグの形成方法に
関するものである。
【０００２】
【従来の技術】シリコン半導体装置の高性能化を目指す
ためには、素子の微細化や多層化が必要である。しか
し、微細化が進むにつれて金属配線の信頼性を向上させ
ることがより困難になってきている。金属配線の信頼性
を向上させるには、特に上層と下層との配線をつなぐた
めの接続口部分における信頼性を向上させるために用い
られている金属プラグの形成時の金属の異常な掘れ量
（リセス量）を十分に小さくする必要がある。近年、リ
セス量を低減する手段として、研磨技術がシリコン半導
体プロセスに導入されてきている。
ためには、素子の微細化や多層化が必要である。しか
し、微細化が進むにつれて金属配線の信頼性を向上させ
ることがより困難になってきている。金属配線の信頼性
を向上させるには、特に上層と下層との配線をつなぐた
めの接続口部分における信頼性を向上させるために用い
られている金属プラグの形成時の金属の異常な掘れ量
（リセス量）を十分に小さくする必要がある。近年、リ
セス量を低減する手段として、研磨技術がシリコン半導
体プロセスに導入されてきている。
【０００３】以下、図８を参照しながら、前記研磨技術
を用いた従来の金属プラグの形成方法の一例について説
明する。まず、上下配線間を絶縁するための層間絶縁膜
１上にアルミ合金膜をスパッタ蒸着法などによって形成
する。フォトリソグラフィー工程により、所定のレジス
トパターンをアルミ合金膜上に形成した後にドライエッ
チングにより余分なアルミ合金膜を除去し、その後にレ
ジストも除去して、図８Ａに示したように導電層３を得
る。なお、この導電層３がアルミ合金膜を用いた金属配
線の場合を説明したが、導電層３は多結晶シリコン等の
導電層や拡散層の場合もある。
を用いた従来の金属プラグの形成方法の一例について説
明する。まず、上下配線間を絶縁するための層間絶縁膜
１上にアルミ合金膜をスパッタ蒸着法などによって形成
する。フォトリソグラフィー工程により、所定のレジス
トパターンをアルミ合金膜上に形成した後にドライエッ
チングにより余分なアルミ合金膜を除去し、その後にレ
ジストも除去して、図８Ａに示したように導電層３を得
る。なお、この導電層３がアルミ合金膜を用いた金属配
線の場合を説明したが、導電層３は多結晶シリコン等の
導電層や拡散層の場合もある。
【０００４】次に、シリコン酸化膜からなる絶縁膜をＣ
ＶＤ法により形成し、平坦化工程によって平坦化を行い
層間絶縁膜２を形成する。フォトリソグラフィー工程に
より、所定のレジストパターンを層間絶縁膜２上に形成
した後にドライエッチングにより余分な絶縁膜を除去
し、その後にレジストも除去して接続口４を得る。接続
口４は、導電層３とその一層上に形成される別の導電層
を接続するために用いられ、導電層３の表面が露出する
ように開口している。
ＶＤ法により形成し、平坦化工程によって平坦化を行い
層間絶縁膜２を形成する。フォトリソグラフィー工程に
より、所定のレジストパターンを層間絶縁膜２上に形成
した後にドライエッチングにより余分な絶縁膜を除去
し、その後にレジストも除去して接続口４を得る。接続
口４は、導電層３とその一層上に形成される別の導電層
を接続するために用いられ、導電層３の表面が露出する
ように開口している。
【０００５】次に、図８Ｂに示したように、スパッタ蒸
着法などによって窒化チタン膜とチタン膜との積層構造
の密着層５を形成する。その後、図８Ｃに示したよう
に、ＣＶＤ法を用いて埋め込み膜であるタングステン膜
６を接続口４を完全に埋め込むよう成膜する。タングス
テン膜６の膜厚は、接続口４部を除き、０．３μｍ〜
１．０μｍ程度である。
着法などによって窒化チタン膜とチタン膜との積層構造
の密着層５を形成する。その後、図８Ｃに示したよう
に、ＣＶＤ法を用いて埋め込み膜であるタングステン膜
６を接続口４を完全に埋め込むよう成膜する。タングス
テン膜６の膜厚は、接続口４部を除き、０．３μｍ〜
１．０μｍ程度である。
【０００６】最後に、図８Ｄに示したように、研磨装置
を用いて、タングステン膜６および密着層５を接続口４
が形成されていない部分の層間絶縁膜２が完全に露出す
るまで研磨することによって金属プラグ７を得る。この
研磨に用いる金属用研磨液には砥粒としてアルミナを用
い、ｐＨを調整するために硝酸鉄、過酸化水素水、沃酸
カリウム等を用いる。
を用いて、タングステン膜６および密着層５を接続口４
が形成されていない部分の層間絶縁膜２が完全に露出す
るまで研磨することによって金属プラグ７を得る。この
研磨に用いる金属用研磨液には砥粒としてアルミナを用
い、ｐＨを調整するために硝酸鉄、過酸化水素水、沃酸
カリウム等を用いる。
【０００７】研磨によってタングステンを除去している
ため、露出した層間絶縁膜２表面と金属プラグ７表面に
は大きな高低差は無く、リセス量を０．１μｍ以下にす
ることができ信頼性の高い導電層を得ることができる。
ため、露出した層間絶縁膜２表面と金属プラグ７表面に
は大きな高低差は無く、リセス量を０．１μｍ以下にす
ることができ信頼性の高い導電層を得ることができる。
【０００８】
【発明が解決しようとする課題】しかしながら、前記従
来の金属プラグの形成方法では、タングステン膜６を研
磨するときの研磨レートの基板面内でのバラツキをタン
グステン膜成膜時の面内バラツキと同じぐらい十分に小
さくしないと層間絶縁膜２が露出するまでの研磨時間が
基板面内で異なることになる。このように研磨時間が異
なれば、図８Ｄに示したように、基板面内で密着層５が
除去できない部分８が生じることになる。このように、
密着層が除去できないと、同層の導電層間でショートが
生じて半導体装置の信頼性を低下させてしまうことにな
る。
来の金属プラグの形成方法では、タングステン膜６を研
磨するときの研磨レートの基板面内でのバラツキをタン
グステン膜成膜時の面内バラツキと同じぐらい十分に小
さくしないと層間絶縁膜２が露出するまでの研磨時間が
基板面内で異なることになる。このように研磨時間が異
なれば、図８Ｄに示したように、基板面内で密着層５が
除去できない部分８が生じることになる。このように、
密着層が除去できないと、同層の導電層間でショートが
生じて半導体装置の信頼性を低下させてしまうことにな
る。
【０００９】また、タングステン膜６と密着層５を面内
で全て除去するだけの研磨を行った場合でも、研磨レー
トの速い領域ではオーバー研磨が多く施されてしまい、
層間絶縁膜２表面に接続口４のパターン密度に依存した
高低差（エロージョン）９が生じてしまう。このよう
に、層間絶縁膜に高低差が生じるとフォトリソグラフィ
ー工程でのパターン形成が困難になってしまう。また、
層間絶縁膜の高低差により金属プラグの高さが異なり、
接続口の抵抗が大きくばらつき信頼性を低下させてしま
う。
で全て除去するだけの研磨を行った場合でも、研磨レー
トの速い領域ではオーバー研磨が多く施されてしまい、
層間絶縁膜２表面に接続口４のパターン密度に依存した
高低差（エロージョン）９が生じてしまう。このよう
に、層間絶縁膜に高低差が生じるとフォトリソグラフィ
ー工程でのパターン形成が困難になってしまう。また、
層間絶縁膜の高低差により金属プラグの高さが異なり、
接続口の抵抗が大きくばらつき信頼性を低下させてしま
う。
【００１０】本発明の金属プラグの形成方法は、前記問
題を解決するものであり、タングステン膜等の埋め込み
膜の研磨の前に、あらかじめ埋め込み膜をドライエッチ
ングにより除去することにより、研磨レートの面内バラ
ツキにより生じる導電層間のショートやエロージョンに
よるパターン不良、導電層の信頼性の低下の防止を目的
とする。
題を解決するものであり、タングステン膜等の埋め込み
膜の研磨の前に、あらかじめ埋め込み膜をドライエッチ
ングにより除去することにより、研磨レートの面内バラ
ツキにより生じる導電層間のショートやエロージョンに
よるパターン不良、導電層の信頼性の低下の防止を目的
とする。
【００１１】
【課題を解決するための手段】前記目的を達成するため
に、本発明の第１番目の金属プラグの形成方法は、層間
絶縁膜にその下の導電層の表面が露出するよう開口させ
た接続口を形成し、前記露出した導電層上と前記層間絶
縁膜上とに密着層を形成し、前記密着層上に前記接続口
を完全に埋め込む埋め込み膜を成膜する金属プラグの形
成方法であって、ドライエッチングによりあらかじめ前
記埋め込み膜を除去した後、前記埋め込み膜と前記密着
層とを、金属研磨用の研磨液で研磨除去することを特徴
とする。
に、本発明の第１番目の金属プラグの形成方法は、層間
絶縁膜にその下の導電層の表面が露出するよう開口させ
た接続口を形成し、前記露出した導電層上と前記層間絶
縁膜上とに密着層を形成し、前記密着層上に前記接続口
を完全に埋め込む埋め込み膜を成膜する金属プラグの形
成方法であって、ドライエッチングによりあらかじめ前
記埋め込み膜を除去した後、前記埋め込み膜と前記密着
層とを、金属研磨用の研磨液で研磨除去することを特徴
とする。
【００１２】前記第１番目の金属プラグの形成方法にお
いては、ドライエッチングにより、あらかじめ埋め込み
膜を除去する量が成膜した埋め込み膜の膜厚の６割以上
であることが好ましい。
いては、ドライエッチングにより、あらかじめ埋め込み
膜を除去する量が成膜した埋め込み膜の膜厚の６割以上
であることが好ましい。
【００１３】前記第１番目の金属プラグの形成方法によ
れば、埋め込み膜研磨時の研磨レートの面内バラツキが
大きい場合でも、研磨する埋め込み膜の量が少ないため
埋め込み膜と密着層とを完全に除去した場合の面内での
残膜バラツキを最小にすることができ、オーバー研磨量
を小さく抑えることができる。このため、密着層を除去
できない部分を生じることによる導電層間のショートに
よる不良発生を防止できる。また、エロージョンによる
プラグ抵抗の変動による導電層の信頼性低下を防止でき
る。
れば、埋め込み膜研磨時の研磨レートの面内バラツキが
大きい場合でも、研磨する埋め込み膜の量が少ないため
埋め込み膜と密着層とを完全に除去した場合の面内での
残膜バラツキを最小にすることができ、オーバー研磨量
を小さく抑えることができる。このため、密着層を除去
できない部分を生じることによる導電層間のショートに
よる不良発生を防止できる。また、エロージョンによる
プラグ抵抗の変動による導電層の信頼性低下を防止でき
る。
【００１４】次に、本発明の第２番目の金属プラグの形
成方法は、層間絶縁膜にその下の導電層の表面が露出す
るよう開口させた接続口を形成し、前記露出した導電層
上と前記層間絶縁膜上とに密着層を形成し、前記密着層
上に前記接続口を完全に埋め込む埋め込み膜を成膜する
金属プラグの形成方法であって、ドライエッチングによ
りあらかじめ前記埋め込み膜を前記密着層のうち前記接
続口の無い部分が露出するまで除去した後、前記露出し
た密着層を研磨液で研磨除去することを特徴とする。
成方法は、層間絶縁膜にその下の導電層の表面が露出す
るよう開口させた接続口を形成し、前記露出した導電層
上と前記層間絶縁膜上とに密着層を形成し、前記密着層
上に前記接続口を完全に埋め込む埋め込み膜を成膜する
金属プラグの形成方法であって、ドライエッチングによ
りあらかじめ前記埋め込み膜を前記密着層のうち前記接
続口の無い部分が露出するまで除去した後、前記露出し
た密着層を研磨液で研磨除去することを特徴とする。
【００１５】前記第２番目の金属プラグの形成方法によ
れば、埋め込み膜研磨時の研磨レートの面内バラツキが
大きい場合でも、密着層のみの研磨で良いため、研磨量
を少なく、かつ密着層を完全に除去するためのオーバー
研磨量も少なく抑えることができる。このため、密着層
を除去できない部分を生じることによる導電層間のショ
ートによる不良発生を防止できる。また、エロージョン
によるプラグ抵抗の変動による導電層の信頼性低下を防
止できる。
れば、埋め込み膜研磨時の研磨レートの面内バラツキが
大きい場合でも、密着層のみの研磨で良いため、研磨量
を少なく、かつ密着層を完全に除去するためのオーバー
研磨量も少なく抑えることができる。このため、密着層
を除去できない部分を生じることによる導電層間のショ
ートによる不良発生を防止できる。また、エロージョン
によるプラグ抵抗の変動による導電層の信頼性低下を防
止できる。
【００１６】前記第２番目の金属プラグの形成方法にお
いては、前記研磨液が、酸化珪素粒子またはセリウム粒
子を含む酸化膜研磨用の研磨液であることが好ましい。
いては、前記研磨液が、酸化珪素粒子またはセリウム粒
子を含む酸化膜研磨用の研磨液であることが好ましい。
【００１７】前記のような研磨液を用いれば、例えば密
着層を窒化チタン膜とチタン膜の積層構造とし、層間絶
縁膜を酸化珪素膜としても、密着層、層間絶縁膜の研磨
レートが大きく変わらないためオーバー研磨によるエロ
ージョンを少なくすることができる。また、埋め込み膜
にタングステン膜を用いれば、タングステン膜の研磨レ
ートが小さいため、金属プラグ表面が層間絶縁膜表面よ
りくぼむことがなくなり、導電層の信頼性低下を防止で
きる。
着層を窒化チタン膜とチタン膜の積層構造とし、層間絶
縁膜を酸化珪素膜としても、密着層、層間絶縁膜の研磨
レートが大きく変わらないためオーバー研磨によるエロ
ージョンを少なくすることができる。また、埋め込み膜
にタングステン膜を用いれば、タングステン膜の研磨レ
ートが小さいため、金属プラグ表面が層間絶縁膜表面よ
りくぼむことがなくなり、導電層の信頼性低下を防止で
きる。
【００１８】また、前記第２番目の金属プラグ形成方法
においては、前記研磨液が、２粒子以上の混合粒子を含
む研磨液であることが好ましい。
においては、前記研磨液が、２粒子以上の混合粒子を含
む研磨液であることが好ましい。
【００１９】また、前記第２番目の金属プラグの形成方
法においては、前記研磨液が、酸化珪素粒子とアルミナ
粒子との混合粒子またはセリウム粒子とアルミナ粒子と
の混合粒子を含む研磨液であることが好ましい。
法においては、前記研磨液が、酸化珪素粒子とアルミナ
粒子との混合粒子またはセリウム粒子とアルミナ粒子と
の混合粒子を含む研磨液であることが好ましい。
【００２０】前記のように混合粒子を含む研磨液を用い
れば、例えば密着層を窒化チタン膜とチタン膜の積層構
造とし、層間絶縁膜を酸化珪素膜としても、密着層、層
間絶縁膜の研磨レートが大きく変わらないためオーバー
研磨によるエロージョンを少なくすることができる。ま
た、埋め込み膜にタングステン膜を用いれば、タングス
テン膜の研磨レートもほぼ同じであるため、金属プラグ
表面と層間絶縁膜表面とが同一面になるため、導電層の
信頼性低下を防止できる。
れば、例えば密着層を窒化チタン膜とチタン膜の積層構
造とし、層間絶縁膜を酸化珪素膜としても、密着層、層
間絶縁膜の研磨レートが大きく変わらないためオーバー
研磨によるエロージョンを少なくすることができる。ま
た、埋め込み膜にタングステン膜を用いれば、タングス
テン膜の研磨レートもほぼ同じであるため、金属プラグ
表面と層間絶縁膜表面とが同一面になるため、導電層の
信頼性低下を防止できる。
【００２１】次に、本発明の第３番目の金属プラグの形
成方法は、層間絶縁膜に、その下の導電層の表面が露出
するよう開口させた接続口を形成し、前記露出した導電
層上と前記層間絶縁膜上とに密着層を形成し、前記密着
層上に前記接続口を完全に埋め込む埋め込み膜を成膜す
る金属プラグの形成方法であって、ドライエッチングに
よりあらかじめ前記埋め込み膜および前記密着層を前記
層間絶縁膜のうち前記接続口の無い部分が露出するまで
除去した後、密着層の残さを金属研磨用の研磨液で研磨
除去することを特徴とする。
成方法は、層間絶縁膜に、その下の導電層の表面が露出
するよう開口させた接続口を形成し、前記露出した導電
層上と前記層間絶縁膜上とに密着層を形成し、前記密着
層上に前記接続口を完全に埋め込む埋め込み膜を成膜す
る金属プラグの形成方法であって、ドライエッチングに
よりあらかじめ前記埋め込み膜および前記密着層を前記
層間絶縁膜のうち前記接続口の無い部分が露出するまで
除去した後、密着層の残さを金属研磨用の研磨液で研磨
除去することを特徴とする。
【００２２】前記第３番目の金属プラグの形成方法によ
れば、研磨時の研磨レートの面内バラツキが大きい場合
でも、密着層の残さのみの除去で良いため、研磨量を少
なく、かつオーバー研磨量も少なく抑えることができ
る。このため、密着層を除去できない部分を生じること
による導電層間のショートによる不良発生を防止でき
る。また、エロージョンによるプラグ抵抗の変動による
導電層の信頼性低下を防止できる。
れば、研磨時の研磨レートの面内バラツキが大きい場合
でも、密着層の残さのみの除去で良いため、研磨量を少
なく、かつオーバー研磨量も少なく抑えることができ
る。このため、密着層を除去できない部分を生じること
による導電層間のショートによる不良発生を防止でき
る。また、エロージョンによるプラグ抵抗の変動による
導電層の信頼性低下を防止できる。
【００２３】前記第１、２または３番目の金属プラグ形
成方法においては、前記埋め込み膜がタングステン膜で
あることが好ましい。。
成方法においては、前記埋め込み膜がタングステン膜で
あることが好ましい。。
【００２４】
（実施の形態１）以下、本発明の金属プラグの形成方法
の実施形態１について、図面を参照しながら説明する。
図１は、本発明の実施形態１に係る金属プラグの製造工
程における半導体装置の断面図である。図１において、
Ａ、Ｂ、Ｃはタングステン膜６を成膜するまでの工程を
示しており、これらは、図８を用いて説明した従来例と
同一であるため、同一番号を付して説明は省略する。
の実施形態１について、図面を参照しながら説明する。
図１は、本発明の実施形態１に係る金属プラグの製造工
程における半導体装置の断面図である。図１において、
Ａ、Ｂ、Ｃはタングステン膜６を成膜するまでの工程を
示しており、これらは、図８を用いて説明した従来例と
同一であるため、同一番号を付して説明は省略する。
【００２５】以下、タングステン膜６を成膜した後の工
程について説明する。タングステン膜６を成膜した後
は、図１Ｄに示したように、タングステン膜６をドライ
エッチングにより、エッチング除去する。１０は、エッ
チング除去後のタングステン膜である。ドライエッチン
グには、一般的にエッチングレートの面内均一性がよ
く、エッチングレートの高いものを用いる。エッチング
除去する量は、成膜したタングステン膜の膜厚の６割以
上とする。ここで、除去する量の基準となる膜厚は、接
続口４が形成されていない部分の密着層５の表面からタ
ングステン膜６の表面までの膜厚のことである。すなわ
ち、接続口４部におけるタングステン膜６の膜厚は含ま
ない。
程について説明する。タングステン膜６を成膜した後
は、図１Ｄに示したように、タングステン膜６をドライ
エッチングにより、エッチング除去する。１０は、エッ
チング除去後のタングステン膜である。ドライエッチン
グには、一般的にエッチングレートの面内均一性がよ
く、エッチングレートの高いものを用いる。エッチング
除去する量は、成膜したタングステン膜の膜厚の６割以
上とする。ここで、除去する量の基準となる膜厚は、接
続口４が形成されていない部分の密着層５の表面からタ
ングステン膜６の表面までの膜厚のことである。すなわ
ち、接続口４部におけるタングステン膜６の膜厚は含ま
ない。
【００２６】最後に、図１Ｅに示したように、金属研磨
用の研磨液を用いて、タングステン膜１０および密着層
５を接続口４が形成されていない部分の層間絶縁膜２が
完全に露出するまで研磨することによって金属プラグ１
１を得る。
用の研磨液を用いて、タングステン膜１０および密着層
５を接続口４が形成されていない部分の層間絶縁膜２が
完全に露出するまで研磨することによって金属プラグ１
１を得る。
【００２７】前記のような方法により金属プラグを形成
すれば、タングステン膜研磨時の研磨レートの面内バラ
ツキが大きい場合でも、研磨するタングステン膜の量が
少ないためタングステン膜と密着層を完全に除去した場
合の面内での残膜バラツキを最小にすることができ、オ
ーバー研磨量を少なく抑えることができる。このため、
密着層を除去できない部分を生じることによる導電層間
のショートによる不良発生を防止できる。また、エロー
ジョンによるプラグ抵抗の変動による導電層の信頼性低
下を防止できる。
すれば、タングステン膜研磨時の研磨レートの面内バラ
ツキが大きい場合でも、研磨するタングステン膜の量が
少ないためタングステン膜と密着層を完全に除去した場
合の面内での残膜バラツキを最小にすることができ、オ
ーバー研磨量を少なく抑えることができる。このため、
密着層を除去できない部分を生じることによる導電層間
のショートによる不良発生を防止できる。また、エロー
ジョンによるプラグ抵抗の変動による導電層の信頼性低
下を防止できる。
【００２８】（実施の形態２）以下、本発明の金属プラ
グの形成方法の実施形態２について、図面を参照しなが
ら説明する。図２は、本発明の実施形態２に係る金属プ
ラグの製造工程における半導体装置の断面図である。図
２において、Ａ、Ｂ、Ｃはタングステン膜６を成膜する
までの工程を示しており、これらは、図８を用いて説明
した従来例と同一であるため、同一番号を付して説明は
省略する。
グの形成方法の実施形態２について、図面を参照しなが
ら説明する。図２は、本発明の実施形態２に係る金属プ
ラグの製造工程における半導体装置の断面図である。図
２において、Ａ、Ｂ、Ｃはタングステン膜６を成膜する
までの工程を示しており、これらは、図８を用いて説明
した従来例と同一であるため、同一番号を付して説明は
省略する。
【００２９】以下、タングステン膜６を形成した後の工
程について説明する。タングステン膜６を成膜した後
は、図２Ｄに示したように、タングステン膜６をドライ
エッチングにより、接続口４の形成されていない部分の
密着層５が露出するまで除去し、タングステン膜１２を
得る。ドライエッチングには、一般的にエッチングレー
トの面内均一性がよく、エッチングレートの高いものを
用いる。
程について説明する。タングステン膜６を成膜した後
は、図２Ｄに示したように、タングステン膜６をドライ
エッチングにより、接続口４の形成されていない部分の
密着層５が露出するまで除去し、タングステン膜１２を
得る。ドライエッチングには、一般的にエッチングレー
トの面内均一性がよく、エッチングレートの高いものを
用いる。
【００３０】最後に、図２Ｅに示したように、金属研磨
用の研磨液を用いて、密着層５を接続口４が形成されて
いない部分の層間絶縁膜２が完全に露出するまで研磨す
ることによって金属プラグ１３を得る。
用の研磨液を用いて、密着層５を接続口４が形成されて
いない部分の層間絶縁膜２が完全に露出するまで研磨す
ることによって金属プラグ１３を得る。
【００３１】前記のような方法により金属プラグを形成
すれば、タングステン膜研磨時の研磨レートの面内バラ
ツキが大きい場合でも、密着層のみの研磨で良いため、
研磨量を少なく、かつ密着層を完全に除去するためのオ
ーバー研磨量も少なく抑えることができる。このため、
密着層を除去できない部分を生じることによる導電層間
のショートによる不良発生を防止できる。また、エロー
ジョンによるプラグ抵抗の変動による導電層の信頼性低
下を防止できる。
すれば、タングステン膜研磨時の研磨レートの面内バラ
ツキが大きい場合でも、密着層のみの研磨で良いため、
研磨量を少なく、かつ密着層を完全に除去するためのオ
ーバー研磨量も少なく抑えることができる。このため、
密着層を除去できない部分を生じることによる導電層間
のショートによる不良発生を防止できる。また、エロー
ジョンによるプラグ抵抗の変動による導電層の信頼性低
下を防止できる。
【００３２】（実施の形態３）以下、本発明の金属プラ
グの形成方法の実施形態３について、図面を参照しなが
ら説明する。図３は、本発明の実施形態３に係る金属プ
ラグの製造工程における半導体装置の断面図である。図
３において、Ａ、Ｂ、Ｃはタングステン膜６を成膜する
までの工程を示しており、これらは、図８を用いて説明
した従来例と同一であるため、同一番号を付して説明は
省略する。
グの形成方法の実施形態３について、図面を参照しなが
ら説明する。図３は、本発明の実施形態３に係る金属プ
ラグの製造工程における半導体装置の断面図である。図
３において、Ａ、Ｂ、Ｃはタングステン膜６を成膜する
までの工程を示しており、これらは、図８を用いて説明
した従来例と同一であるため、同一番号を付して説明は
省略する。
【００３３】以下、タングステン膜６を成膜した後の工
程について説明する。タングステン膜６を成膜した後
は、図３Ｄに示したように、タングステン膜６と密着層
５とをドライエッチングにより、エッチング除去する。
１４は、エッチング除去後のタングステン膜である。ド
ライエッチングには、一般的にエッチングレートの面内
均一性がよく、エッチングレートの高いものを用いる。
エッチング除去する量は、接続口４の形成されていない
部分の層間絶縁膜２が露出するまでとする。１５は、層
間絶縁膜２が露出するまでエッチングした後の密着層の
残さである。すなわち、層間絶縁膜２が完全に露出して
いない部分については、密着層５が残さ１５として残っ
ていることになる。
程について説明する。タングステン膜６を成膜した後
は、図３Ｄに示したように、タングステン膜６と密着層
５とをドライエッチングにより、エッチング除去する。
１４は、エッチング除去後のタングステン膜である。ド
ライエッチングには、一般的にエッチングレートの面内
均一性がよく、エッチングレートの高いものを用いる。
エッチング除去する量は、接続口４の形成されていない
部分の層間絶縁膜２が露出するまでとする。１５は、層
間絶縁膜２が露出するまでエッチングした後の密着層の
残さである。すなわち、層間絶縁膜２が完全に露出して
いない部分については、密着層５が残さ１５として残っ
ていることになる。
【００３４】最後に、図３Ｅに示したように、金属研磨
用の研磨液を用いて、密着層５の残さ１５を完全に除去
するまで研磨することによって金属プラグ１６を得る。
用の研磨液を用いて、密着層５の残さ１５を完全に除去
するまで研磨することによって金属プラグ１６を得る。
【００３５】前記のような方法により金属プラグを形成
すれば、研磨時の研磨レートの面内バラツキが大きい場
合でも、密着層の残さのみの除去で良いため、研磨量を
少なく、なおかつオーバー研磨量も少なく抑えることが
できる。このため、密着層を除去できない部分を生じる
ことによる導電層間のショートによる不良発生を防止で
きる。また、エロージョンによるプラグ抵抗の変動によ
る導電層の信頼性低下を防止できる。
すれば、研磨時の研磨レートの面内バラツキが大きい場
合でも、密着層の残さのみの除去で良いため、研磨量を
少なく、なおかつオーバー研磨量も少なく抑えることが
できる。このため、密着層を除去できない部分を生じる
ことによる導電層間のショートによる不良発生を防止で
きる。また、エロージョンによるプラグ抵抗の変動によ
る導電層の信頼性低下を防止できる。
【００３６】（実施の形態４）以下、本発明の金属プラ
グの形成方法の実施形態４について、図面を参照しなが
ら説明する。図４は、本発明の実施形態４に係る金属プ
ラグの製造工程における半導体装置の断面図である。図
４において、Ａ、Ｂ、Ｃはタングステン膜６を成膜する
までの工程を示しており、これらは、図８を用いて説明
した従来例と同一であるため、同一番号を付して説明は
省略する。
グの形成方法の実施形態４について、図面を参照しなが
ら説明する。図４は、本発明の実施形態４に係る金属プ
ラグの製造工程における半導体装置の断面図である。図
４において、Ａ、Ｂ、Ｃはタングステン膜６を成膜する
までの工程を示しており、これらは、図８を用いて説明
した従来例と同一であるため、同一番号を付して説明は
省略する。
【００３７】以下、タングステン膜６を成膜した後の工
程について説明する。タングステン膜６を成膜した後
は、図４Ｄに示したように、タングステン膜６をドライ
エッチングにより、接続口４の形成されていない部分の
密着層５が露出するまで除去し、タングステン膜１２を
得る。ドライエッチングには、一般的にエッチングレー
トの面内均一性がよく、エッチングレートの高いものを
用いる。
程について説明する。タングステン膜６を成膜した後
は、図４Ｄに示したように、タングステン膜６をドライ
エッチングにより、接続口４の形成されていない部分の
密着層５が露出するまで除去し、タングステン膜１２を
得る。ドライエッチングには、一般的にエッチングレー
トの面内均一性がよく、エッチングレートの高いものを
用いる。
【００３８】最後に、酸化珪素粒子またはセリウム粒子
を含んだ酸化膜研磨用の研磨液を用いて、図４Ｅに示し
たように密着層５を接続口４が形成されていない部分の
層間絶縁膜２が完全に露出するまで研磨することによっ
て金属プラグ１７を得る。
を含んだ酸化膜研磨用の研磨液を用いて、図４Ｅに示し
たように密着層５を接続口４が形成されていない部分の
層間絶縁膜２が完全に露出するまで研磨することによっ
て金属プラグ１７を得る。
【００３９】前記のような方法により金属プラグを形成
すれば、図５に示した一例のように、窒化チタン膜とチ
タン膜の積層構造の密着層５と酸化珪素膜の層間絶縁膜
２との研磨レートが大きく変わらないためオーバー研磨
によるエロージョンを少なくすることができる。このた
め、密着層を除去できない部分を生じることによる導電
層間のショートによる不良発生を防止できる。また、エ
ロージョンによるプラグ抵抗の変動による導電層の信頼
性低下を防止できる。また、タングステン膜の研磨レー
トが小さいため、図４Ｅに示したように金属プラグ表面
が層間絶縁膜表面よりくぼむことがなくなり、導電層の
信頼性を向上させることができる。
すれば、図５に示した一例のように、窒化チタン膜とチ
タン膜の積層構造の密着層５と酸化珪素膜の層間絶縁膜
２との研磨レートが大きく変わらないためオーバー研磨
によるエロージョンを少なくすることができる。このた
め、密着層を除去できない部分を生じることによる導電
層間のショートによる不良発生を防止できる。また、エ
ロージョンによるプラグ抵抗の変動による導電層の信頼
性低下を防止できる。また、タングステン膜の研磨レー
トが小さいため、図４Ｅに示したように金属プラグ表面
が層間絶縁膜表面よりくぼむことがなくなり、導電層の
信頼性を向上させることができる。
【００４０】（実施の形態５）以下、本発明の金属プラ
グ形成方法の実施形態５について、図面を参照しながら
説明する。図６は、本発明の実施形態５に係る金属プラ
グの製造工程における半導体装置の断面図である。図６
において、Ａ、Ｂ、Ｃはタングステン膜６を成膜するま
での工程を示しており、これらは、図８を用いて説明し
た従来例と同一であるため、同一番号を付して説明は省
略する。
グ形成方法の実施形態５について、図面を参照しながら
説明する。図６は、本発明の実施形態５に係る金属プラ
グの製造工程における半導体装置の断面図である。図６
において、Ａ、Ｂ、Ｃはタングステン膜６を成膜するま
での工程を示しており、これらは、図８を用いて説明し
た従来例と同一であるため、同一番号を付して説明は省
略する。
【００４１】以下、タングステン膜６を成膜した後の工
程について、説明する。タングステン膜６を成膜した後
は、図６Ｄに示したように、タングステン膜６をドライ
エッチングにより、接続口４の形成されていない部分の
密着層５が露出するまで除去し、タングステン膜１２を
得る。ドライエッチングには、一般的にエッチングレー
トの面内均一性がよく、エッチングレートの高いものを
用いる。
程について、説明する。タングステン膜６を成膜した後
は、図６Ｄに示したように、タングステン膜６をドライ
エッチングにより、接続口４の形成されていない部分の
密着層５が露出するまで除去し、タングステン膜１２を
得る。ドライエッチングには、一般的にエッチングレー
トの面内均一性がよく、エッチングレートの高いものを
用いる。
【００４２】最後に、図６Ｅに示したように、密着層５
を混合粒子を含んだ研磨液を用いて、接続口４が形成さ
れていない部分の層間絶縁膜２が完全に露出するまで研
磨することによって金属プラグ１８を得る。研磨液に含
まれる混合粒子には、酸化珪素粒子とアルミナ粒子との
混合粒子や、セリウム粒子とアルミナ粒子との混合粒子
などの２粒子以上の混合粒子が好ましい。
を混合粒子を含んだ研磨液を用いて、接続口４が形成さ
れていない部分の層間絶縁膜２が完全に露出するまで研
磨することによって金属プラグ１８を得る。研磨液に含
まれる混合粒子には、酸化珪素粒子とアルミナ粒子との
混合粒子や、セリウム粒子とアルミナ粒子との混合粒子
などの２粒子以上の混合粒子が好ましい。
【００４３】前記のような方法により金属プラグを形成
すれば、図７に示した一例のように、窒化チタン膜とチ
タン膜の積層構造の密着層５と酸化珪素膜の層間絶縁膜
２との研磨レートが大きく変わらないためオーバー研磨
によるエロージョンを少なくすることができる。このた
め、密着層を除去できない部分を生じることによる導電
層間のショートによる不良発生を防止できる。また、エ
ロージョンによるプラグ抵抗の変動による導電層の信頼
性低下を防止できる。また、タングステン１２膜の研磨
レートも密着層５、層間絶縁膜２とほぼ同じであるた
め、図６Ｅに示したように金属プラグ１８の表面と層間
絶縁膜２の表面が同一面になるため、導電層の信頼性低
下を防止できる。
すれば、図７に示した一例のように、窒化チタン膜とチ
タン膜の積層構造の密着層５と酸化珪素膜の層間絶縁膜
２との研磨レートが大きく変わらないためオーバー研磨
によるエロージョンを少なくすることができる。このた
め、密着層を除去できない部分を生じることによる導電
層間のショートによる不良発生を防止できる。また、エ
ロージョンによるプラグ抵抗の変動による導電層の信頼
性低下を防止できる。また、タングステン１２膜の研磨
レートも密着層５、層間絶縁膜２とほぼ同じであるた
め、図６Ｅに示したように金属プラグ１８の表面と層間
絶縁膜２の表面が同一面になるため、導電層の信頼性低
下を防止できる。
【００４４】なお、前記実施形態１〜５では、埋め込み
膜にタングステン膜を用いた場合を説明したが、その他
の埋め込み金属でも同様の効果を得られる。
膜にタングステン膜を用いた場合を説明したが、その他
の埋め込み金属でも同様の効果を得られる。
【００４５】また、導電層３がアルミ合金を用いた金属
配線の場合を説明したが、多結晶シリコン等の導電層や
拡散層であっても同様の効果を得られる。
配線の場合を説明したが、多結晶シリコン等の導電層や
拡散層であっても同様の効果を得られる。
【００４６】
【発明の効果】以上のように、本発明の金属プラグの形
成方法によれば、ドライエッチングによりあらかじめ埋
め込み膜を除去した後、埋め込み膜と密着層とを、金属
研磨用の研磨液で研磨除去することにより、導電層間の
ショートによる不良発生を防止し、プラグ抵抗の変動に
よる導電層の信頼性低下を防止することができる。
成方法によれば、ドライエッチングによりあらかじめ埋
め込み膜を除去した後、埋め込み膜と密着層とを、金属
研磨用の研磨液で研磨除去することにより、導電層間の
ショートによる不良発生を防止し、プラグ抵抗の変動に
よる導電層の信頼性低下を防止することができる。
【００４７】また、ドライエッチングによりあらかじめ
埋め込み膜を密着層のうち接続口の無い部分が露出する
まで除去した後、露出した密着層を研磨液で研磨除去す
ることにより、導電層間のショートによる不良発生を防
止し、プラグ抵抗の変動による導電層の信頼性低下を防
止することができる。
埋め込み膜を密着層のうち接続口の無い部分が露出する
まで除去した後、露出した密着層を研磨液で研磨除去す
ることにより、導電層間のショートによる不良発生を防
止し、プラグ抵抗の変動による導電層の信頼性低下を防
止することができる。
【００４８】また、ドライエッチングによりあらかじめ
埋め込み膜および密着層を層間絶縁膜のうち前記接続口
の無い部分が露出するまで除去した後、密着層の残さを
金属研磨用の研磨液で研磨除去することにより、導電層
間のショートによる不良発生を防止し、プラグ抵抗の変
動による導電層の信頼性低下を防止することができる。
埋め込み膜および密着層を層間絶縁膜のうち前記接続口
の無い部分が露出するまで除去した後、密着層の残さを
金属研磨用の研磨液で研磨除去することにより、導電層
間のショートによる不良発生を防止し、プラグ抵抗の変
動による導電層の信頼性低下を防止することができる。
【図１】本発明の金属プラグの形成方法の実施形態１に
係る半導体装置の工程順断面図
係る半導体装置の工程順断面図
【図２】本発明の金属プラグの形成方法の実施形態２に
係る半導体装置の工程順断面図
係る半導体装置の工程順断面図
【図３】本発明の金属プラグの形成方法の実施形態３に
係る半導体装置の工程順断面図
係る半導体装置の工程順断面図
【図４】本発明の金属プラグの形成方法の実施形態４に
係る半導体装置の工程順断面図
係る半導体装置の工程順断面図
【図５】本発明の実施形態４における研磨する膜種と研
磨レートとの関係の一例を示す図
磨レートとの関係の一例を示す図
【図６】本発明の金属プラグの形成方法の実施形態５に
係る半導体装置の工程順断面図
係る半導体装置の工程順断面図
【図７】本発明の実施形態５における研磨する膜種と研
磨レートとの関係の一例を示す図
磨レートとの関係の一例を示す図
【図８】従来の金属プラグの形成方法に係る半導体装置
の工程順断面図
の工程順断面図
１，２ 層間絶縁膜 ３ 導電層 ４ 接続口 ５ 密着層 ６ タングステン膜 １０，１２，１４ ドライエッチングによる除去後のタ
ングステン膜 １１，１３，１６，１７，１８ 金属プラグ １５ 密着層の残さ
ングステン膜 １１，１３，１６，１７，１８ 金属プラグ １５ 密着層の残さ
Claims (8)
- 【請求項１】 層間絶縁膜にその下の導電層の表面が露
出するよう開口させた接続口を形成し、前記露出した導
電層上と前記層間絶縁膜上とに密着層を形成し、前記密
着層上に前記接続口を完全に埋め込む埋め込み膜を成膜
する金属プラグの形成方法であって、ドライエッチング
によりあらかじめ前記埋め込み膜を除去した後、前記埋
め込み膜と前記密着層とを、金属研磨用の研磨液で研磨
除去することを特徴とする金属プラグの形成方法。 - 【請求項２】 前記ドライエッチングにより、あらかじ
め前記埋め込み膜を除去する量が前記成膜した埋め込み
膜の膜厚の６割以上である請求項１記載の金属プラグの
形成方法。 - 【請求項３】 層間絶縁膜にその下の導電層の表面が露
出するよう開口させた接続口を形成し、前記露出した導
電層上と前記層間絶縁膜上とに密着層を形成し、前記密
着層上に前記接続口を完全に埋め込む埋め込み膜を成膜
する金属プラグの形成方法であって、ドライエッチング
によりあらかじめ前記埋め込み膜を前記密着層のうち前
記接続口の無い部分が露出するまで除去した後、前記露
出した密着層を研磨液で研磨除去することを特徴とする
金属プラグの形成方法。 - 【請求項４】 前記研磨液が、酸化珪素粒子またはセリ
ウム粒子を含む酸化膜研磨用の研磨液である請求項３記
載の金属プラグの形成方法。 - 【請求項５】 前記研磨液が、２粒子以上の混合粒子を
含む研磨液である請求項３記載の金属プラグの形成方
法。 - 【請求項６】 前記研磨液が、酸化珪素粒子とアルミナ
粒子との混合粒子またはセリウム粒子とアルミナ粒子と
の混合粒子を含む研磨液である請求項３記載の金属プラ
グの形成方法。 - 【請求項７】 層間絶縁膜にその下の導電層の表面が露
出するよう開口させた接続口を形成し、前記露出した導
電層上と前記層間絶縁膜上とに密着層を形成し、前記密
着層上に前記接続口を完全に埋め込む埋め込み膜を成膜
する金属プラグの形成方法であって、ドライエッチング
によりあらかじめ前記埋め込み膜および前記密着層を前
記層間絶縁膜のうち前記接続口の無い部分が露出するま
で除去した後、密着層の残さを金属研磨用の研磨液で研
磨除去することを特徴とする金属プラグの形成方法。 - 【請求項８】 前記埋め込み膜がタングステン膜である
請求項１〜７のいずれか１項に記載の金属プラグ形成方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9012874A JPH10209279A (ja) | 1997-01-27 | 1997-01-27 | 金属プラグの形成方法 |
| US09/012,961 US6248660B1 (en) | 1997-01-27 | 1998-01-26 | Method for forming metallic plug |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9012874A JPH10209279A (ja) | 1997-01-27 | 1997-01-27 | 金属プラグの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209279A true JPH10209279A (ja) | 1998-08-07 |
Family
ID=11817581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9012874A Pending JPH10209279A (ja) | 1997-01-27 | 1997-01-27 | 金属プラグの形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6248660B1 (ja) |
| JP (1) | JPH10209279A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6069085A (en) * | 1997-07-23 | 2000-05-30 | Lsi Logic Corporation | Slurry filling a recess formed during semiconductor fabrication |
| US6465345B1 (en) * | 1999-05-28 | 2002-10-15 | Advanced Micro Devices, Inc. | Prevention of inter-channel current leakage in semiconductors |
| US9034752B2 (en) | 2013-01-03 | 2015-05-19 | Micron Technology, Inc. | Methods of exposing conductive vias of semiconductor devices and associated structures |
| CN117373997A (zh) * | 2022-06-30 | 2024-01-09 | 长鑫存储技术有限公司 | 一种半导体结构及其制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5262354A (en) * | 1992-02-26 | 1993-11-16 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| US5300813A (en) * | 1992-02-26 | 1994-04-05 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| JP3318813B2 (ja) * | 1995-02-13 | 2002-08-26 | ソニー株式会社 | 多層配線形成方法 |
| US5854140A (en) * | 1996-12-13 | 1998-12-29 | Siemens Aktiengesellschaft | Method of making an aluminum contact |
-
1997
- 1997-01-27 JP JP9012874A patent/JPH10209279A/ja active Pending
-
1998
- 1998-01-26 US US09/012,961 patent/US6248660B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6248660B1 (en) | 2001-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100400037B1 (ko) | 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법 | |
| JP3360350B2 (ja) | 表面平坦化法 | |
| JP3216104B2 (ja) | メタルプラグ形成方法及び配線形成方法 | |
| US6017803A (en) | Method to prevent dishing in chemical mechanical polishing | |
| JPH10178096A (ja) | アルミニウム接点の製造法 | |
| US6645863B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JP2001135592A (ja) | デュアルダマシーン（ｄｕａｌｄａｍａｓｃｅｎｅ）の製造方法 | |
| JPH08148563A (ja) | 半導体装置の多層配線構造体の形成方法 | |
| KR100226742B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| JP2000323479A (ja) | 半導体装置およびその製造方法 | |
| EP0926721A2 (en) | Dual damascene with bond pads | |
| US6503828B1 (en) | Process for selective polishing of metal-filled trenches of integrated circuit structures | |
| US6174813B1 (en) | Dual damascene manufacturing process | |
| JPH10209279A (ja) | 金属プラグの形成方法 | |
| JP3487051B2 (ja) | 半導体装置の製造方法 | |
| JPH09162281A (ja) | 平坦化多層配線およびその製造方法 | |
| JPH0682660B2 (ja) | 導電性スタツドを形成する方法 | |
| US6235071B1 (en) | Chemical mechanical polishing method for highly accurate in-plane uniformity in polishing rate over position | |
| JPH10172969A (ja) | 半導体装置の製造方法 | |
| US6977216B2 (en) | Method for forming metal wire in semiconductor device | |
| JPH1098039A (ja) | 半導体装置の製造方法 | |
| JP3521200B2 (ja) | 配線構造およびその形成方法 | |
| JP3374901B2 (ja) | 半導体装置 | |
| CN109887880B (zh) | 一种半导体连接结构及其制作方法 | |
| JP2001102448A (ja) | 配線の形成方法 |