JPH09283792A - 面発光サイリスタおよび自己走査型発光装置 - Google Patents
面発光サイリスタおよび自己走査型発光装置Info
- Publication number
- JPH09283792A JPH09283792A JP8983696A JP8983696A JPH09283792A JP H09283792 A JPH09283792 A JP H09283792A JP 8983696 A JP8983696 A JP 8983696A JP 8983696 A JP8983696 A JP 8983696A JP H09283792 A JPH09283792 A JP H09283792A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor layer
- light emitting
- conductivity type
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Led Devices (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
(57)【要約】
【課題】 外部発光効率の良い面発光サイリスタを提供
する。 【解決手段】 面発光サイリスタは、Ｎ形の半導体基板
１上に、Ｎ形の半導体層２４と、Ｐ形の半導体層２３
と、Ｎ形の半導体層２２と、Ｐ形の半導体層２１とがこ
の順に積層され、半導体層２１上に設けられたアノード
電極２５と、半導体層２２上に設けられたゲート電極と
を備えている。半導体層２４，２３，２２は、アノード
電極の領域とゲート領域との間に、くびれ部４２を有し
ている。
する。 【解決手段】 面発光サイリスタは、Ｎ形の半導体基板
１上に、Ｎ形の半導体層２４と、Ｐ形の半導体層２３
と、Ｎ形の半導体層２２と、Ｐ形の半導体層２１とがこ
の順に積層され、半導体層２１上に設けられたアノード
電極２５と、半導体層２２上に設けられたゲート電極と
を備えている。半導体層２４，２３，２２は、アノード
電極の領域とゲート領域との間に、くびれ部４２を有し
ている。
Description
【０００１】
【発明の属する技術分野】本発明は、面発光サイリスタ
のような面発光素子の外部発光効率を高めるための構
造、およびこのような面発光素子を用いた自己走査型発
光装置に関するものである。
のような面発光素子の外部発光効率を高めるための構
造、およびこのような面発光素子を用いた自己走査型発
光装置に関するものである。
【０００２】
【従来の技術】従来、面発光素子の代表的なものとして
発光ダイオードおよびレーザダイオードが知られてい
る。発光ダイオードは化合物半導体（ＧａＡｓ，Ｇａ
Ｐ，ＡｌＧａＡｓ等）のＰＮ接合またはＰＩＮ接合を形
成し、これに順方向電圧を加えることにより接合内部に
キャリアを注入し、その再結合の過程で生じる発光現象
を利用するものである。
発光ダイオードおよびレーザダイオードが知られてい
る。発光ダイオードは化合物半導体（ＧａＡｓ，Ｇａ
Ｐ，ＡｌＧａＡｓ等）のＰＮ接合またはＰＩＮ接合を形
成し、これに順方向電圧を加えることにより接合内部に
キャリアを注入し、その再結合の過程で生じる発光現象
を利用するものである。
【０００３】またレーザダイオードはこの発光ダイオー
ドの内部に導波路を設けた構造となっている。あるしき
い電流以上の電流を流すと注入される電子−正孔対が増
加し反転分布状態となり、誘導放射による光子の増倍
（利得）が発生し、へき開面などを利用した平行な反射
鏡により発生した光が再び活性層に帰還されてレーザ発
振が起こる。そして導波路の端面からレーザ光が出射さ
れていくものである。
ドの内部に導波路を設けた構造となっている。あるしき
い電流以上の電流を流すと注入される電子−正孔対が増
加し反転分布状態となり、誘導放射による光子の増倍
（利得）が発生し、へき開面などを利用した平行な反射
鏡により発生した光が再び活性層に帰還されてレーザ発
振が起こる。そして導波路の端面からレーザ光が出射さ
れていくものである。
【０００４】これら発光ダイオード，レーザダイオード
と同じ発光メカニズムを有する発光素子として、発光機
能を有する負性抵抗素子（発光サイリスタ，レーザサイ
リスタ等）も知られている。発光サイリスタは先に述べ
たような化合物半導体でＰＮＰＮ構造を作るものであ
り、シリコンではサイリスタとして実用化されている。
これらについては、例えば青木昌治編著「発光ダイオー
ド」工業調査会、１６７〜１６９頁に記載されている。
この発光機能を有する負性抵抗素子（ここでは発光サイ
リスタと呼ぶ）の基本構造は、Ｎ形ＧａＡｓ基板上にＰ
ＮＰＮ構造を形成したもので、サイリスタと全く同じ構
造である。電流−電圧特性もサイリスタと全く同じＳ字
形負性抵抗の特性を示す。
と同じ発光メカニズムを有する発光素子として、発光機
能を有する負性抵抗素子（発光サイリスタ，レーザサイ
リスタ等）も知られている。発光サイリスタは先に述べ
たような化合物半導体でＰＮＰＮ構造を作るものであ
り、シリコンではサイリスタとして実用化されている。
これらについては、例えば青木昌治編著「発光ダイオー
ド」工業調査会、１６７〜１６９頁に記載されている。
この発光機能を有する負性抵抗素子（ここでは発光サイ
リスタと呼ぶ）の基本構造は、Ｎ形ＧａＡｓ基板上にＰ
ＮＰＮ構造を形成したもので、サイリスタと全く同じ構
造である。電流−電圧特性もサイリスタと全く同じＳ字
形負性抵抗の特性を示す。
【０００５】また本出願人は、面発光サイリスタを用い
た自己走査型発光装置について、既に多くの出願におい
て開示している。例えば、特開平２−２６３６６８号公
報「発光装置」、特開平２−２１２１７０号公報「発光
素子アレイおよびその駆動方法」、特開平３−５５８８
５号公報「発光・受光モジュール」、特開平３−２００
３６４号公報「光信号の読み取り方法及びこれに使用す
るスイッチ素子アレイ」、特開平４−２３３６７号公報
「発光装置」、特開平４−２９６５７９号公報「発光素
子アレイの駆動方法」である。多数個の発光素子を同一
基板上に集積した発光素子アレイはその駆動用ＩＣと組
み合わせて光プリンタ等の書き込み用光源として利用さ
れている。本発明者らは発光素子アレイの構成要素とし
てＰＮＰＮ構造を持つ面発光サイリスタに注目し、発光
点の自己走査が実現できることを既に上記のように特許
出願し、光プリンタ用光源として実装上簡便となるこ
と、発光素子ピッチを細かくできること、コンパクトな
自己走査型発光装置を作製できること等を示した。
た自己走査型発光装置について、既に多くの出願におい
て開示している。例えば、特開平２−２６３６６８号公
報「発光装置」、特開平２−２１２１７０号公報「発光
素子アレイおよびその駆動方法」、特開平３−５５８８
５号公報「発光・受光モジュール」、特開平３−２００
３６４号公報「光信号の読み取り方法及びこれに使用す
るスイッチ素子アレイ」、特開平４−２３３６７号公報
「発光装置」、特開平４−２９６５７９号公報「発光素
子アレイの駆動方法」である。多数個の発光素子を同一
基板上に集積した発光素子アレイはその駆動用ＩＣと組
み合わせて光プリンタ等の書き込み用光源として利用さ
れている。本発明者らは発光素子アレイの構成要素とし
てＰＮＰＮ構造を持つ面発光サイリスタに注目し、発光
点の自己走査が実現できることを既に上記のように特許
出願し、光プリンタ用光源として実装上簡便となるこ
と、発光素子ピッチを細かくできること、コンパクトな
自己走査型発光装置を作製できること等を示した。
【０００６】
【発明が解決しようとする課題】図１（ａ），（ｂ）
は、メサ型のＰＮＰＮ構造の従来の面発光サイリスタの
断面図および平面図を示す。この面発光サイリスタはＮ
形半導体基板１上に形成されたＮ形半導体層２４，Ｐ形
半導体層２３，Ｎ形半導体層２２，Ｐ形半導体層２１
と、Ｐ形半導体層２１にオーミック接触するように形成
されたアノード電極４０と、Ｎ形半導体層２２上にオー
ミック接触するように形成されたゲート電極４１とを備
えている。図１（ａ）の構造上には、図示しないが全体
に絶縁被膜（光を透過する絶縁材料よりなる）が設けら
れ、その上にＡｌ配線１４０が設けられている。絶縁被
膜には、アノード電極４０とＡｌ配線１４０とを電気的
に接続するためのコンタクトホールＣが開けられてい
る。また、Ｎ形半導体基板１の裏面には、カソード電極
（図示せず）が設けられている。なお、ゲート電極４１
上の絶縁被膜にもコンタクトホールが設けられ、配線に
接続されるが、図示を省略してある。
は、メサ型のＰＮＰＮ構造の従来の面発光サイリスタの
断面図および平面図を示す。この面発光サイリスタはＮ
形半導体基板１上に形成されたＮ形半導体層２４，Ｐ形
半導体層２３，Ｎ形半導体層２２，Ｐ形半導体層２１
と、Ｐ形半導体層２１にオーミック接触するように形成
されたアノード電極４０と、Ｎ形半導体層２２上にオー
ミック接触するように形成されたゲート電極４１とを備
えている。図１（ａ）の構造上には、図示しないが全体
に絶縁被膜（光を透過する絶縁材料よりなる）が設けら
れ、その上にＡｌ配線１４０が設けられている。絶縁被
膜には、アノード電極４０とＡｌ配線１４０とを電気的
に接続するためのコンタクトホールＣが開けられてい
る。また、Ｎ形半導体基板１の裏面には、カソード電極
（図示せず）が設けられている。なお、ゲート電極４１
上の絶縁被膜にもコンタクトホールが設けられ、配線に
接続されるが、図示を省略してある。
【０００７】このようなＰＮＰＮ構造の面発光サイリス
タにおいては、アノード電極４０からの注入電流は、図
１（ａ）に矢印で示すように、電極４０の真下に向かっ
て主に流れるが（Ｉ1 で示す）、一部はゲート電極４１
の方へ回り込んで流れる（Ｉ 2 で示す）。注入電流Ｉ1
およびＩ2 ともに発光に寄与するが、電流Ｉ2 による発
光は、ゲート電極４１側に片寄るため、利用できない。
したがって、結果としてアノード電極周辺部から取り出
せる発光光量が低下するという問題がある。
タにおいては、アノード電極４０からの注入電流は、図
１（ａ）に矢印で示すように、電極４０の真下に向かっ
て主に流れるが（Ｉ1 で示す）、一部はゲート電極４１
の方へ回り込んで流れる（Ｉ 2 で示す）。注入電流Ｉ1
およびＩ2 ともに発光に寄与するが、電流Ｉ2 による発
光は、ゲート電極４１側に片寄るため、利用できない。
したがって、結果としてアノード電極周辺部から取り出
せる発光光量が低下するという問題がある。
【０００８】この発明の目的は、上述のような問題を解
決し、発光光量を増大させた、すなわち外部発光効率の
良い面発光サイリスタを提供することにある。
決し、発光光量を増大させた、すなわち外部発光効率の
良い面発光サイリスタを提供することにある。
【０００９】この発明の他の目的は、発光光量を増大さ
せた面発光サイリスタを用いた自己走査型発光装置を提
供することにある。
せた面発光サイリスタを用いた自己走査型発光装置を提
供することにある。
【００１０】
【課題を解決するための手段】本発明は、第１導電形の
基板上に、必要ならば第１導電形の第１の半導体層と、
第２導電形の第２の半導体層と、第１導電形の第３の半
導体層と、第２導電形の第４の半導体層とがこの順に積
層され、第４の半導体層上に設けられた第１の電極と、
第３の半導体層上に設けられた第２の電極とを備える面
発光サイリスタにおいて、前記第１，第２，第３の半導
体層は、前記第１の電極の領域と前記第２の電極の領域
との間に、くびれ部を有することを特徴とする面発光サ
イリスタ。
基板上に、必要ならば第１導電形の第１の半導体層と、
第２導電形の第２の半導体層と、第１導電形の第３の半
導体層と、第２導電形の第４の半導体層とがこの順に積
層され、第４の半導体層上に設けられた第１の電極と、
第３の半導体層上に設けられた第２の電極とを備える面
発光サイリスタにおいて、前記第１，第２，第３の半導
体層は、前記第１の電極の領域と前記第２の電極の領域
との間に、くびれ部を有することを特徴とする面発光サ
イリスタ。
【００１１】また本発明は、第１導電形の基板上に、必
要ならば第１導電形の第１の半導体層と、第２導電形の
第２の半導体層と、第１導電形の第３の半導体層と、第
２導電形の第４の半導体層とがこの順に積層され、第４
の半導体層上に設けられた第１の電極と、第３の半導体
層上に設けられた第２の電極とを備える面発光サイリス
タにおいて、前記第３の半導体層は、前記第１の電極の
領域と前記第２の電極の領域との間に、掘込み部を有す
ることを特徴とする。
要ならば第１導電形の第１の半導体層と、第２導電形の
第２の半導体層と、第１導電形の第３の半導体層と、第
２導電形の第４の半導体層とがこの順に積層され、第４
の半導体層上に設けられた第１の電極と、第３の半導体
層上に設けられた第２の電極とを備える面発光サイリス
タにおいて、前記第３の半導体層は、前記第１の電極の
領域と前記第２の電極の領域との間に、掘込み部を有す
ることを特徴とする。
【００１２】さらに本発明は、発光動作のためのしきい
電圧またはしきい電流の制御電極を有する発光素子を複
数個配列し、各発光素子の前記制御電極をその近傍に位
置する少なくとも１つの発光素子の制御電極に、接続用
抵抗または電気的に一方向性を有する電気素子を介して
接続するとともに、各発光素子に電源ラインを負荷抵抗
を介して前記制御電極に接続し、かつ各発光素子にクロ
ックラインを接続して形成した自己走査型発光装置にお
いて、前記発光素子を、上記の面発光サイリスタとし、
この面発光サイリスタの第１の電極は、前記クロックラ
インに接続され、前記面発光サイリスタの第２の電極
は、前記制御電極であることを特徴とする。
電圧またはしきい電流の制御電極を有する発光素子を複
数個配列し、各発光素子の前記制御電極をその近傍に位
置する少なくとも１つの発光素子の制御電極に、接続用
抵抗または電気的に一方向性を有する電気素子を介して
接続するとともに、各発光素子に電源ラインを負荷抵抗
を介して前記制御電極に接続し、かつ各発光素子にクロ
ックラインを接続して形成した自己走査型発光装置にお
いて、前記発光素子を、上記の面発光サイリスタとし、
この面発光サイリスタの第１の電極は、前記クロックラ
インに接続され、前記面発光サイリスタの第２の電極
は、前記制御電極であることを特徴とする。
【００１３】また本発明は、スイッチング動作のための
しきい電圧またはしきい電流の第１の制御電極を有する
スイッチ素子を複数個配列し、各スイッチ素子の第１の
制御電極をその近傍に位置する少なくとも１つのスイッ
チ素子の第１の制御電極に、接続用抵抗または電気的に
一方向性を有する電気素子を介して接続するとともに、
各スイッチ素子に電源ラインを負荷抵抗を介して第１の
制御電極に接続し、かつ各スイッチ素子にクロックライ
ンを接続して形成した自己走査スイッチ素子アレイと、
発光動作のためのしきい電圧またはしきい電流の第２の
制御電極を有する発光素子を複数個配列した発光素子ア
レイとからなり、前記発光素子アレイの第２の制御電極
を対応する前記スイッチ素子の第１の制御電極と電気的
手段にて接続し、各発光素子に発光のための電流を印加
するラインを設けた自己走査型発光装置において、前記
発光素子を、上記の面発光サイリスタとし、この面発光
サイリスタの第１の電極は、前記電流印加ラインに接続
され、前記面発光サイリスタの第２の電極は、第２の制
御電極であることを特徴とする。
しきい電圧またはしきい電流の第１の制御電極を有する
スイッチ素子を複数個配列し、各スイッチ素子の第１の
制御電極をその近傍に位置する少なくとも１つのスイッ
チ素子の第１の制御電極に、接続用抵抗または電気的に
一方向性を有する電気素子を介して接続するとともに、
各スイッチ素子に電源ラインを負荷抵抗を介して第１の
制御電極に接続し、かつ各スイッチ素子にクロックライ
ンを接続して形成した自己走査スイッチ素子アレイと、
発光動作のためのしきい電圧またはしきい電流の第２の
制御電極を有する発光素子を複数個配列した発光素子ア
レイとからなり、前記発光素子アレイの第２の制御電極
を対応する前記スイッチ素子の第１の制御電極と電気的
手段にて接続し、各発光素子に発光のための電流を印加
するラインを設けた自己走査型発光装置において、前記
発光素子を、上記の面発光サイリスタとし、この面発光
サイリスタの第１の電極は、前記電流印加ラインに接続
され、前記面発光サイリスタの第２の電極は、第２の制
御電極であることを特徴とする。
【００１４】
【００１５】
【実施例１】図２（ａ），（ｂ）は、本発明の一実施例
である面発光サイリスタの側面図および平面図である。
この面発光サイリスタは、ＧａＡｓよりなるＮ形半導体
基板１上にＧａＡｓよりなるＮ形半導体層２４，Ｐ形半
導体層２３，Ｎ形半導体層２２，Ｐ形半導体層２１が順
に積層されている。Ｐ形半導体層２１上にＡｕＺｎより
なるアノード電極４０、Ｎ形半導体層２２上にＡｕＧｅ
Ｎｉよりなるゲート電極４１、Ｎ形基板１の裏面にカソ
ード電極（図示せず）が設けられている。
である面発光サイリスタの側面図および平面図である。
この面発光サイリスタは、ＧａＡｓよりなるＮ形半導体
基板１上にＧａＡｓよりなるＮ形半導体層２４，Ｐ形半
導体層２３，Ｎ形半導体層２２，Ｐ形半導体層２１が順
に積層されている。Ｐ形半導体層２１上にＡｕＺｎより
なるアノード電極４０、Ｎ形半導体層２２上にＡｕＧｅ
Ｎｉよりなるゲート電極４１、Ｎ形基板１の裏面にカソ
ード電極（図示せず）が設けられている。
【００１６】本実施例の面発光サイリスタによれば、ア
ノード電極領域とゲート電極領域との間で、半導体層２
２，２３，２４の両サイドに切込み４２を設け、半導体
層２２，２３，２４にくびれ部４３が形成されている。
切込み４２の形成はエッチングによって容易に行うこと
ができる。
ノード電極領域とゲート電極領域との間で、半導体層２
２，２３，２４の両サイドに切込み４２を設け、半導体
層２２，２３，２４にくびれ部４３が形成されている。
切込み４２の形成はエッチングによって容易に行うこと
ができる。
【００１７】このようなくびれ部４３の幅ｌは、半導体
層２２，２３，２４の幅Ｌに比べて小さいので、くびれ
部４３の抵抗値が大きくなる。その結果、アノード電極
４０からの注入電流は、図２（ａ）に矢印で示すよう
に、ゲート電極側には流れず、流入電流はアノード電極
下部での発光に寄与する。したがって、従来の構造に比
べて、発光光量が増大する。
層２２，２３，２４の幅Ｌに比べて小さいので、くびれ
部４３の抵抗値が大きくなる。その結果、アノード電極
４０からの注入電流は、図２（ａ）に矢印で示すよう
に、ゲート電極側には流れず、流入電流はアノード電極
下部での発光に寄与する。したがって、従来の構造に比
べて、発光光量が増大する。
【００１８】Ｌ＝２６μm 、ｌ＝１０μm とした場合
は、発光光量は約１０％増大した。
は、発光光量は約１０％増大した。
【００１９】
【実施例２】図３（ａ），（ｂ）は、本発明の一実施例
である面発光サイリスタの側面図および平面図である。
この面発光サイリスタは、ＧａＡｓよりなるＮ形半導体
基板１上にＧａＡｓよりなるＮ形半導体層２４，Ｐ形半
導体層２３，Ｎ形半導体層２２，Ｐ形半導体層２１が順
に積層されている。Ｐ形半導体層２１上にＡｕＺｎより
なるアノード電極４０、Ｎ形半導体層２２上にＡｕＧｅ
Ｎｉよりなるゲート電極４１、Ｎ形基板１の裏面にカソ
ード電極（図示せず）が設けられている。
である面発光サイリスタの側面図および平面図である。
この面発光サイリスタは、ＧａＡｓよりなるＮ形半導体
基板１上にＧａＡｓよりなるＮ形半導体層２４，Ｐ形半
導体層２３，Ｎ形半導体層２２，Ｐ形半導体層２１が順
に積層されている。Ｐ形半導体層２１上にＡｕＺｎより
なるアノード電極４０、Ｎ形半導体層２２上にＡｕＧｅ
Ｎｉよりなるゲート電極４１、Ｎ形基板１の裏面にカソ
ード電極（図示せず）が設けられている。
【００２０】本実施例の面発光サイリスタによれば、ア
ノード電極領域とゲート電極領域との間で、半導体層２
２に掘込み部４４を設ける。この掘込み部の深さは、掘
込み部が、Ｎ形半導体層２２とＰ形半導体層２３との間
に形成される空乏層に達することなく、空乏層との間に
或る距離を保つようにする。これは、掘込み部が空乏層
に達してしまうと、Ｎ形層２２において、アノード電極
４０とゲート電極４１との抵抗値が大きくなり、サイリ
スタとしての電気的特性が著しく悪化するからである。
ノード電極領域とゲート電極領域との間で、半導体層２
２に掘込み部４４を設ける。この掘込み部の深さは、掘
込み部が、Ｎ形半導体層２２とＰ形半導体層２３との間
に形成される空乏層に達することなく、空乏層との間に
或る距離を保つようにする。これは、掘込み部が空乏層
に達してしまうと、Ｎ形層２２において、アノード電極
４０とゲート電極４１との抵抗値が大きくなり、サイリ
スタとしての電気的特性が著しく悪化するからである。
【００２１】このような掘込み部４４を設けることによ
って、半導体層２２のアノード電極領域とゲート電極領
域との間の抵抗値が大きくなる。その結果、アノード電
極４０からの注入電流は、図３（ａ）に矢印で示すよう
に、ゲート電極側には流れず、注入電流はアノード電極
下部での発光に寄与する。したがって、従来の構造に比
べて、発光光量が増大する。
って、半導体層２２のアノード電極領域とゲート電極領
域との間の抵抗値が大きくなる。その結果、アノード電
極４０からの注入電流は、図３（ａ）に矢印で示すよう
に、ゲート電極側には流れず、注入電流はアノード電極
下部での発光に寄与する。したがって、従来の構造に比
べて、発光光量が増大する。
【００２２】半導体層２２の厚さＴが１μｍのとき、掘
込み部４４の深さｔを０．５μｍとした場合に、発光光
量は従来の構造に比べて約１０％増大した。
込み部４４の深さｔを０．５μｍとした場合に、発光光
量は従来の構造に比べて約１０％増大した。
【００２３】以上の第１および第２の実施例は、ともに
Ｎ形半導体基板上に、ＮＰＮＰの順序で半導体層を積層
したが、Ｐ形半導体基板上に、ＰＮＰＮの順序で半導体
層を積層した構造にも、本発明を適用できることはもち
ろんである。この場合には、最上層のＮ形半導体層上に
設けられる電極はカソード電極、Ｐ形半導体基板の裏面
に設けられる電極は、アノード電極となる。
Ｎ形半導体基板上に、ＮＰＮＰの順序で半導体層を積層
したが、Ｐ形半導体基板上に、ＰＮＰＮの順序で半導体
層を積層した構造にも、本発明を適用できることはもち
ろんである。この場合には、最上層のＮ形半導体層上に
設けられる電極はカソード電極、Ｐ形半導体基板の裏面
に設けられる電極は、アノード電極となる。
【００２４】また、以上の実施例では、半導体基板の直
上に、半導体基板と同一導電形の半導体層を積層してい
るが、これは以下の理由による。すなわち、一般に、半
導体基板表面に直接ＰＮ（あるいはＮＰ）接合を形成す
ると、その形成した半導体層の結晶性の悪さから、デバ
イスとしての特性が劣化する傾向がある。つまり、基板
表面に結晶層をエピタキシャル成長する場合、基板表面
近傍層の結晶性が、結晶層がある一定以上に成長した後
の結晶性と比べて、悪くなっているためである。このた
め、半導体基板と同一の半導体層を一旦形成してから、
ＰＮ（あるいはＮＰ）接合を形成すると、上述した問題
は解決できるからである。したがって、この半導体層を
介することが好ましい。
上に、半導体基板と同一導電形の半導体層を積層してい
るが、これは以下の理由による。すなわち、一般に、半
導体基板表面に直接ＰＮ（あるいはＮＰ）接合を形成す
ると、その形成した半導体層の結晶性の悪さから、デバ
イスとしての特性が劣化する傾向がある。つまり、基板
表面に結晶層をエピタキシャル成長する場合、基板表面
近傍層の結晶性が、結晶層がある一定以上に成長した後
の結晶性と比べて、悪くなっているためである。このた
め、半導体基板と同一の半導体層を一旦形成してから、
ＰＮ（あるいはＮＰ）接合を形成すると、上述した問題
は解決できるからである。したがって、この半導体層を
介することが好ましい。
【００２５】
【実施例３】本実施例は、本発明の面発光サイリスタを
用いた自己走査型発光装置の１つの例である。
用いた自己走査型発光装置の１つの例である。
【００２６】まず、本実施例の自己走査型発光装置の原
理を説明するための等価回路図を図４に示す。発光素子
として、面発光サイリスタＴ（−２）〜Ｔ（＋２）を用
い、面発光サイリスタＴ（−２）〜Ｔ（＋２）には、各
々ゲート電極Ｇ-2〜Ｇ+2が設けられている。各々のゲー
ト電極には、負荷抵抗ＲL を介して電源電圧ＶGKが印加
される。また、各々のゲート電極Ｇ-2〜Ｇ+2は、相互作
用を作るために結合用抵抗ＲI を介して電気的に接続さ
れている。また、各単体発光サイリスタのアノード電極
に、３本の転送クロックライン（φ1 ，φ2 ，φ3 ）
が、それぞれ３素子おきに（繰り返されるように）接続
される。
理を説明するための等価回路図を図４に示す。発光素子
として、面発光サイリスタＴ（−２）〜Ｔ（＋２）を用
い、面発光サイリスタＴ（−２）〜Ｔ（＋２）には、各
々ゲート電極Ｇ-2〜Ｇ+2が設けられている。各々のゲー
ト電極には、負荷抵抗ＲL を介して電源電圧ＶGKが印加
される。また、各々のゲート電極Ｇ-2〜Ｇ+2は、相互作
用を作るために結合用抵抗ＲI を介して電気的に接続さ
れている。また、各単体発光サイリスタのアノード電極
に、３本の転送クロックライン（φ1 ，φ2 ，φ3 ）
が、それぞれ３素子おきに（繰り返されるように）接続
される。
【００２７】動作を説明すると、まず転送クロックφ3
がハイレベルとなり、面発光サイリスタＴ（０）がオン
しているとする。このとき３端子サイリスタの特性か
ら、ゲート電極Ｇ0 は零ボルト近くまで引き下げられ
る。電源電圧ＶGKを仮に５ボルトとすると、負荷抵抗Ｒ
L 、結合用抵抗ＲI のネットワークから各面発光サイリ
スタのゲート電圧が決まる。そして、面発光サイリスタ
Ｔ（０）に近い素子のゲート電圧が最も低下し、以降順
にＴ（０）から離れるにしたがいゲート電圧は上昇して
いく。これは次のように表せる。
がハイレベルとなり、面発光サイリスタＴ（０）がオン
しているとする。このとき３端子サイリスタの特性か
ら、ゲート電極Ｇ0 は零ボルト近くまで引き下げられ
る。電源電圧ＶGKを仮に５ボルトとすると、負荷抵抗Ｒ
L 、結合用抵抗ＲI のネットワークから各面発光サイリ
スタのゲート電圧が決まる。そして、面発光サイリスタ
Ｔ（０）に近い素子のゲート電圧が最も低下し、以降順
にＴ（０）から離れるにしたがいゲート電圧は上昇して
いく。これは次のように表せる。
【００２８】 ＶG0＜ＶG1＝ＶG-1 ＜ＶG2＝ＶG-2 （１） これらの電圧の差は、負荷抵抗ＲL ，結合用抵抗ＲI の
値を適当に選択することにより設定することができる。
値を適当に選択することにより設定することができる。
【００２９】３端子サイリスタのアノード側のターンオ
ン電圧ＶONは、ゲート電圧よりＰＮ接合の拡散電位Ｖ
dif だけ高い電圧となることが知られている。
ン電圧ＶONは、ゲート電圧よりＰＮ接合の拡散電位Ｖ
dif だけ高い電圧となることが知られている。
【００３０】ＶON≒ＶG ＋Ｖdif （２） したがって、アノードにかける電圧をこのターンオン電
圧ＶONより高く設定すれば、その発光サイリスタはオン
することになる。
圧ＶONより高く設定すれば、その発光サイリスタはオン
することになる。
【００３１】さてこの面発光サイリスタＴ（０）がオン
している状態で、次の転送クロックパルスφ1 にハイレ
ベル電圧ＶH を印加する。このクロックパルスφ1 は面
発光サイリスタＴ（＋１）とＴ（―２）に同時に加わる
が、ハイレベル電圧ＶH の値を次の範囲に設定すると、
面発光サイリスタＴ（＋１）のみをオンさせることがで
きる。
している状態で、次の転送クロックパルスφ1 にハイレ
ベル電圧ＶH を印加する。このクロックパルスφ1 は面
発光サイリスタＴ（＋１）とＴ（―２）に同時に加わる
が、ハイレベル電圧ＶH の値を次の範囲に設定すると、
面発光サイリスタＴ（＋１）のみをオンさせることがで
きる。
【００３２】 ＶG-2 ＋Ｖdif ＞ＶH ＞ＶG+1 ＋Ｖdif （３） これで面発光サイリスタＴ（０），Ｔ（＋１）が同時に
オンしていることになる。そしてクロックパルスφ3 の
ハイレベル電圧を切ると、面発光サイリスタＴ（０）が
オフとなりオン状態の転送ができたことになる。
オンしていることになる。そしてクロックパルスφ3 の
ハイレベル電圧を切ると、面発光サイリスタＴ（０）が
オフとなりオン状態の転送ができたことになる。
【００３３】このように、本実施例では抵抗ネットワー
クで各面発光サイリスタのゲート電極間を結ぶことによ
り、面発光サイリスタに転送機能をもたせることが可能
となる。
クで各面発光サイリスタのゲート電極間を結ぶことによ
り、面発光サイリスタに転送機能をもたせることが可能
となる。
【００３４】上に述べたような原理から、転送クロック
φ1 ，φ2 ，φ3 のハイレベル電圧を順番に互いに少し
ずつ重なるように設定すれば、発光サイリスタのオン状
態は順次転送されていく。すなわち、発光点が順次転送
され、自己走査型発光装置を実現することができる。
φ1 ，φ2 ，φ3 のハイレベル電圧を順番に互いに少し
ずつ重なるように設定すれば、発光サイリスタのオン状
態は順次転送されていく。すなわち、発光点が順次転送
され、自己走査型発光装置を実現することができる。
【００３５】
【実施例４】本実施例は、本発明者らが特開平２−１４
５８４号公報にて開示した自己走査型発光装置であっ
て、本発明の面発光サイリスタを適用できる例の１つで
ある。
５８４号公報にて開示した自己走査型発光装置であっ
て、本発明の面発光サイリスタを適用できる例の１つで
ある。
【００３６】本実施例では、電気的接続の方法としてダ
イオードを用いた例について述べる。本実施例の自己走
査型発光装置の原理を説明するための等価回路図を図５
に示す。これは発光しきい電圧，電流が外部から制御で
きる発光サイリスタとして、本発明による３端子の面発
光サイリスタを用いた場合を表している。面発光サイリ
スタＴ（−２）〜Ｔ（＋２）は、一列に並べられた構成
となっている。Ｇ-2〜Ｇ+2は、面発光サイリスタＴ（−
２）〜Ｔ（＋２）のそれぞれのゲート電極を表す。ＲL
はゲート電極の負荷抵抗を表し、Ｄ-2〜Ｄ+2は電気的相
互作用を行うダイオードを表す。またＶGKは電源電圧を
表す。各単体面発光サイリスタのアノード電極に、２本
の転送クロックライン（φ1 ，φ2 ）がそれぞれ１素子
おきに接続される。
イオードを用いた例について述べる。本実施例の自己走
査型発光装置の原理を説明するための等価回路図を図５
に示す。これは発光しきい電圧，電流が外部から制御で
きる発光サイリスタとして、本発明による３端子の面発
光サイリスタを用いた場合を表している。面発光サイリ
スタＴ（−２）〜Ｔ（＋２）は、一列に並べられた構成
となっている。Ｇ-2〜Ｇ+2は、面発光サイリスタＴ（−
２）〜Ｔ（＋２）のそれぞれのゲート電極を表す。ＲL
はゲート電極の負荷抵抗を表し、Ｄ-2〜Ｄ+2は電気的相
互作用を行うダイオードを表す。またＶGKは電源電圧を
表す。各単体面発光サイリスタのアノード電極に、２本
の転送クロックライン（φ1 ，φ2 ）がそれぞれ１素子
おきに接続される。
【００３７】動作を説明する。まず転送クロックφ2 が
ハイレベルとなり、面発光サイリスタＴ（０）がオンし
ているとする。このとき３端子サイリスタの特性からゲ
ート電極Ｇ0 は零ボルト近くまで引き下げられる。電源
電圧ＶGKを仮に５ボルトとすると、抵抗ＲL ，ダイオー
ドＤ-2〜Ｄ+2のネットワークから各発光サイリスタのゲ
ート電圧が決まる。そして発光サイリスタＴ（０）に近
い素子のゲート電圧が最も低下し、以降順にＴ（０）か
ら離れるにしたがいゲート電圧は上昇していく。
ハイレベルとなり、面発光サイリスタＴ（０）がオンし
ているとする。このとき３端子サイリスタの特性からゲ
ート電極Ｇ0 は零ボルト近くまで引き下げられる。電源
電圧ＶGKを仮に５ボルトとすると、抵抗ＲL ，ダイオー
ドＤ-2〜Ｄ+2のネットワークから各発光サイリスタのゲ
ート電圧が決まる。そして発光サイリスタＴ（０）に近
い素子のゲート電圧が最も低下し、以降順にＴ（０）か
ら離れるにしたがいゲート電圧は上昇していく。
【００３８】しかしながら、ダイオード特性の一方向
性，非対称性から、電圧を下げる効果は、Ｔ（０）の右
方向にしか働かない。すなわちゲート電極Ｇ1 はＧ0 に
対し、ダイオードの順方向立ち上がり電圧Ｖdif （ＰＮ
接合の拡散電位に等しい）だけ高い電圧に設定され、ゲ
ート電極Ｇ2 はＧ1 に対し、さらにダイオードの順方向
立ち上がり電圧Ｖdif だけ高い電圧に設定される。一
方、Ｔ（０）の左側のゲート電極Ｇ-1はダイオードＤ-1
が逆バイアスになっているため電流が流れず、したがっ
て電源電圧ＶGKと同電位となる。
性，非対称性から、電圧を下げる効果は、Ｔ（０）の右
方向にしか働かない。すなわちゲート電極Ｇ1 はＧ0 に
対し、ダイオードの順方向立ち上がり電圧Ｖdif （ＰＮ
接合の拡散電位に等しい）だけ高い電圧に設定され、ゲ
ート電極Ｇ2 はＧ1 に対し、さらにダイオードの順方向
立ち上がり電圧Ｖdif だけ高い電圧に設定される。一
方、Ｔ（０）の左側のゲート電極Ｇ-1はダイオードＤ-1
が逆バイアスになっているため電流が流れず、したがっ
て電源電圧ＶGKと同電位となる。
【００３９】次の転送クロックパルスφ1 は、最近接の
発光サイリスタＴ（１），Ｔ（−１）、そしてＴ（３）
およびＴ（−３）等に印加されるが、これらのなかで、
最もターンオン電圧の最も低い素子はＴ（１）であり、
Ｔ（１）のターンオン電圧は約Ｇ1 のゲート電圧＋Ｖ
dif であるが、これはＶdif の約２倍である。次にター
ン電圧の低い素子はＴ（３）であり、Ｖdif の約４倍で
ある。Ｔ（−１）とＴ（−３）のオン電圧は、約ＶGK＋
Ｖdif となる。
発光サイリスタＴ（１），Ｔ（−１）、そしてＴ（３）
およびＴ（−３）等に印加されるが、これらのなかで、
最もターンオン電圧の最も低い素子はＴ（１）であり、
Ｔ（１）のターンオン電圧は約Ｇ1 のゲート電圧＋Ｖ
dif であるが、これはＶdif の約２倍である。次にター
ン電圧の低い素子はＴ（３）であり、Ｖdif の約４倍で
ある。Ｔ（−１）とＴ（−３）のオン電圧は、約ＶGK＋
Ｖdif となる。
【００４０】以上から、転送クロックパルスのハイレベ
ル電圧をＶdif の約２倍からＶdifの約４倍の間に設定
しておけば、発光サイリスタＴ（１）のみをオンさせる
ことができ、転送動作を行うことができる。
ル電圧をＶdif の約２倍からＶdifの約４倍の間に設定
しておけば、発光サイリスタＴ（１）のみをオンさせる
ことができ、転送動作を行うことができる。
【００４１】
【実施例５】本実施例は、本発明者らが特開平２−２６
３６６８号公報にて開示した自己走査型発光装置であっ
て、本発明の面発光サイリスタを適用できる例の１つで
ある。
３６６８号公報にて開示した自己走査型発光装置であっ
て、本発明の面発光サイリスタを適用できる例の１つで
ある。
【００４２】本実施例の発光装置の原理を説明するため
の等価回路図を図６に示す。
の等価回路図を図６に示す。
【００４３】この自己走査型発光装置は、スイッチ素子
Ｔ（−１）〜Ｔ（２）、書き込み用発光素子Ｌ（−１）
〜Ｌ（２）からなる。スイッチ素子部分の構成は、ダイ
オード接続を用いた例を示している。スイッチ素子のゲ
ート電極Ｇ-1〜Ｇ1 は、書き込み用発光素子のゲートに
も接続される。書き込み用発光素子のアノードには、書
き込み信号Ｓinが加えられている。
Ｔ（−１）〜Ｔ（２）、書き込み用発光素子Ｌ（−１）
〜Ｌ（２）からなる。スイッチ素子部分の構成は、ダイ
オード接続を用いた例を示している。スイッチ素子のゲ
ート電極Ｇ-1〜Ｇ1 は、書き込み用発光素子のゲートに
も接続される。書き込み用発光素子のアノードには、書
き込み信号Ｓinが加えられている。
【００４４】以下に、この発光装置の動作を説明する。
いま、スイッチ素子Ｔ（０）がオン状態にあるとする
と、ゲート電極Ｇ0 の電圧は、ＶGK（ここでは５ボルト
と想定する）より低下し、ほぼ零ボルトとなる。したが
って、書き込み信号Ｓinの電圧が、ＰＮ接合の拡散電位
（約１ボルト）以上であれば、発光素子Ｌ（０）を発光
状態とすることができる。
いま、スイッチ素子Ｔ（０）がオン状態にあるとする
と、ゲート電極Ｇ0 の電圧は、ＶGK（ここでは５ボルト
と想定する）より低下し、ほぼ零ボルトとなる。したが
って、書き込み信号Ｓinの電圧が、ＰＮ接合の拡散電位
（約１ボルト）以上であれば、発光素子Ｌ（０）を発光
状態とすることができる。
【００４５】これに対し、ゲート電極Ｇ-1は約５ボルト
であり、ゲート電極Ｇ1 は約１ボルトとなる。したがっ
て、発光素子Ｌ（−１）の書き込み電圧は約６ボルト、
発光素子Ｌ（１）の書き込み電圧は約２ボルトとなる。
これから、発光素子Ｌ（０）のみに書き込める書き込み
信号Ｓinの電圧は、約１〜２ボルトの範囲となる。発光
素子Ｌ（０）がオン、すなわち発光状態に入ると、書き
込み信号Ｓinラインの電圧は約１ボルトに固定されてし
まうので、他の発光素子が選択されてしまう、というエ
ラーは防ぐことができる。
であり、ゲート電極Ｇ1 は約１ボルトとなる。したがっ
て、発光素子Ｌ（−１）の書き込み電圧は約６ボルト、
発光素子Ｌ（１）の書き込み電圧は約２ボルトとなる。
これから、発光素子Ｌ（０）のみに書き込める書き込み
信号Ｓinの電圧は、約１〜２ボルトの範囲となる。発光
素子Ｌ（０）がオン、すなわち発光状態に入ると、書き
込み信号Ｓinラインの電圧は約１ボルトに固定されてし
まうので、他の発光素子が選択されてしまう、というエ
ラーは防ぐことができる。
【００４６】発光強度は書き込み信号Ｓinに流す電流量
で決められ、任意の強度にて画像書き込みが可能とな
る。また、発光状態を次の素子に転送するためには、書
き込み信号Ｓinラインの電圧を一度零ボルトまでおと
し、発光している素子をいったんオフにしておく必要が
ある。
で決められ、任意の強度にて画像書き込みが可能とな
る。また、発光状態を次の素子に転送するためには、書
き込み信号Ｓinラインの電圧を一度零ボルトまでおと
し、発光している素子をいったんオフにしておく必要が
ある。
【００４７】この自己走査型発光装置において、スイッ
チ素子に図１で示した従来の面発光サイリスタを、発光
素子に本発明の面発光サイリスタを用いることができ
る。また、スイッチ素子および発光素子の両方に本発明
の面発光サイリスタを用いてもよい。なお、スイッチ素
子からの発光は不要であるので遮光層を設けて、外部に
光が出ないようにする必要がある。
チ素子に図１で示した従来の面発光サイリスタを、発光
素子に本発明の面発光サイリスタを用いることができ
る。また、スイッチ素子および発光素子の両方に本発明
の面発光サイリスタを用いてもよい。なお、スイッチ素
子からの発光は不要であるので遮光層を設けて、外部に
光が出ないようにする必要がある。
【００４８】
【実施例６】本実施例は、複数の発光素子を同時に発光
できるようにした自己走査型発光装置である。この発光
装置の等価回路図を、図７に示す。
できるようにした自己走査型発光装置である。この発光
装置の等価回路図を、図７に示す。
【００４９】図６の回路と異なるのは、発光素子を３つ
ずつのブロックとし、１ブロック内の発光素子は１つの
スイッチ素子によって制御し、かつ１ブロック内の発光
素子にそれぞれ別々の書き込み信号ラインＳin１，Ｓin
２，Ｓin３を接続して、発光素子の発光を制御した点で
ある。図中、発光素子Ｌ1 （−１），Ｌ2 （−１），Ｌ
3 （−１）、発光素子Ｌ1 （０），Ｌ2 （０），Ｌ3
（０）、発光素子Ｌ1 （−１），Ｌ2 （−１），Ｌ3
（−１）等が、ブロック化された発光素子を示してい
る。
ずつのブロックとし、１ブロック内の発光素子は１つの
スイッチ素子によって制御し、かつ１ブロック内の発光
素子にそれぞれ別々の書き込み信号ラインＳin１，Ｓin
２，Ｓin３を接続して、発光素子の発光を制御した点で
ある。図中、発光素子Ｌ1 （−１），Ｌ2 （−１），Ｌ
3 （−１）、発光素子Ｌ1 （０），Ｌ2 （０），Ｌ3
（０）、発光素子Ｌ1 （−１），Ｌ2 （−１），Ｌ3
（−１）等が、ブロック化された発光素子を示してい
る。
【００５０】動作は図６の回路と同じで、１素子ずつＳ
inによって発光が書き込まれていたものが、同時に複数
書き込まれ発光し、それがブロックごとに転送するよう
になったものである。
inによって発光が書き込まれていたものが、同時に複数
書き込まれ発光し、それがブロックごとに転送するよう
になったものである。
【００５１】いま、ＬＥＤプリンタ等の一般的に知られ
る光プリンタ用の光源として、この発光装置を用いるこ
とを考えると、Ａ４の短辺（約２１ｃｍ）相当のプリン
トを１６ドット／ｍｍの解像度で印字するためには約３
４００ビットの発光素子が必要になる。
る光プリンタ用の光源として、この発光装置を用いるこ
とを考えると、Ａ４の短辺（約２１ｃｍ）相当のプリン
トを１６ドット／ｍｍの解像度で印字するためには約３
４００ビットの発光素子が必要になる。
【００５２】実施例５にて説明してきた発光装置では、
発光しているポイントは常に一つで、上記の場合ではこ
の発光の強度を変化させて画像を書き込むことになる。
これを用いて光プリンタを形成すると、通常使用されて
いる光プリンタ用ＬＥＤアレイ（これは画像を書き込む
ポイントに位置するＬＥＤが、同時に発光するよう駆動
ＩＣによって制御されている）に比べ、画像書き込み時
に３４００倍の輝度が必要となり、発光効率が同じなら
ば３４００倍の電流を流す必要がある。ただし発光時間
は、逆に通常のＬＥＤアレイに比べ１／３４００とな
る。
発光しているポイントは常に一つで、上記の場合ではこ
の発光の強度を変化させて画像を書き込むことになる。
これを用いて光プリンタを形成すると、通常使用されて
いる光プリンタ用ＬＥＤアレイ（これは画像を書き込む
ポイントに位置するＬＥＤが、同時に発光するよう駆動
ＩＣによって制御されている）に比べ、画像書き込み時
に３４００倍の輝度が必要となり、発光効率が同じなら
ば３４００倍の電流を流す必要がある。ただし発光時間
は、逆に通常のＬＥＤアレイに比べ１／３４００とな
る。
【００５３】しかし発光素子は、一般的に電流が増える
と加速度的に寿命が短くなる傾向があり、いくらデュー
ティが１／３４００とはいえ従来のＬＥＤプリンタに比
べ、寿命が短くなってしまうという問題点を持ってい
た。
と加速度的に寿命が短くなる傾向があり、いくらデュー
ティが１／３４００とはいえ従来のＬＥＤプリンタに比
べ、寿命が短くなってしまうという問題点を持ってい
た。
【００５４】しかしながら本実施例によると、ビット総
数が同じ条件で比較すると、この例では１ブロックに３
素子が入っているため、実施例８の発光装置に比べて１
素子の発光時間は３倍となる。したがって、オン状態の
発光素子に流す電流は１／３でよく、実施例８に比べ長
寿命化することが可能である。
数が同じ条件で比較すると、この例では１ブロックに３
素子が入っているため、実施例８の発光装置に比べて１
素子の発光時間は３倍となる。したがって、オン状態の
発光素子に流す電流は１／３でよく、実施例８に比べ長
寿命化することが可能である。
【００５５】本実施例では、１ブロックに３素子が含ま
れる場合を例示したが、この素子数が大きいほうが書き
込み電流が小さくて済み、さらに長寿命化をはかること
ができる。
れる場合を例示したが、この素子数が大きいほうが書き
込み電流が小さくて済み、さらに長寿命化をはかること
ができる。
【００５６】この自己走査型発光装置においても、スイ
ッチ素子および／または発光素子に、本発明の面発光サ
イリスタを用いることができる。
ッチ素子および／または発光素子に、本発明の面発光サ
イリスタを用いることができる。
【００５７】
【実施例７】本発明の自己走査型発光装置の応用例とし
て光プリンタへの応用について述べる。従来、ＬＥＤア
レイの各画素に駆動用ＩＣを接続したモジュールを使っ
て光プリンタへ応用した例が知られている。光プリンタ
の原理図を図８に示す。まず円筒形の感光ドラム６１の
表面にアモルファスＳｉ等の光導伝性を持つ材料（感光
体）が作られている。このドラムはプリントの速度で回
転している。まず帯電器６７で感光体表面を一様に帯電
させる。そして発光素子アレイ光プリントヘッド６８で
印字するドットイメージの光を感光体上に照射し、光の
当たったところの帯電を中和する。次に現像器で感光体
上の帯電状態に従って、トナーを感光体上に付ける。そ
して転写器６２でカセット６１１中から送られてきた用
紙６９上にトナーを転写する。そしてその用紙は定着器
６３にて熱等を加えられ定着される。一方転写の終了し
たドラムは消去ランプ６５で帯電が全面に渡って中和さ
れ、清掃器６６で残ったトナーが除去される。
て光プリンタへの応用について述べる。従来、ＬＥＤア
レイの各画素に駆動用ＩＣを接続したモジュールを使っ
て光プリンタへ応用した例が知られている。光プリンタ
の原理図を図８に示す。まず円筒形の感光ドラム６１の
表面にアモルファスＳｉ等の光導伝性を持つ材料（感光
体）が作られている。このドラムはプリントの速度で回
転している。まず帯電器６７で感光体表面を一様に帯電
させる。そして発光素子アレイ光プリントヘッド６８で
印字するドットイメージの光を感光体上に照射し、光の
当たったところの帯電を中和する。次に現像器で感光体
上の帯電状態に従って、トナーを感光体上に付ける。そ
して転写器６２でカセット６１１中から送られてきた用
紙６９上にトナーを転写する。そしてその用紙は定着器
６３にて熱等を加えられ定着される。一方転写の終了し
たドラムは消去ランプ６５で帯電が全面に渡って中和さ
れ、清掃器６６で残ったトナーが除去される。
【００５８】さて本発明による自己走査型発光装置を所
定の実装基板上に直線状に一列に配列した発光素子アレ
イモジュールを光プリントヘッドに応用する。光プリン
トヘッドの構造を図９に示す。この光プリントヘッド
は、発光素子アレイ６１２とロッドレンズアレイ６１３
とで構成され、レンズの焦点が感光ドラム６１上に結ぶ
ようになっている。この発光素子アレイモジュールから
の光で感光ドラムに画像情報を書き込むことができる。
定の実装基板上に直線状に一列に配列した発光素子アレ
イモジュールを光プリントヘッドに応用する。光プリン
トヘッドの構造を図９に示す。この光プリントヘッド
は、発光素子アレイ６１２とロッドレンズアレイ６１３
とで構成され、レンズの焦点が感光ドラム６１上に結ぶ
ようになっている。この発光素子アレイモジュールから
の光で感光ドラムに画像情報を書き込むことができる。
【００５９】本実施例によれば、この発光素子アレイモ
ジュールのコストを従来よりはるかに低減できるため、
低価格のプリントヘッド、低価格の光プリンタを提供す
ることができる。
ジュールのコストを従来よりはるかに低減できるため、
低価格のプリントヘッド、低価格の光プリンタを提供す
ることができる。
【００６０】
【発明の効果】本発明によれば、外部発光効率の良い面
発光サイリスタを提供することが可能であり、このよう
な面発光サイリスタを用いた自己走査型発光装置は、外
部発光効率が良いうえに、駆動回路を必要としないの
で、光プリンタ用の低価格の光プリントヘッドを実現す
ることができる。
発光サイリスタを提供することが可能であり、このよう
な面発光サイリスタを用いた自己走査型発光装置は、外
部発光効率が良いうえに、駆動回路を必要としないの
で、光プリンタ用の低価格の光プリントヘッドを実現す
ることができる。
【図１】メサ型のＰＮＰＮ構造の従来の面発光サイリス
タの断面図および平面図である。
タの断面図および平面図である。
【図２】本発明の面発光ダイオードの第１の実施例の側
面図および平面図である。
面図および平面図である。
【図３】本発明の面発光ダイオードの第２の実施例の側
面図および平面図である。
面図および平面図である。
【図４】自己走査型発光装置の等価回路図である。
【図５】他の自己走査型発光装置の等価回路図である。
【図６】他の自己走査型発光装置の等価回路図である。
【図７】他の自己走査型発光装置の等価回路図である。
【図８】光プリンタ装置を示す図である。
【図９】発光素子モジュールとロッドレンズアレイとの
組合せを示す図である。
組合せを示す図である。
１ Ｎ形基板 ２２，２４ Ｎ形半導体層 ２１，２３ Ｐ形半導体層 ４０ アノード電極 ４１ ゲート電極 ４２ くびれ部 ４４ 掘込み部 １４０ Ａｌ配線
Claims (6)
- 【請求項１】第１導電形の基板上に、第１導電形の第１
の半導体層と、第２導電形の第２の半導体層と、第１導
電形の第３の半導体層と、第２導電形の第４の半導体層
とがこの順に積層され、第４の半導体層上に設けられた
第１の電極と、第３の半導体層上に設けられた第２の電
極とを備える面発光サイリスタにおいて、 前記第１，第２，第３の半導体層は、前記第１の電極の
領域と前記第２の電極の領域との間に、くびれ部を有す
ることを特徴とする面発光サイリスタ。 - 【請求項２】第１導電形の基板上に、第１導電形の第１
の半導体層と、第２導電形の第２の半導体層と、第１導
電形の第３の半導体層と、第２導電形の第４の半導体層
とがこの順に積層され、第４の半導体層上に設けられた
第１の電極と、第３の半導体層上に設けられた第２の電
極とを備える面発光サイリスタにおいて、 前記第３の半導体層は、前記第１の電極の領域と前記第
２の電極の領域との間に、掘込み部を有することを特徴
とする面発光サイリスタ。 - 【請求項３】第１導電形の基板上に、第２導電形の第２
の半導体層と、第１導電形の第３の半導体層と、第２導
電形の第４の半導体層とがこの順に積層され、第４の半
導体層上に設けられた第１の電極と、第３の半導体層上
に設けられた第２の電極とを備える面発光サイリスタに
おいて、 前記第２，第３の半導体層は、前記第１の電極の領域と
前記第２の電極の領域との間に、くびれ部を有すること
を特徴とする面発光サイリスタ。 - 【請求項４】第１導電形の基板上に、第２導電形の第２
の半導体層と、第１導電形の第３の半導体層と、第２導
電形の第４の半導体層とがこの順に積層され、第４の半
導体層上に設けられた第１の電極と、第３の半導体層上
に設けられた第２の電極とを備える面発光サイリスタに
おいて、 前記第３の半導体層は、前記第１の電極の領域と前記第
２の電極の領域との間に、掘込み部を有することを特徴
とする面発光サイリスタ。 - 【請求項５】発光動作のためのしきい電圧またはしきい
電流の制御電極を有する発光素子を複数個配列し、各発
光素子の前記制御電極をその近傍に位置する少なくとも
１つの発光素子の制御電極に、接続用抵抗または電気的
に一方向性を有する電気素子を介して接続するととも
に、各発光素子に電源ラインを負荷抵抗を介して前記制
御電極に接続し、かつ各発光素子にクロックラインを接
続して形成した自己走査型発光装置において、 前記発光素子を、請求項１〜４のいずれかに記載の面発
光サイリスタとし、この面発光サイリスタの第１の電極
は、前記クロックラインに接続され、前記面発光サイリ
スタの第２の電極は、前記制御電極であることを特徴と
する自己走査型発光装置。 - 【請求項６】スイッチング動作のためのしきい電圧また
はしきい電流の第１の制御電極を有するスイッチ素子を
複数個配列し、各スイッチ素子の第１の制御電極をその
近傍に位置する少なくとも１つのスイッチ素子の第１の
制御電極に、接続用抵抗または電気的に一方向性を有す
る電気素子を介して接続するとともに、各スイッチ素子
に電源ラインを負荷抵抗を介して第１の制御電極に接続
し、かつ各スイッチ素子にクロックラインを接続して形
成した自己走査スイッチ素子アレイと、 発光動作のためのしきい電圧またはしきい電流の第２の
制御電極を有する発光素子を複数個配列した発光素子ア
レイとからなり、 前記発光素子アレイの第２の制御電極を対応する前記ス
イッチ素子の第１の制御電極と電気的手段にて接続し、
各発光素子に発光のための電流を印加するラインを設け
た自己走査型発光装置において、 前記発光素子を、請求項１〜４のいずれかに記載の面発
光サイリスタとし、この面発光サイリスタの第１の電極
は、前記電流印加ラインに接続され、前記面発光サイリ
スタの第２の電極は、第２の制御電極であることを特徴
とする自己走査型発光装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8983696A JP4068172B2 (ja) | 1996-04-12 | 1996-04-12 | 面発光サイリスタおよび自己走査型発光装置 |
| US09/043,106 US6180960B1 (en) | 1995-04-12 | 1996-09-24 | Surface light-emitting element and self-scanning type light-emitting device |
| EP96931293A EP0852817A1 (en) | 1995-09-25 | 1996-09-24 | Surface light-emitting element and self-scanning type light-emitting device |
| EP02003397A EP1237203A2 (en) | 1995-09-25 | 1996-09-24 | Surface light-emitting element and self-scanning type light-emitting device |
| PCT/JP1996/002744 WO1997012405A1 (en) | 1995-09-25 | 1996-09-24 | Surface light-emitting element and self-scanning type light-emitting device |
| TW086100266A TW357122B (en) | 1996-04-12 | 1997-01-13 | Face glowing element and the self-scanning glowing device |
| US09/710,246 US6614055B1 (en) | 1995-09-25 | 2000-11-10 | Surface light-emitting element and self-scanning type light-emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8983696A JP4068172B2 (ja) | 1996-04-12 | 1996-04-12 | 面発光サイリスタおよび自己走査型発光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09283792A true JPH09283792A (ja) | 1997-10-31 |
| JP4068172B2 JP4068172B2 (ja) | 2008-03-26 |
Family
ID=13981857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8983696A Expired - Fee Related JP4068172B2 (ja) | 1995-04-12 | 1996-04-12 | 面発光サイリスタおよび自己走査型発光装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4068172B2 (ja) |
| TW (1) | TW357122B (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000076003A1 (en) * | 1999-06-08 | 2000-12-14 | Nippon Sheet Glass Co., Ltd. | Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same |
| JP2001189526A (ja) * | 2000-01-05 | 2001-07-10 | Nippon Sheet Glass Co Ltd | 自己走査型面発光レーザアレイ |
| WO2001057934A1 (fr) * | 2000-01-31 | 2001-08-09 | Nippon Sheet Glass Co., Ltd. | Ensemble matriciel de thyristors electroluminescents |
| WO2001057935A1 (fr) * | 2000-01-31 | 2001-08-09 | Nippon Sheet Glass Co., Ltd. | Reseau matriciel et circuit d'attaque de thyristor luminescent |
| JP2001328295A (ja) * | 2000-05-24 | 2001-11-27 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイ |
| US6717182B1 (en) | 1996-09-24 | 2004-04-06 | Nippon Sheet Glass Co., Ltd. | Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same |
| JP2009286048A (ja) * | 2008-05-30 | 2009-12-10 | Fuji Xerox Co Ltd | 光源ヘッド、及び画像形成装置 |
| JP2012238869A (ja) * | 2012-07-13 | 2012-12-06 | Fuji Xerox Co Ltd | 自己走査型発光素子アレイ |
| JP2013058788A (ja) * | 2012-11-21 | 2013-03-28 | Fuji Xerox Co Ltd | 自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置 |
| JP2013058789A (ja) * | 2012-11-21 | 2013-03-28 | Fuji Xerox Co Ltd | 自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置 |
| US9059362B2 (en) | 2011-08-30 | 2015-06-16 | Fuji Xerox Co., Ltd. | Light emitting element, light emitting element array, optical writing head, and image forming apparatus |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101865438B (zh) * | 2005-06-28 | 2014-10-22 | 首尔伟傲世有限公司 | 用于交流电力操作的发光装置 |
-
1996
- 1996-04-12 JP JP8983696A patent/JP4068172B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-13 TW TW086100266A patent/TW357122B/zh active
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6717182B1 (en) | 1996-09-24 | 2004-04-06 | Nippon Sheet Glass Co., Ltd. | Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same |
| US6919583B2 (en) | 1998-11-04 | 2005-07-19 | Nippon Sheet Glass Company, Limited | End surface light-emitting element having increased external light emission efficiency and self-scanning light-emitting element array using the same |
| WO2000076003A1 (en) * | 1999-06-08 | 2000-12-14 | Nippon Sheet Glass Co., Ltd. | Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same |
| JP2001189526A (ja) * | 2000-01-05 | 2001-07-10 | Nippon Sheet Glass Co Ltd | 自己走査型面発光レーザアレイ |
| KR100742520B1 (ko) * | 2000-01-31 | 2007-08-02 | 후지제롯쿠스 가부시끼가이샤 | 발광 사이리스터 매트릭스 어레이 |
| WO2001057934A1 (fr) * | 2000-01-31 | 2001-08-09 | Nippon Sheet Glass Co., Ltd. | Ensemble matriciel de thyristors electroluminescents |
| WO2001057935A1 (fr) * | 2000-01-31 | 2001-08-09 | Nippon Sheet Glass Co., Ltd. | Reseau matriciel et circuit d'attaque de thyristor luminescent |
| US6717183B2 (en) | 2000-01-31 | 2004-04-06 | Nippon Sheet Glass Co., Ltd. | Light-emitting thyristor matrix array and driver circuit |
| KR100740444B1 (ko) * | 2000-01-31 | 2007-07-19 | 후지제롯쿠스 가부시끼가이샤 | 발광 사이리스터 매트릭스 어레이 및 그 구동 회로 |
| JP2001328295A (ja) * | 2000-05-24 | 2001-11-27 | Nippon Sheet Glass Co Ltd | 自己走査型発光素子アレイ |
| JP2009286048A (ja) * | 2008-05-30 | 2009-12-10 | Fuji Xerox Co Ltd | 光源ヘッド、及び画像形成装置 |
| US7948004B2 (en) | 2008-05-30 | 2011-05-24 | Fuji Xerox Co., Ltd. | Light source head and image forming apparatus |
| US9059362B2 (en) | 2011-08-30 | 2015-06-16 | Fuji Xerox Co., Ltd. | Light emitting element, light emitting element array, optical writing head, and image forming apparatus |
| JP2012238869A (ja) * | 2012-07-13 | 2012-12-06 | Fuji Xerox Co Ltd | 自己走査型発光素子アレイ |
| JP2013058788A (ja) * | 2012-11-21 | 2013-03-28 | Fuji Xerox Co Ltd | 自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置 |
| JP2013058789A (ja) * | 2012-11-21 | 2013-03-28 | Fuji Xerox Co Ltd | 自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW357122B (en) | 1999-05-01 |
| JP4068172B2 (ja) | 2008-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577089B2 (ja) | 発光装置およびその駆動方法 | |
| US6614055B1 (en) | Surface light-emitting element and self-scanning type light-emitting device | |
| JP3647968B2 (ja) | 自己走査型発光装置 | |
| JP2577034B2 (ja) | 自己走査形発光素子アレイおよびその駆動方法 | |
| JP2790631B2 (ja) | 自己走査形発光素子アレイ | |
| CN102969421B (zh) | 发光元件、发光元件阵列、光写头、及图像形成设备 | |
| US9059362B2 (en) | Light emitting element, light emitting element array, optical writing head, and image forming apparatus | |
| JPH0992885A (ja) | 面発光素子および自己走査型発光装置 | |
| JP4068172B2 (ja) | 面発光サイリスタおよび自己走査型発光装置 | |
| US8692264B2 (en) | Light-emitting element, method of manufacturing light-emitting element, self-scanning light-emitting element array, optical writing head, and image forming apparatus | |
| JPH09283794A (ja) | 面発光素子および自己走査型発光装置 | |
| JP4443304B2 (ja) | 発光装置および画像形成装置 | |
| US6717182B1 (en) | Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same | |
| JP2004128175A (ja) | 発光素子および自己走査型発光素子アレイチップ | |
| JP4140358B2 (ja) | 発光サイリスタ、発光サイリスタの製造方法および発光素子アレイチップ | |
| JP2016152244A (ja) | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 | |
| US6919583B2 (en) | End surface light-emitting element having increased external light emission efficiency and self-scanning light-emitting element array using the same | |
| JP2013065593A (ja) | 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置 | |
| JPH11330541A (ja) | 端面発光素子 | |
| JPH11330541A5 (ja) | ||
| JP2758587B2 (ja) | 自己走査形発光素子アレイを用いた光学装置 | |
| JP4578195B2 (ja) | 発光装置および画像記録装置 | |
| JP4763437B2 (ja) | 光走査装置および発光装置ならびに画像形成装置 | |
| JP3975613B2 (ja) | 端面発光サイリスタおよび自己走査型発光装置 | |
| JP2854556B2 (ja) | 自己走査形発光素子アレイおよびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060501 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060606 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070409 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070409 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080110 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |