JPH09284636A - カメラ装置 - Google Patents

Abstract

(57)【要約】 【課題】 ビューファインダに供給する撮像信号のアス
ペクト比を変換することができる。 【解決手段】 マイコン１９は、操作部１８に所定の設
定操作がされてると、アスペクト比変換回路５にそれぞ
れ切出信号を供給するとともに、クロック生成回路２０
にクロックレート信号を供給する。アスペクト比変換回
路５における各ＦＩＦＯメモリはそれぞれ切出位置を設
定し、クロック生成回路２０は所定のクロックレートで
ある書込・読出クロックを生成する。従って、アスペク
ト比変換回路５からは、１Ｈ毎にそれぞれサンプル数の
異なる画素データが読み出されることにより、１Ｖ期間
でアスペクト比の異なる映像信号がそれぞれ出力され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、撮像信号のアスペ
クト比を変換することができるカメラ装置に関する。

【０００２】

【従来の技術】テレビジョン放送は、例えばアスペクト
比４：３のＮＴＳＣ（Natinal Television System Comm
ittee）方式からアスペクト比１６：９のＨＤＴＶ（Hig
h Definition Television）方式へ移行しつつある。そ
こで、本出願人は、特開平５−２５２５３８号で開示さ
れているように、アスペクト比変換装置を提案してい
る。かかるアスペクト比変換装置を適用したカメラ装置
は、映像信号のアスペクト比を変換し、この映像信号を
記録再生系及びビューファインダに供給している。従っ
て、上記カメラ装置は、映像信号のアスペクト比を変換
すると、記録再生系に供給する映像信号のみならず、ビ
ューファインダに供給する撮像信号のアスペクト比まで
も変換するようになっている。

【０００３】

【発明が解決しようとする課題】ところが、上記カメラ
装置では、記録再生系に供給する撮像信号のアスペクト
比を変えることなく、ビューファインダに供給する撮像
信号のアスペクト比を変換することができなかった。し
たがって、使用者は、かかるカメラ装置で被写体を撮像
しているとき、記録再生系に供給している撮像信号によ
る映像の一部を、ビューファインダに拡大して映し出し
て確認することができなく、また、これから記録される
映像領域に外から入ろうとしている映像を確認するが容
易でなかったため、甚だ不便であった。

【０００４】本発明は、このような実情を鑑みてなされ
たものであり、ビューファインダに供給する撮像信号の
アスペクト比を変換することができるカメラ装置を提供
することを目的とする。

【０００５】

【課題を解決するための手段】上述の課題を解決するた
めに、本発明に係るカメラ装置は、被写体からの撮像信
号に基づいて、第１のアスペクト比の撮像信号を生成す
る撮像手段と、上記第１のアスペクト比の撮像信号がそ
れぞれ記憶される記憶手段と、上記記憶手段から上記第
１のアスペクト比の撮像信号と上記第１のアスペクト比
より水平方向における一部分が切り出された第２のアス
ペクト比の撮像信号とを選択的に読み出させる制御手段
と、上記記憶手段から読み出された撮像信号に基づく被
写体像を表示する表示手段とを備える。

【０００６】そして、上記カメラ装置は、上記記憶手段
から、第１のアスペクト比の撮像信号と第１のアスペク
ト比より水平方向における一部分が切り出された第２の
アスペクト比の撮像信号とを選択的に読み出させ、上記
記憶手段から読み出された撮像信号に基づく被写体像を
表示手段に表示させる。

【０００７】

【発明の実施の形態】本発明を適用したカメラ装置は、
例えば図１に示すように、被写体の撮像光に応じて３原
色の画素信号Ｒ（赤），Ｇ（緑），Ｂ（青）を出力する
ＣＣＤイメージセンサ１Ｒ，１Ｇ，１Ｂと、ＣＣＤイメ
ージセンサ１Ｒ，１Ｇ，１Ｂからの画素信号に含まれる
ランダム雑音を除去するＣＤＳ（相関二重サンプリン
グ）回路２Ｒ，２Ｇ，２Ｂと、ＣＤＳ回路２Ｒ，２Ｇ，
２Ｂからの画素信号をディジタル信号の画素データに変
換するＡ／Ｄコンバータ３Ｒ，３Ｇ，３Ｂと、Ａ／Ｄコ
ンバータ３Ｒ，３Ｇ，３Ｂからの画素データにいわゆる
プロセス処理を施すプロセス処理部４と、プロセス処理
部４から供給される画素データの書込・読出を制御する
ことにより垂直走査期間（Ｖ期間）における映像信号の
アスペクト比を変換するアスペクト比変換回路５，８を
備える。

【０００８】また、上記カメラ装置は、上記アスペクト
比変換回路５，８における読出・書込を設定操作するた
めの操作部１８と、操作部１８の操作に応じてアスペク
ト比変換回路５，８を制御するマイクロコンピュータ
（以下、マイコンという）１９と、マイコン１７の制御
に基づいてアスペクト比変換回路５，８に供給するクロ
ックを生成するクロック生成回路２０とを備える。

【０００９】ＣＣＤイメージセンサ１Ｒ，１Ｇ，１Ｂ
は、例えば図示しない撮像レンズから光学的ローパスフ
ィルタを介して入射される撮像光を光分解プリズムによ
り３原色光成分に分解して、被写体像の３原色画像を３
枚のＣＣＤイメージセンサで撮像し、画素信号Ｒ，Ｇ，
Ｂを出力する。

【００１０】ここで、ＣＣＤイメージセンサ１Ｒ，１
Ｇ，１Ｂは、ドライバ１７を介して、タイミングジェネ
レータ１６からの水平同期信号及び垂直同期信号に基づ
いて駆動するようになっている。なお、タイミングジェ
ネレータ１６は、シンクジェネレータ１５から供給され
る同期パルスに基づいて、上記水平同期信号及び垂直同
期信号を生成するようになっている。

【００１１】ＣＤＳ回路２Ｒ，２Ｇ，２Ｂは、ＣＣＤイ
メージセンサ１Ｒ，１Ｇ，１Ｂから供給される画素信号
Ｒ，Ｇ，Ｂに含まれるランダム雑音を除去し、この画素
信号をＡ／Ｄコンバータ３Ｒ，３Ｇ，３Ｂに供給する。

【００１２】Ａ／Ｄコンバータ３Ｒ，３Ｇ，３Ｂは、タ
イミングジェネレータ１６からの同期信号に基づくサン
プリングクロックを用いて、画素信号毎に例えば１画素
が１０ビットからなる画素データに変換し、この画素デ
ータをプロセス処理部４に供給する。

【００１３】プロセス処理部４は、Ａ／Ｄコンバータ３
Ｒ，３Ｇ，３Ｂより供給された各画素データＲ，Ｇ，Ｂ
に対して、画像強調処理，ペデスタル付加，ガンマ・ニ
ー等の非線形処理等のいわゆるプロセス処理を行う。そ
して、プロセス処理部４は、画素データＲ，Ｇ，Ｂをマ
トリクス処理を施すことにより画素データＹ，Ｒ−Ｙ，
Ｂ−Ｙに変換し、ビューファインダ用の画素データＹを
アスペクト比変換回路５に供給するととともに、いわゆ
る本線系の画素データＹ，Ｒ−Ｙ，Ｂ−Ｙをアスペクト
比変換回路８に供給する。

【００１４】アスペクト比変換回路５は、それぞれ並列
に接続されたＦＩＦＯメモリ５ａ〜５ｄを備える。この
アスペクト比変換回路５では、ＦＩＦＯメモリ５ａ及び
ＦＩＦＯメモリ５ｂには例えば奇数ライン（奇数フィー
ルド）の画素データＹが書き込まれ、ＦＩＦＯメモリ５
ｃ及びＦＩＦＯメモリ５ｄには例えば偶数ライン（偶数
フィールド）の画素データＹが書き込まれるようになっ
ている。

【００１５】ここで、ＦＩＦＯメモリ５ａ及びＦＩＦＯ
メモリ５ｂに奇数ラインの画素データＹが書き込まれて
いるときは、ＦＩＦＯメモリ５ｃ及びＦＩＦＯメモリ５
ｄには偶数ラインの画素データＹが読み出されるように
なっていて、また、ＦＩＦＯメモリ５ｃ及びＦＩＦＯメ
モリ５ｄに奇数ラインの画素データＹが読み出されてい
るときは、ＦＩＦＯメモリ５ｃ及びＦＩＦＯメモリ５ｄ
には偶数ラインの画素データＹが書き込まれるようにな
っている。さらに、ＦＩＦＯメモリ５ａには奇数ライン
の奇数個目の画素データが書き込まれ、ＦＩＦＯメモリ
５ｂには上記奇数ラインの偶数個目の画素データが書き
込まれる。さらに、ＦＩＦＯメモリ５ｃには偶数ライン
の奇数個目の画素データが書き込まれ、ＦＩＦＯメモリ
５ｄには上記偶数ラインの偶数個目の画素データが書き
込まれるようになっている。

【００１６】なお、ＦＩＦＯメモリ５ａ及びＦＩＦＯメ
モリ５ｂは、合わせて少なくともＨ期間分の画素データ
Ｙを記憶することができる容量を有し、ＦＩＦＯメモリ
５ｃ及びＦＩＦＯメモリ５ｄは、合わせて少なくともＨ
期間分の画素データＹを記憶することができる容量を有
する。

【００１７】また、アスペクト比変換回路８は、本線系
の輝度データＹが書き込まれるアスペクト比変換部１１
と、本線系の色差データＲ−Ｙが書き込まれるアスペク
ト比変換部１２と、本線系の色差データＢ−Ｙが書き込
まれるアスペクト比変換部１３とを備える。

【００１８】アスペクト比変換部１１は、上述のアスペ
クト比変換回路５とほぼ同様の構成となっており、それ
ぞれ並列に接続されたＦＩＦＯメモリ１１ａ〜１１ｄを
備える。このアスペクト比変換部１１では、ＦＩＦＯメ
モリ１１ａ及びＦＩＦＯメモリ１１ｂには例えば奇数ラ
インの画素データＹが書き込まれ、ＦＩＦＯメモリ１１
ｃ及びＦＩＦＯメモリ１１ｄには例えば偶数ラインの画
素データＹが書き込まれるようになっている。

【００１９】ここで、ＦＩＦＯメモリ１１ａ及びＦＩＦ
Ｏメモリ１１ｂに奇数ラインの画素データＹが書き込ま
れているときは、ＦＩＦＯメモリ１１ｃ及びＦＩＦＯメ
モリ１１ｄには偶数ラインの画素データＹが読み出され
るようになっていて、また、ＦＩＦＯメモリ１１ｃ及び
ＦＩＦＯメモリ１１ｄに奇数ラインの画素データＹが読
み出されているときは、ＦＩＦＯメモリ１１ｃ及びＦＩ
ＦＯメモリ１１ｄには偶数ラインの画素データＹが書き
込まれるようになっている。さらに、ＦＩＦＯメモリ１
１ａには奇数ラインの奇数個目の画素データが書き込ま
れ、ＦＩＦＯメモリ１１ｂには上記奇数ラインの偶数個
目の画素データが書き込まれる。さらに、ＦＩＦＯメモ
リ１１ｃには偶数ラインの奇数個目の画素データが書き
込まれ、ＦＩＦＯメモリ１１ｄには上記偶数ラインの偶
数個目の画素データが書き込まれるようになっている。

【００２０】なお、ＦＩＦＯメモリ１１ａ及びＦＩＦＯ
メモリ１１ｂは、合わせて少なくともＨ期間分の画素デ
ータＹを記憶することができる容量を有し、ＦＩＦＯメ
モリ１１ｃ及びＦＩＦＯメモリ１１ｄは、合わせて少な
くともＨ期間分の画素データＹを記憶することができる
容量を有する。

【００２１】アスペクト比変換部１２は、それぞれ並列
に接続されたＦＩＦＯメモリ１２ａ〜１２ｄを備える。
このアスペクト比変換部１２では、ＦＩＦＯメモリ１２
ａ及びＦＩＦＯメモリ１２ｂには例えば奇数ラインの画
素データＲ−Ｙが書き込まれ、ＦＩＦＯメモリ１２ｃ及
びＦＩＦＯメモリ１２ｄには例えば偶数ラインの画素デ
ータＲ−Ｙが書き込まれるようになっている。

【００２２】ここで、ＦＩＦＯメモリ１２ａ及びＦＩＦ
Ｏメモリ１２ｂに奇数ラインの画素データＲ−Ｙが書き
込まれているときは、ＦＩＦＯメモリ１２ｃ及びＦＩＦ
Ｏメモリ１２ｄには偶数ラインの画素データＲ−Ｙが読
み出されるようになっていて、また、ＦＩＦＯメモリ１
２ｃ及びＦＩＦＯメモリ１２ｄに奇数ラインの画素デー
タＲ−Ｙが読み出されているときは、ＦＩＦＯメモリ１
２ｃ及びＦＩＦＯメモリ１２ｄには偶数ラインの画素デ
ータＲ−Ｙが書き込まれるようになっている。さらに、
ＦＩＦＯメモリ１２ａには奇数ラインの奇数個目の画素
データが書き込まれ、ＦＩＦＯメモリ１２ｂには上記奇
数ラインの偶数個目の画素データが書き込まれる。さら
に、ＦＩＦＯメモリ１２ｃには偶数ラインの奇数個目の
画素データが書き込まれ、ＦＩＦＯメモリ１２ｄには上
記偶数ラインの偶数個目の画素データが書き込まれるよ
うになっている。

【００２３】なお、ＦＩＦＯメモリ１２ａ及びＦＩＦＯ
メモリ１２ｂは、合わせて少なくともＨ期間分の画素デ
ータＲ−Ｙを記憶することができる容量を有し、ＦＩＦ
Ｏメモリ１２ｃ及びＦＩＦＯメモリ１２ｄは、合わせて
少なくともＨ期間分の画素データＲ−Ｙを記憶すること
ができる容量を有する。

【００２４】アスペクト比変換部１３は、それぞれ並列
に接続されたＦＩＦＯメモリ１３ａ〜１３ｄを備える。
このアスペクト比変換部１３では、ＦＩＦＯメモリ１３
ａ及びＦＩＦＯメモリ１３ｂには例えば奇数ラインの画
素データＢ−Ｙが書き込まれ、ＦＩＦＯメモリ１３ｃ及
びＦＩＦＯメモリ１３ｄには例えば偶数ラインの画素デ
ータＢ−Ｙが書き込まれるようになっている。

【００２５】ここで、ＦＩＦＯメモリ１３ａ及びＦＩＦ
Ｏメモリ１３ｂに奇数ラインの画素データＢ−Ｙが書き
込まれているときは、ＦＩＦＯメモリ１３ｃ及びＦＩＦ
Ｏメモリ１３ｄには偶数ラインの画素データＢ−Ｙが読
み出されるようになっていて、また、ＦＩＦＯメモリ１
３ｃ及びＦＩＦＯメモリ１３ｄに奇数ラインの画素デー
タＢ−Ｙが読み出されているときは、ＦＩＦＯメモリ１
３ｃ及びＦＩＦＯメモリ１３ｄには偶数ラインの画素デ
ータＢ−Ｙが書き込まれるようになっている。さらに、
ＦＩＦＯメモリ１３ａには奇数ラインの奇数個目の画素
データが書き込まれ、ＦＩＦＯメモリ１３ｂには上記奇
数ラインの偶数個目の画素データが書き込まれる。さら
に、ＦＩＦＯメモリ１３ｃには偶数ラインの奇数個目の
画素データが書き込まれ、ＦＩＦＯメモリ１３ｄには上
記偶数ラインの偶数個目の画素データが書き込まれるよ
うになっている。

【００２６】なお、ＦＩＦＯメモリ１３ａ及びＦＩＦＯ
メモリ１３ｂは、合わせて少なくともＨ期間分の画素デ
ータＢ−Ｙを記憶することができる容量を有し、ＦＩＦ
Ｏメモリ１３ｃ及びＦＩＦＯメモリ１３ｄは、合わせて
少なくともＨ期間分の画素データＢ−Ｙを記憶すること
ができる容量を有する。

【００２７】そして、以上のようなアスペクト比変換回
路５，８において、上述の各ＦＩＦＯメモリは、供給さ
れる画素データを書き込み、書き込まれた画素データの
一部を読み出すことを１Ｖ期間行うことにより、フィー
ルド信号のアスペクト比を変換することができる。

【００２８】例えばアスペクト比変換回路５を例に説明
すると、各ＦＩＦＯメモリ５ａ〜５ｄは、それぞれ１Ｈ
期間で画素データを書き込み、書き込まれた順に上記画
素データを読み出すようになっている。各ＦＩＦＯメモ
リ５ａ〜５ｄは、マイコン１９からの切出信号に基づい
て、画素データの読出を開始する位置である切出位置を
設定する。そして、ＦＩＦＯメモリは、この切出位置か
ら後に書き込まれた画素データを順次読み出すようにな
っている。

【００２９】具体的には、図２に示すように、ＦＩＦＯ
メモリ５ａ，５ｂには、クロック生成回路２０からの書
込クロックＣＫ１に同期して奇数ラインにおけるＮサン
プルの画素データ（１Ｈ期間の全画素データ）が書き込
まれる。そして、マイコン１９は、ＦＩＦＯメモリ５
ａ，５ｂにおける上記切出位置の情報が畳重されている
切出信号をＦＩＦＯメモリ５ａ，５ｂに供給するととも
に、読出クロックＣＫ３のクロックレートを示す情報が
畳重されているクロックレート信号をクロック生成回路
２０に供給する。なお、読出クロックＣＫ３のクロック
レートは、書込クロックＣＫ１のクロックレート以下で
ある。

【００３０】ここで、切出信号は、ＦＩＦＯメモリ５
ａ，５ｂに１Ｈ期間の最後に画素データが書き込まれる
レジスタの位置に対して、画素データを読み出すレジス
タの位置までの長さを示す信号である。従って、ＦＩＦ
Ｏメモリ５ａ，５ｂは、上記切出信号が供給されると、
切出位置を設定する。また、クロックレート信号は、上
記切出位置から１Ｈ期間で読み出す画素データの量に応
じて定められる信号である。よって、クロック生成回路
２０は、上記クロックレート信号に基づいた読出クロッ
クＣＫ３を生成し、この読出クロックＣＫ３をＦＩＦＯ
メモリ５ａ，５ｂに供給する。

【００３１】ＦＩＦＯメモリ５ａ，５ｂでは、画素デー
タ読み出される期間は１Ｈ期間であるので、設定された
切出位置から読出クロックＣＫ３に同期してＥサンプル
（＜Ｎサンプル）の画素データが１Ｈの遅延（群遅延）
が生じて読み出される。これにより、アスペクト比変換
回路５は、１Ｈ期間の画素データの切出を行うことがで
き、かかる画素データの切出を１Ｖ期間行うことによ
り、アスペクト比の変換されたフィールド信号を出力す
ることができる。

【００３２】なお、ＦＩＦＯメモリ５ｃ，５ｄも、ＦＩ
ＦＯメモリ５ａ，５ｂと同様にして、偶数ラインの画素
データを書込クロックＣＫ１に同期して書き込み、切出
信号に基づいて切出位置を設定し、そして読出クロック
ＣＫ３に同期して画素データの切出を行うことができ
る。但し、ＦＩＦＯメモリ５ａ，５ｂとＦＩＦＯメモリ
５ｃ，５ｄとは、画素データの書込・読出が逆相の関係
になっている。

【００３３】また、上記アスペクト比変換回路５は、書
き込まれた全ての画素データを読み出すときでも、上述
の画素データの切出を行ったときと同様に、１Ｈ期間の
群遅延を画素データに施して、この画素データを読み出
すことができる。

【００３４】アスペクト比変換回路５を例に挙げて説明
すると、アスペクト比変換回路５では、１Ｈ期間毎に、
プロセス処理部４から供給される１ライン分の画素デー
タがそれぞれ振り分けられて、書込クロックＣＫ１Ｈに
同期してＦＩＦＯメモリ５ａ〜５ｄに書き込まれる。そ
して、ＦＩＦＯメモリ５ａ〜５ｄに書き込まれた画素デ
ータは、それぞれ書き込まれた順に上記書込クロックＣ
Ｋ１Ｈに同期して全て読み出される。

【００３５】具体的には、ＦＩＦＯメモリ５ａ〜５ｄ
は、マイコン１９から切出信号が供給されることによ
り、書き込まれた画素データを全て読み出すための切出
位置が設定される。

【００３６】ここで、切出信号は、ＦＩＦＯメモリ５ａ
〜５ｄに１Ｈ期間の最後に画素データが書き込まれるレ
ジスタの位置に対して、画素データを読み出すレジスタ
の位置までの長さを示す信号であり、この場合ＦＩＦＯ
メモリ５ａ〜５ｄに最初に画素データが書き込まれたレ
ジスタの位置を示す。ＦＩＦＯメモリ５ａ〜５ｄは、上
記切出信号に基づいて上記切出位置が設定される。

【００３７】また、クロックレート信号は、上記切出位
置から１Ｈ期間でＦＩＦＯメモリ５ａ，５ｂに書き込ま
れた全部の画素データの量に応じて定められる信号であ
り、この場合は書込クロックＣＫ１と同じクロックレー
トを示すものである。クロック生成回路２０は、上記ク
ロックレート信号に基づいて読出クロックＣＫ１Ｈを生
成し、この読出クロックＣＫ１ＨをＦＩＦＯメモリ５ａ
〜５ｄに供給する。

【００３８】そして、ＦＩＦＯメモリ５ａ〜５ｄは、画
素データが最初に書き込まされたレジスタの位置から書
き込まれた順に、上記画素データを１Ｈ期間かけて読み
出すことができる。これにより、アスペクト比変換回路
５は、１Ｈ期間の画素データの切出を行うことなく、１
Ｈ期間の群遅延の生じた画素信号をそのまま出力するこ
とができる。

【００３９】このとき、アスペクト比変換回路５は、１
ライン分の画素データを２つのＦＩＦＯメモリでなく４
つのＦＩＦＯメモリ５ａ〜５ｄにそれぞれ振り分けて書
き込むことにより、ＦＩＦＯメモリ５ａ〜５ｄに必要な
書込クロック及び読出クロックのクロックレートを通常
の半分にすることができ、小電力化を図ることができ
る。

【００４０】以上のように、アスペクト比変換回路５
は、１Ｈ期間でＮサンプルの奇数又は偶数ラインの画素
データをクロックＣＫ１Ｈのタイミングで書き込むとと
もに、上記１Ｈ期間前に書き込まれた偶数又は奇数ライ
ンの全部の画素データをクロックＣＫ１Ｈのタイミング
で読み出すことができる。すなわち、アスペクト比変換
回路５は、書き込まれた画素データの切出を行わなくて
も、１Ｈ期間の群遅延の生じた画素データを出力するこ
とができる。換言すると、アスペクト比変換回路５は、
アスペクト比変換の設定・解除を行っても、群遅延を変
えることなく画素データを出力することができ、また、
書込クロック及び読出クロックのクロックレートを少な
くすることができるため小電力化を図ることができる。

【００４１】そして、アスペクト比変換回路５，アスペ
クト比変換部１１，１２，１３は、それぞれ同様の構成
となっており、マイコン１９は、アスペクト比変換回路
５及びアスペクト比変換回路８における画素データの切
出をそれぞれ独立に制御することにより、本線系のフィ
ールド信号とビューファインダ系のフィールド信号のア
スペクト比をそれぞれ独立に制御することができる。す
なわち、マイコン１９は、ビューファインダ系及び本線
系に供給すべきフィールド信号のアスペクト比を組み合
わせて、例えば図３に示すように、タイプ１からタイプ
６までの映像のアスペクト比変換を行うことができる。

【００４２】ここで、ＣＣＤイメージセンサ１Ｒ，１
Ｇ，１Ｂは、実効画素数が５０万画素であってアスペク
ト比は１６：９であり、１Ｈ期間に２２８８サンプルの
画素信号を出力するものとする。すなわち、ＣＣＤイメ
ージセンサ１Ｒ，１Ｇ，１Ｂは、１Ｖ期間毎にアスペク
ト比が１６：９のフィールド信号を出力している。ま
た、各ＦＩＦＯメモリには、２２８８サンプルの半分の
１１４４サンプルの画素データが書き込まれるようにな
っているものとする。

【００４３】マイコン１９は、操作部１８が操作されて
タイプ１の動作モードになると、アスペクト比変換回路
５，８における各ＦＩＦＯメモリの切出位置を設定する
と共に、クロック生成回路２０において所定のクロック
レートの書込・読出クロックを生成させる。そして、表
１に示すように、アスペクト比変換回路５では、ＦＩＦ
Ｏメモリ５ａ，５ｂからそれぞれ例えば８５８サンプル
の奇数ラインの画素データが切り出され、アスペクト比
変換回路８では、例えばＦＩＦＯメモリ１１ａ，１１ｂ
からそれぞれ例えば８５８サンプルの奇数ラインの画素
データが読み出されるようになっている。

【００４４】

【表１】

【００４５】したがって、アスペクト比変換回路５は、
１Ｈ期間毎に、２２８８サンプル画素データから１７１
６サンプルの画素データを切り出して、１ライン分の画
素データのサンプル数を３／４にする。そして、アスペ
クト比変換回路５は、１Ｖ期間で、サンプル数のアスペ
クト比が４：３になるように画素データを切り出し、切
り出された画素データを１Ｈ期間かけて読み出すことに
より、アスペクト比４：３のフィールド信号を出力し、
このフィールド信号をＤ／Ａコンバータ６を介してビュ
ーファインダ７に供給する。

【００４６】同様に、アスペクト比変換回路８も、１Ｖ
期間で、サンプル数のアスペクト比が４：３のフィール
ド信号を出力し、このフィールド信号をＤ／Ａコンバー
タ９を介してエンコーダ１０に供給する。よって、上記
カメラ装置は、本線系には切り出された映像信号を供給
すると共に、ビューファインダ７には本線系と同じ映像
信号供給して、ビューファインダ７に本線系の映像を映
し出すことができる。

【００４７】マイコン１９は、操作部１８が操作されて
タイプ２の動作モードになると、アスペクト比変換回路
５，８における各ＦＩＦＯメモリの切出位置を設定する
と共に、クロック生成回路２０において所定のクロック
レートの書込・読出クロックを生成させる。そして、ア
スペクト比変換回路５では、ＦＩＦＯメモリ５ａ，５ｂ
からそれぞれ例えば４２９サンプルの奇数ラインの画素
データが切り出され、アスペクト比変換回路８では、例
えばＦＩＦＯメモリ１１ａ，１１ｂからそれぞれ例えば
８５８サンプルの奇数ラインの画素データが読み出され
るようになっている。

【００４８】したがって、アスペクト比変換回路５は、
２２８８サンプル画素データから８５８サンプルの画素
データを切り出して、切り出した画素データを１Ｈ期間
かけて読み出すことにより、１ライン分の画素データの
サンプル数を３／８にする。そして、アスペクト比変換
回路５は、１Ｖ期間でサンプル数のアスペクト比が２：
３になるように画素データを切り出し、アスペクト比
４：３のフィールド信号になるように切り出された画素
データを１Ｖ期間かけて読み出して、このフィールド信
号をＤ／Ａコンバータ６を介してビューファインダ７に
供給する。

【００４９】また、アスペクト比変換回路８は、２２８
８サンプル画素データから１７１６サンプルの画素デー
タを切り出して、切り出した画素データを１Ｈ期間かけ
て読み出すことにより、１ライン分の画素データのサン
プル数を３／４にする。そして、アスペクト比変換回路
８は、１Ｖ期間でサンプル数のアスペクト比が４：３に
なるように画素データを切り出し、アスペクト比４：３
のフィールド信号になるように切り出された画素データ
を１Ｖ期間かけて読み出して、このフィールド信号をＤ
／Ａコンバータ９を介してエンコーダ１０に供給する。
よって、上記カメラ装置は、本線系には切り出された映
像信号を供給すると共に、ビューファインダ７にはさら
に切り出された映像信号を供給して、本線系の一部を拡
大した映像をビューファインダ７に映し出すことによ
り、マニュアルフォーカス制御を行う場合の使用者の便
を図ることができる。

【００５０】マイコン１９は、操作部１８が操作されて
タイプ３の動作モードになると、アスペクト比変換回路
５，８における各ＦＩＦＯメモリの切出位置を設定する
と共に、クロック生成回路２０において所定のクロック
レートの書込・読出クロックを生成させる。そして、ア
スペクト比変換回路５では、ＦＩＦＯメモリ５ａ，５ｂ
からそれぞれ例えば１１４４サンプルの奇数ラインの画
素データが切り出され、アスペクト比変換回路８では、
例えばＦＩＦＯメモリ１１ａ，１１ｂからそれぞれ例え
ば８５８サンプルの奇数ラインの画素データが切り出さ
れるようになっている。

【００５１】したがって、アスペクト比変換回路５は、
２２８８サンプル画素データから２２８８サンプルの全
部の画素データを切り出すことにより、書き込まれた１
ライン分の画素データをそのまま出力する。すなわち、
アスペクト比変換回路５は、１Ｖ期間でアスペクト比が
１６：９のフィールド信号を出力し、このフィールド信
号をＤ／Ａコンバータ６を介してビューファインダ７に
供給する。

【００５２】また、アスペクト比変換回路８は、２２８
８サンプル画素データから１７１６サンプルの画素デー
タを切り出して、切り出した画素データを１Ｈ期間かけ
て読み出すことにより、１ライン分の画素データのサン
プル数を３／４にする。そして、アスペクト比変換回路
８は、１Ｖ期間で、サンプル数のアスペクト比が４：３
になるように画素データを切り出し、アスペクト比４：
３のフィールド信号になるように切り出された画素デー
タを１Ｖ期間かけて読み出して、このフィールド信号を
Ｄ／Ａコンバータ９を介してエンコーダ１０に供給す
る。よって、上記カメラ装置は、本線系には切り出され
た映像信号を供給すると共に、ビューファインダ７には
切り出されていない映像信号をそのまま供給することに
より、使用者がこれから記録される映像領域にそこから
外れた領域から入ろうとしている映像を確認する際の便
宜を図ることができる。

【００５３】マイコン１９は、操作部１８が操作されて
タイプ４の動作モードになると、アスペクト比変換回路
５，８における各ＦＩＦＯメモリの切出位置を設定する
と共に、クロック生成回路２０において所定のクロック
レートの書込・読出クロックを生成させる。そして、ア
スペクト比変換回路５では、ＦＩＦＯメモリ５ａ，５ｂ
からそれぞれ例えば５７２サンプルの奇数ラインの画素
データが切り出され、アスペクト比変換回路８では、例
えばＦＩＦＯメモリ１１ａ，１１ｂからそれぞれ例えば
８５８サンプルの奇数ラインの画素データが読み出され
るようになっている。

【００５４】したがって、アスペクト比変換回路５は、
２２８８サンプル画素データから１１４４サンプルの画
素データを切り出して、切り出した画素データを１Ｈ期
間かけて読み出すことにより、１ライン分の画素データ
のサンプル数を１／２にする。そして、アスペクト比変
換回路５は、１Ｖ期間でサンプル数のアスペクト比が
８：９になるように画素データを切り出し、アスペクト
比１６：９のフィールド信号になるように切り出された
画素データを１Ｖ期間かけて読み出して、このフィール
ド信号をＤ／Ａコンバータ６を介してビューファインダ
７に供給する。

【００５５】また、アスペクト比変換回路８は、２２８
８サンプル画素データから１７１６サンプルの画素デー
タを切り出して、切り出した画素データを１Ｈ期間かけ
て読み出すことにより、１ライン分の画素データのサン
プル数を３／４にする。そして、アスペクト比変換回路
８は、１Ｖ期間でサンプル数のアスペクト比が４：３に
なるように画素データを切り出し、アスペクト比４：３
のフィールド信号になるように、切り出された画素デー
タを１Ｖ期間かけて読み出して、このフィールド信号を
Ｄ／Ａコンバータ９を介してエンコーダ１０に供給す
る。よって、上記カメラ装置は、本線系には切り出され
た映像信号を供給すると共に、ビューファインダ７には
さらに切り出された映像信号を供給して、本線系の一部
を拡大した映像をビューファインダ７に映し出して、マ
ニュアルフォーカス制御を行う場合の使用者の便宜を図
ることができる。

【００５６】マイコン１９は、操作部１８が操作されて
タイプ５の動作モードになると、アスペクト比変換回路
５，８における各ＦＩＦＯメモリの切出位置を設定する
と共に、クロック生成回路２０において所定のクロック
レートの書込・読出クロックを生成させる。そして、ア
スペクト比変換回路５では、ＦＩＦＯメモリ５ａ，５ｂ
からそれぞれ例えば１１４４サンプルの奇数ラインの画
素データが切り出され、アスペクト比変換回路８では、
例えばＦＩＦＯメモリ１１ａ，１１ｂからそれぞれ例え
ば１１４４サンプルの奇数ラインの画素データが切り出
されるようになっている。

【００５７】したがって、アスペクト比変換回路５は、
２２８８サンプル画素データから２２８８サンプルの全
部の画素データを切り出すことにより、書き込まれた１
ライン分の画素データをそのまま出力する。すなわち、
アスペクト比変換回路５は、１Ｖ期間でアスペクト比が
１６：９のフィールド信号を出力し、このフィールド信
号をＤ／Ａコンバータ６を介してビューファインダ７に
供給する。

【００５８】また、アスペクト比変換回路８も同様に、
２２８８サンプル画素データから２２８８サンプルの全
部の画素データを切り出すことにより、書き込まれた１
ライン分の画素データをそのまま出力する。すなわち、
アスペクト比変換回路５は、１Ｖ期間でアスペクト比が
１６：９のフィールド信号を出力し、このフィールド信
号をＤ／Ａコンバータ９を介してエンコーダ１０に供給
する。よって、上記カメラ装置は、撮像された被写体の
映像信号をそのまま本線系に供給すると共に、ビューフ
ァインダ７にも同様の映像信号を供給することにより、
使用者が本線系の映像の確認するのに便宜を図ることが
できる。

【００５９】マイコン１９は、操作部１８が操作されて
タイプ６の動作モードになると、アスペクト比変換回路
５，８における各ＦＩＦＯメモリの切出位置を設定する
と共に、クロック生成回路２０において所定のクロック
レートの書込・読出クロックを生成させる。そして、ア
スペクト比変換回路５では、ＦＩＦＯメモリ５ａ，５ｂ
からそれぞれ例えば５７２サンプルの奇数ラインの画素
データが切り出され、アスペクト比変換回路８では、例
えばＦＩＦＯメモリ１１ａ，１１ｂからそれぞれ例えば
１１４４サンプルの奇数ラインの画素データが切り出さ
れるようになっている。

【００６０】したがって、アスペクト比変換回路５は、
２２８８サンプル画素データから１１４４サンプルの画
素データを切り出して、切り出した画素データを１Ｈ期
間かけて読み出すことにより、１ライン分の画素データ
のサンプル数を１／２にする。そして、アスペクト比変
換回路５は、１Ｖ期間でサンプル数のアスペクト比が
８：９になるように画素データを切り出し、アスペクト
比１６：９のフィールド信号になるように切り出された
画素データを１Ｖ期間かけて読み出して、このフィール
ド信号をＤ／Ａコンバータ６を介してビューファインダ
７に供給する。

【００６１】また、アスペクト比変換回路８は、２２８
８サンプル画素データから２２８８サンプルの全部の画
素データを切り出すことにより、書き込まれた１ライン
分の画素データをそのまま出力する。すなわち、アスペ
クト比変換回路５は、１Ｖ期間でアスペクト比が１６：
９のフィールド信号を出力し、このフィールド信号をＤ
／Ａコンバータ９を介してエンコーダ１０に供給する。
よって、上記カメラ装置は、撮像された被写体の映像信
号をそのまま本線系に供給すると共に、ビューファイン
ダ７には切り出された映像信号を供給することにより、
本線系の一部を拡大した映像をビューファインダ７に映
し出して、マニュアルフォーカス制御を行う場合の使用
者の便宜を図ることができる。

【００６２】以上のように、上記カメラ装置では、マイ
コン１９が、アスペクト比変換回路５，８をそれぞれ独
立に制御することにより、使用者の使用状況に応じて、
本線系に供給するフィールド信号のアスペクト比とビュ
ーファインダ系に供給するフィールド信号のアスペクト
比をそれぞれ変えることができる。

【００６３】つぎに、本発明に係る第２の実施の形態に
ついて説明する。なお、上述の実施の形態と同一のもの
には同一の符号を付け、詳細な説明は省略する。

【００６４】第２の実施の形態に係るカメラ装置では、
例えばアスペクト比変換回路５Ａは、図４に示すよう
に、それぞれ入力側と出力側が並列に接続されているＦ
ＩＦＯメモリ５ａ〜５ｄと、ＦＩＦＯメモリ５ａ，５ｂ
の出力側に接続されるＤ−フリップフロップ２５と、Ｆ
ＩＦＯメモリ５ｃ，５ｄの出力側に接続されるＤ−フリ
ップフロップ２６を備える。

【００６５】Ｄ−フリップフロップ２５は、マイコン１
９からＨレベルの奇数ライン読出信号ＩＤｏ（以下、読
出信号ＩＤｏと略す）が供給されるときに動作するよう
になっており、ＦＩＦＯメモリ５ａ，５ｂで読み出され
た画素データを３６ＭＨｚの読出クロックＣＫ３に基づ
いてラッチし、これにより奇数ラインの画素データを出
力することができる。

【００６６】Ｄ−フリップフロップ２６は、マイコン１
９からＨレベルの偶数ライン読出信号ＩＤｅ（以下、読
出信号ＩＤｅと略す）が供給されるときに動作するよう
になっており、ＦＩＦＯメモリ５ｃ，５ｄで読み出され
た画素データを３６ＭＨｚの読出クロックＣＫ３に基づ
いてラッチし、これにより偶数ラインの画素データを出
力することができる。なお、マイコン１９は、Ｈレベル
の読出信号ＩＤｏを出力するときはＬレベルの読出信号
ＩＤｅを出力し、Ｌレベルの読出信号ＩＤｏを出力する
ときはＨレベルの読出信号ＩＤｅを出力するようになっ
ている。

【００６７】すなわち、アスペクト比変換回路５Ａは、
Ｄ−フリップフロップ２５，２６により所定のクロック
に基づいてラッチして画素データを読み出すことによ
り、正確なタイミングで画素データを読み出すことがで
きる。

【００６８】換言すると、ＦＩＦＯメモリ５ａ，５ｂ
は、Ｄ−フリップフロップ２５，２６を介してＦＩＦＯ
メモリ５ｃ，５ｄと接続されることにより、ＦＩＦＯメ
モリ５ｃ，５ｄが偶数ラインの画素データの書き込んで
いるときに生じる負荷の影響を受けることなく、奇数ラ
インの画素データの読出を行うことができる。

【００６９】つぎに、本発明に係る第３の実施の形態に
ついて説明する。なお、上述の実施の形態と同一のもの
には同一の符号を付け、詳細な説明は省略する。

【００７０】第３の実施の形態に係るカメラ装置では、
アスペクト比変換回路５Ｂは、例えば図５に示すよう
に、それぞれ入力側と出力側が並列に接続されているＦ
ＩＦＯメモリ５ａ〜５ｄと、ＦＩＦＯメモリ５ａ，５ｂ
の出力側に接続されるバッファ３５と、ＦＩＦＯメモリ
５ｃ，５ｄの出力側に接続されるバッファ３６を備え
る。

【００７１】バッファ３５は、マイコン１９からＨレベ
ルの読出信号ＩＤｏが供給されるときに動作するように
なっており、ＦＩＦＯメモリ５ａ，５ｂで読み出された
画素データを３６ＭＨｚの読出クロックＣＫ３に同期し
て出力し、これにより奇数ラインの画素データを出力す
ることができる。

【００７２】バッファ３６は、マイコン１９からＨレベ
ルの読出信号ＩＤｅが供給されるときに動作するように
なっており、ＦＩＦＯメモリ５ｃ，５ｄで読み出された
画素データを３６ＭＨｚの読出クロックＣＫ３に同期し
て出力し、これにより偶数ラインの画素データを出力す
ることができる。なお、マイコン１９は、Ｈレベルの読
出信号ＩＤｏを出力するときはＬレベルの読出信号ＩＤ
ｅを出力し、Ｌレベルの読出信号ＩＤｏを出力するとき
はＨレベルの読出信号ＩＤｅを出力するようになってい
る。

【００７３】そして、アスペクト比変換回路５Ｂは、バ
ッファ３５，３６により所定のクロックに同期して画素
データを読み出すことにより、正確なタイミングで画素
データを読み出すことができる。

【００７４】換言すると、ＦＩＦＯメモリ５ａ，５ｂ
は、バッファ３５，３６を介してＦＩＦＯメモリ５ｃ，
５ｄと接続されることにより、ＦＩＦＯメモリ５ｃ，５
ｄが偶数ラインの画素データの書き込んでいるときに生
じる負荷の影響を受けることなく、奇数ラインの画素デ
ータの読出を行うことができる。

【００７５】なお、上述した実施の形態では、アスペク
ト比変換回路５，８に用いられるバッファメモリとして
例えばＦＩＦＯメモリを例に挙げて説明したが、本発明
はこれに限定されるものではなく、書込クロック及び読
出クロックに基づいて、データを書き込み・読み出しす
るバッファメモリであればいいのは勿論である。

【００７６】

【発明の効果】本発明に係るカメラ装置によれば、記憶
手段から第１のアスペクト比の撮像信号と第１のアスペ
クト比より水平方向における一部分が切り出された第２
のアスペクト比の撮像信号とを選択的に読み出させ、こ
の第１又は第２のアスペクト比の撮像信号を表示手段に
供給することにより、使用者は、例えば表示手段に表示
された全部又は一部の被写体像を確認しながら、例えば
マニュアルフォーカス制御を容易に行うことができ、ま
た、例えばこれから記録される映像領域に外れた領域か
ら入ろうとしている映像を容易に確認することができ
る。

【図面の簡単な説明】

【図１】本発明を適用したカメラ装置の概略的な構成を
示すブロック図である。

【図２】上記カメラ装置のアスペクト比変換回路におけ
る画素データの切出と群遅延を説明する図である。

【図３】上記アスペクト比変換回路におけるアスペクト
比変換の具体的な例を説明する図である。

【図４】他の実施の形態に係るアスペクト比変換回路の
構成を示すブロック図である。

【図５】他の実施の形態に係るアスペクト比変換回路の
構成を示すブロック図である。

【符号の説明】 １Ｒ，１Ｇ，１Ｂ ＣＣＤイメージセンサ、５，８ ア
スペクト比変換回路、７ビューファインダ、１９ マイ
コン、２０ クロック生成回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 被写体からの撮像信号に基づいて、第１
   のアスペクト比の撮像信号を生成する撮像手段と、 上記第１のアスペクト比の撮像信号が記憶される記憶手
   段と、 上記記憶手段から上記第１のアスペクト比の撮像信号と
   上記第１のアスペクト比より水平方向における一部分が
   切り出された第２のアスペクト比の撮像信号とを選択的
   に読み出させる制御手段と、 上記記憶手段から読み出された撮像信号に基づく被写体
   像を表示する表示手段とを備えることを特徴とするカメ
   ラ装置。