JPH09285132A - スイッチトキャパシタ形ｄｃ−ａｃ変換方法および変換器 - Google Patents

Abstract

(57)【要約】 【課題】 複数個のキャパシタ間の接続を高速で切り換
えるスイッチトキャパシタ（ＳＣ）形ＤＣ−ＡＣ変換技
術に関し、電源からインパルス的電流が流れることを低
減できるスイッチトキャパシタ形ＤＣ−ＡＣ変換技術を
提供する。 【解決手段】 直流電源の陽極、陰極間に直列接続した
複数のキャパシタを接続する工程と、前記複数のキャパ
シタで電圧分割された電圧を順次選択し、疑似交流電圧
を供給するＡＣ電圧供給工程と、平均化用キャパシタを
前記複数のキャパシタ各々に順次並列に接続する平均化
工程とを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直流（ＤＣ）−交
流（ＡＣ）変換技術に関し、特に複数個のキャパシタ間
の接続を高速で切り換えるスイッチトキャパシタ（Ｓ
Ｃ）形ＤＣ−ＡＣ変換技術に関する。

【０００２】

【従来の技術】ｎ個の等価なキャパシタを直列に接続
し、各キャパシタを１つの直流電源Ｖで順次充電する
と、分圧点を備えたｎＶの直流電源が形成される。電流
を取り出す分圧点を選択すると電圧変換を行うことがで
きる。時間の経過と共に電流を取り出す分圧点を周期的
に変化させれば交流（疑似交流）を取り出すことができ
る。このような電源は、トランス、コイル等の磁性部品
を必要とせず、小型化、軽量化に適している。

【０００３】図８は、従来の技術によるＳＣ形ＤＣ−Ａ
Ｃコンバータ回路の例を示す。このコンバータは、変成
比ｎ＝４の電圧変成器である。図８（Ａ）は、コンバー
タ回路の基本構成を示す。直流電源Ｖｉは、選択回路Ｓ
ＥＬ１１を介して直列接続された４つのキャパシタＣ
１、Ｃ２、Ｃ３、Ｃ４の各々に接続される。すなわち、
選択回路ＳＥＬ１１は、入力端子Ｉ１に受けた電圧を、
出力端子Ｔ１、Ｔ２、Ｔ３、Ｔ４のいずれかに供給す
る。キャパシタＣ１は、選択回路ＳＥＬ１１の出力端子
Ｔ１に接続され、キャパシタＣ２、Ｃ３、Ｃ４は同様に
選択回路ＳＥＬ１１の出力端子Ｔ２、Ｔ３、Ｔ４に接続
される。したがって、各キャパシタＣｉはそれぞれ電圧
Ｖｉまで充電され、全体として４Ｖｉの電圧を形成す
る。キャパシタによる分圧点をノードＮ０、Ｎ１、Ｎ
２、Ｎ３、Ｎ４とする。なお、ノードＮ０は接地電位で
ある。

【０００４】直列接続されたキャパシタの分圧点Ｎ０〜
Ｎ４は、選択回路ＳＥＬ１２の入力端子Ｖ０〜Ｖ４にそ
れぞれ接続される。選択回路ＳＥＬ１２は、入力端子の
いずれかの電圧を出力端子Ｖｏに供給する。出力電圧が
疑似正弦波となるように選択回路ＳＥＬ１２が入力端子
を選択すれば、出力端子Ｖｏには疑似交流電圧が発生す
る。出力電圧Ｖｏは、極性反転回路ＰＲを介し、負荷Ｌ
に供給される。

【０００５】図８（Ｂ）は、図８（Ａ）のコンバータ回
路の構成例を示す。選択回路ＳＥＬ１１は、直流電源Ｖ
ｉの陽極に接続された４つのスイッチング素子φｉ１
ａ、φｉ２ａ、φｉ３ａ、φｉ４ａおよび陰極に接続さ
れた４つのスイッチング素子φｉ１ｂ、φｉ２ｂ、φｉ
３ｂ、φｉ４ｂを含む。クロック信号φｉ１がスイッチ
ング素子φｉ１ａ、φｉ１ｂに印加されると、両スイッ
チング素子は導通し、直流電源ＶｉをキャパシタＣ１に
接続する。同様に、クロック信号φｉ２、φｉ３、φｉ
４が印加されると、直流電源Ｖｉはそれぞれキャパシタ
Ｃ２、Ｃ３、Ｃ４に接続される。

【０００６】このように、周期的に変化するクロック信
号φｉ１、φｉ２、φｉ３、φｉ４を供給することによ
り、キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４がそれぞれ電源
電圧Ｖｉまで充電される。なお、簡単のため、キャパシ
タＣ１、Ｃ２、Ｃ３、Ｃ４は、それぞれ同一のキャパシ
タンスを有するものとする；Ｃ１＝Ｃ２＝Ｃ３＝Ｃ４。

【０００７】直列接続されたキャパシタによる分圧ノー
ドＮ０、Ｎ１、Ｎ２、Ｎ３、Ｎ４は、直流電圧４Ｖｉを
４分割した電圧を供給する。ノードＮ１、Ｎ２、Ｎ３、
Ｎ４は、選択回路ＳＥＬ１２の入力端子に接続される。
なお、ノードＮ０は接地電位であり、特に選択回路ＳＥ
Ｌ１２に供給する必要がないため、この構成において
は、選択回路ＳＥＬ１２はノードＮ１〜Ｎ４のみを入力
としている。

【０００８】選択回路ＳＥＬ１２は、４つの入力端子に
供給された電圧を選択的に出力端子Ｖｏにスイッチング
素子φｏ１、φｏ２、φｏ３、φｏ４を介して供給す
る。時間の経過と共に、出力電圧Ｖｏが正弦波を倣うよ
うにスイッチング素子φｏ１〜φｏ４を順次導通させれ
ば、疑似正弦波の半波を形成することができる。

【０００９】図８（Ｂ）右側のブロックＰＲ＋Ｌは、極
性反転回路と負荷を含む回路である。なお、負荷は抵抗
負荷ＲＬで例示した。スイッチング素子φＮの組とφＰ
の組は、いずれか一方が導通するスイッチング素子であ
る。スイッチング素子φＮが導通すると、負荷ＲＬを右
側から左側に電流が流れる。スイッチング素子φＰが導
通すると、負荷ＲＬを左側から右側に電流が流れる。こ
のように、出力端子Ｖｏに一極性の電圧が発生し、極性
反転回路ＰＲによってその極性を交互に反転させること
により、正弦波を近似することができる。

【００１０】

【発明が解決しようとする課題】図８（Ｂ）に示す回路
によれば、電源電圧のｎ倍の電圧を形成するとこができ
る。また、出力側スイッチング素子を制御することによ
り、疑似正弦波を供給することができる。この回路から
電流を取り出すと、キャパシタの充電状態が変化する。
次に、電源電圧をこのキャパシタに接続すると、キャパ
シタを電源電圧まで充放電させる。しかしながら、直流
電源とキャパシタの間の接続がスイッチング素子により
高速で切り換えられるため、インパルス的電流が流れ
る。このため、回路的に種々の制限が生じてしまう。

【００１１】本発明の目的は、電源からインパルス的電
流が流れることを低減できるスイッチトキャパシタ形Ｄ
Ｃ−ＡＣ変換技術を提供することである。本発明の他の
目的は、大電力化と電力変換の高効率化を可能とするス
イッチトキャパシタ形ＤＣ−ＡＣ変換技術を提供するこ
とである。

【００１２】

【課題を解決するための手段】本発明の一観点によれ
ば、直流電源の陽極、陰極間に直列接続した複数のキャ
パシタを接続する工程と、前記複数のキャパシタで電圧
分割された電圧を順次選択し、疑似交流電圧を供給する
ＡＣ電圧供給工程と、平均化用キャパシタを前記複数の
キャパシタの各々に順次並列に接続する平均化工程とを
含むスイッチトキャパシタ形ＤＣ−ＡＣ変換方法が提供
される。

【００１３】本発明の他の観点によれば、直流電源の陽
極、陰極間に接続され、直流電源電圧を電圧分割した電
圧を形成するように、直列接続された複数のキャパシタ
と、平均化用キャパシタと、前記平均化用キャパシタを
前記複数のキャパシタの各々に順次並列に接続するため
の第１のセレクタと、前記複数のキャパシタで電圧分割
された電圧を順次選択し、疑似交流電圧を供給するため
の第２のセレクタとを有するスイッチトキャパシタ形Ｄ
Ｃ−ＡＣ変換器が提供される。

【００１４】直列接続した複数のキャパシタを直流電源
に連続的に接続することにより、直流電源からキャパシ
タへの電流供給は連続的に生じ得る。したがって、電源
からインパルス的電流が流れることを低減できる。直列
接続した複数のキャパシタの電圧分割点から電流を取り
出すことにより、キャパシタの充電状態は変化するが、
平均化用キャパシタを複数のキャパシタに順次並列に接
続することにより、キャパシタの充電状態を平均化する
ことができる。

【００１５】

【発明の実施の形態】図１は、本発明の実施例によるス
イッチトキャパシタ形ＤＣ−ＡＣコンバータ回路の構成
を示す。

【００１６】図１（Ａ）は、コンバータ回路の構成を概
略的に示す。直流電源Ｖｉは、直列接続された４つのキ
ャパシタＣ１、Ｃ２、Ｃ３、Ｃ４の両端に常時接続され
る。図３（Ａ）は、４つのキャパシタＣ１、Ｃ２、Ｃ
３、Ｃ４が直列に接続され、直流電源Ｖｉの陽極、陰極
間に接続された状態を示す。ここで、電圧分割ノードＮ
２から電荷２ｑを引き出すことを考える。ノードＮ２か
ら電荷２ｑが引き出されると、図３（Ｂ）に示すよう
に、各キャパシタの充電状態が変化する。なお、キャパ
シタＣ１〜Ｃ４は、それぞれ同一の容量、耐圧を有する
ものとする。

【００１７】ノードＮ２から電荷２ｑが引き出される
と、キャパシタＣ２の陽極およびキャパシタＣ３の陰極
の電荷は、それぞれ＋Ｑおよび−Ｑから＋Ｑ−ｑおよび
−Ｑ−ｑに変化する。これらの変化に伴い、キャパシタ
Ｃ３、Ｃ４の各電極の電荷は、ＱからＱ＋ｑに変化し、
キャパシタＣ１、Ｃ２の各電極の電荷は、ＱからＱ−ｑ
に変化する。

【００１８】図１（Ａ）に戻って説明する。平均化用キ
ャパシタＣｅは、選択回路ＳＥＬ１を介し、キャパシタ
Ｃ１、Ｃ２、Ｃ３、Ｃ４の各々に選択的に並列に接続さ
れる。平均化用キャパシタＣｅが選択回路ＳＥＬ１によ
ってキャパシタＣ１に並列接続された状態を図３（Ｃ）
に示す。同様に、平均化用キャパシタＣｅがキャパシタ
Ｃ２、Ｃ３、Ｃ４に並列に接続された状態を図３
（Ｄ）、（Ｅ）、（Ｆ）に示す。

【００１９】平均化用キャパシタＣｅが順次キャパシタ
Ｃ１、Ｃ２、Ｃ３、Ｃ４に並列に接続されることによ
り、キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４に生じた電荷の
過不足はその一部が平均化用キャパシタＣｅに転送さ
れ、他のキャパシタに転送される。したがって、各キャ
パシタに生じた電荷の過不足はやがて平均化される。キ
ャパシタの電荷の平均化を高速に行うためには、選択回
路ＳＥＬ１のクロック信号を高周波にすればよい。

【００２０】なお、直流電源Ｖｉは常時直列接続された
キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４の両端に接続されて
いるため、直流電源Ｖｉから直列接続されたキャパシタ
への電流供給は連続的に行われる。すなわち、直列接続
されたキャパシタからの電流取出しによる電荷の過不足
は、直流電源Ｖｉからの連続的電流供給と、平均化用キ
ャパシタＣｅによる電荷の平均化により回復される。

【００２１】直列接続されたキャパシタＣ１〜Ｃ４によ
る電圧分割点であるノードＮ０、Ｎ１、Ｎ２、Ｎ３、Ｎ
４は、選択回路ＳＥＬ２を介し、出力端子Ｖｏに接続さ
れる。選択回路ＳＥＬ２の出力点Ｖｏは、極性反転回路
ＰＲを介し、負荷Ｌに接続される。選択回路ＳＥＬ２、
極性反転回路ＰＲおよび負荷Ｌの構成は、図８に示した
従来の技術によるコンバータ回路と同様である。

【００２２】図１（Ｂ）は、図１（Ａ）に示すＳＣ形Ｄ
Ｃ−ＡＣ変換回路の構成例を示す。選択回路ＳＥＬ１
は、平均化用キャパシタＣｅの陽極に接続された４つの
スイッチング素子φｅ１ａ、φｅ２ａ、φｅ３ａ、φｅ
４ａおよび、平均化用キャパシタＣｅの陰極に接続され
た４つのスイッチング素子φｅ１ｂ、φｅ２ｂ、φｅ３
ｂ、φｅ４ｂを含む。

【００２３】スイッチング素子φｅ１ａとφｅ１ｂは、
キャパシタＣ１の陽極および陰極を平均化用キャパシタ
Ｃｅの陽極および陰極に選択的に接続する。同様、スイ
ッチング素子φｅ２ａ、φｅ２ｂは、平均化用キャパシ
タＣｅをキャパシタＣ２に接続する。スイッチング素子
φｅ３ａ、φｅ３ｂは、平均化用キャパシタＣｅをキャ
パシタＣ３に並列に接続する。スイッチング素子φｅ４
ａ、φｅ４ｂは、平均化用キャパシタＣｅをキャパシタ
Ｃ３に並列に接続する。

【００２４】図２（Ａ）は、選択回路ＳＥＬ１に供給す
るクロック信号のタイミングを示す。クロック信号φｅ
ｋは、スイッチング素子φｅ１ａ、φｅ１ｂ〜φｅ４
ａ、φｅ４ｂを制御する信号である。図中１、２、３、
４の数字は、それぞれスイッチング素子φｅ１ａ、φｅ
１ｂを同時に制御する信号、スイッチング素子φｅ２
ａ、φｅ２ｂを同時に制御する信号、スイッチング素子
φｅ３ａ、φｅ３ｂを同時に制御する信号、スイッチン
グ素子φｅ４ａ、φｅ４ｂを同時に制御する信号を表
す。なお、繰り返し周波数は、前述のように速く設定す
るほど平均化動作が高速になる。

【００２５】直列接続されたキャパシタＣ１〜Ｃ４から
電荷を取り出すための選択回路ＳＥＬ２は、スイッチン
グ素子φｏ１、φｏ２、φｏ３、φｏ４を含んで構成さ
れる。各スイッチング素子φｏｋは、ノードＮｋから電
流を取り出すためのスイッチング素子である。これらの
スイッチング素子φｏ１〜φｏ４を制御するクロック信
号の例を図２（Ｂ）に示す。

【００２６】図２（Ｂ）に示すようなクロック信号φｏ
ｊにより、全波整流された疑似正弦波の電圧が得られ
る。この電圧はスイッチング素子φＮまたはスイッチン
グ素子φＰを介して負荷抵抗ＲＬに供給される。２つの
スイッチング素子φＮがオンすると、負荷抵抗ＲＬを右
から左に電流が流れ、２つのスイッチング素子φＰがオ
ンすると負荷抵抗ＲＬを左から右に電流が流れる。この
ようにして、極性反転が達成される。

【００２７】図２（Ｂ）には、スイッチング素子φＰお
よびφＮを制御するクロック信号の波形も示す。これら
のクロック信号は、半周期毎に交互に立ち上がる波形を
有する。したがって、選択回路ＳＥＬ２から供給される
１極性の全波整流電圧波形は、極性反転回路を介して疑
似正弦波形に変換される。負荷抵抗ＲＬ両端に印加され
る電圧Ｖ２の波形を図２（Ｂ）下段に示す。

【００２８】図４は、図１（Ｂ）の回路をＭＯＳＦＥＴ
を用いて構成する例を示す。図４の構成においては、選
択回路ＳＥＬ１のスイッチング素子が各々２つのｎチャ
ネルＭＯＳＦＥＴを直列接続したスイッチング素子Ｓｅ
１〜Ｓｅ８で構成されている。

【００２９】スイッチング素子Ｓｅ１、Ｓｅ２は、キャ
パシタＣ１と平均化用キャパシタＣｅをクロック信号φ
ｅ１に基づいて並列に接続する。同様、スイッチング素
子Ｓｅ３、Ｓｅ４は、キャパシタＣ２をクロック信号φ
ｅ２に基づいて平均化用キャパシタＣｅに並列に接続す
る。スイッチング素子Ｓｅ５、Ｓｅ６は、キャパシタＣ
３をクロック信号φｅ３に基づいて平均化用キャパシタ
Ｃｅに並列に接続する。スイッチング素子Ｓｅ７、Ｓｅ
８は、キャパシタＣ４をクロック信号φｅ４に基づいて
平均化用キャパシタＣｅに並列に接続する。

【００３０】同様、選択回路ＳＥＬ２のスイッチング素
子も、２つのｎチャネルＭＯＳＦＥＴを直列接続した素
子で構成される。スイッチング素子Ｓｏ１はノードＮ１
をクロック信号φｏ１に基づいて出力端子Ｖｏに接続す
る。スイッチング素子Ｓｏ２は、ノードＮ２をクロック
信号φｏ２に基づいて出力端子Ｖｏに接続する。スイッ
チング素子Ｓｏ３は、ノードＮ３をクロック信号φｏ３
に基づいて出力端子Ｖｏに接続する。スイッチング素子
Ｓｏ４は、ノードＮ４をクロック信号φｏ４に基づいて
出力端子Ｖｏに接続する。

【００３１】図５（Ａ）は、これらのスイッチング素子
の構成を概略的に示す。ｐ型Ｓｉ基板Ｓｕｂの表面に
は、ｎ型のソース／ドレイン領域Ｓ／Ｄ１、Ｓ／Ｄ２、
Ｓ／Ｄ３が形成され、これらのｎ型領域に挟まれたｐ型
チャネル領域上にはゲート電極Ｇ１、Ｇ２が形成されて
いる。ゲート電極Ｇ１、Ｇ２には、同一の制御信号が与
えられる。

【００３２】このスイッチング素子は、その両端に正電
圧および負電圧が印加されることがある。もし、単一の
ｎチャネルＭＯＳＦＥＴでスイッチング素子を構成し、
ソース／ドレインに基板に対して正電圧、負電圧が同時
に印加されると、ゲート電圧の如何にかかわらず、基板
と負電圧を印加されたソース／ドレイン領域Ｓ／Ｄが順
バイアスされ、キャリアが注入され、トランジスタがオ
ンしてしまうことがある。

【００３３】このような場合にも、各スイッチング素子
を図５（Ａ）に示すような２つのｎチャネルＭＯＳＦＥ
Ｔを直列に接続した構成とすると、中間のソース／ドレ
イン領域Ｓ／Ｄ２は、浮遊電位とされているため、この
スイッチング素子が全体としてオンになることが防止さ
れる。

【００３４】図４に戻って、極性反転回路のスイッチン
グ素子ＳＰ、ＳＮは、１極性の電圧しか印加されないた
め、通常の単一構造のｎチャネルＭＯＳＦＥＴで構成さ
れる。もちろん、スイッチング素子をｐチャネルＭＯＳ
ＦＥＴや他のスイッチング素子で構成することも可能で
ある。

【００３５】各スイッチング素子には、クロック供給回
路ＣＬからクロック信号が供給される。これらのクロッ
ク信号は、非接地のスイッチング素子に供給されるた
め、光結合を用いることが好ましい。

【００３６】図５（Ｂ）は、このようなクロック供給回
路の構成例を示す。クロック供給回路は、一定電圧範囲
内で変化するクロック信号φｅｋまたはφｏｋに駆動さ
れ、光を発光する発光ダイオードを含むホトカプラ（た
とえば型番ＴＬＰ５５５）およびＦＥＴドライバ（たと
えば型番ＴＣ４２８）を用いて構成される。

【００３７】このような構成とすることにより、通常の
クロック信号発生回路から供給されたクロック信号に基
づき、電圧レベルの異なるクロック信号を発生させるこ
とができる。なお、図４の回路において、異なるキャパ
シタに対する２組以上のスイッチング素子が同時にオン
すると、異なるキャパシタが短絡してしまう。このた
め、クロック信号間にはデッドタイムが設けられてい
る。たとえば、入力側選択回路ＳＥＬ１の各クロック信
号φｅｋ間には全クロック信号がオフになる時間が２μ
ｓｅｃ設けられる。クロック信号の繰り返し周波数は、
たとえば２５ｋＨｚとする。出力側の選択回路ＳＥＬ２
のスイッチング素子のクロック信号は、たとえば負荷を
流れる電流の繰り返し周波数を６０Ｈｚ、デッドタイム
を２０μｓｅｃとする。

【００３８】以上のような構成のＤＣ−ＡＣ変換器の特
性を、負荷として１００Ωの抵抗ＲＬを用いて測定し
た。図６（Ａ）は、直流入力電圧Ｖｉを変化させた場合
の交流出力電圧の実効値Ｖ２と電力変換効率ηの特性を
示す。横軸は入力電圧Ｖｉを単位Ｖで示し、縦軸は出力
電圧Ｖ２を単位Ｖで、効率ηを単位％で示す。出力電圧
を□で示し、効率を○で示す。出力電圧は、入力電圧に
対して線形に変化し、入力電圧のほぼ０．７５倍の出力
電圧が得られる。

【００３９】効率ηは、ある程度以上の入力電圧に対し
てはほぼ一定の値を示し、より詳細に見れば入力電圧の
増加と共にわずかに上昇する。しかしながら、入力電圧
が一定の値（約２０Ｖ）よりも低い場合には、効率ηは
低下している。これは無負荷時の電力損失の影響が大き
くなるためと考えられる。

【００４０】図６（Ｂ）は、直流入力電圧Ｖｉを１６０
Ｖに固定し、負荷抵抗ＲＬを変えて交流出力電圧の実効
値Ｖ２と効率ηを測定した結果を示す。出力電圧を□で
示し、効率を○で示す。横軸には、負荷抵抗ＲＬを流れ
る出力電流Ｉ２を単位Ａで示し、縦軸は出力電圧Ｖ２を
単位Ｖで、効率ηを単位％で示す。出力電圧は、出力電
流の増加と共に徐々に減少し、出力電流が約２．５Ａ付
近より減少の程度は増大する。効率は、出力電流の増加
と共に徐々に減少しているが、出力電流が２．６Ａの時
でも効率９６．３％であった。なお、この時の出力電圧
は３００Ｗであった。

【００４１】出力電流Ｉ２を増加すると、出力電圧Ｖ２
および効率ηが減少する原因は、電荷転送用キャパシタ
の端子電圧のリップルが増大するためと考えられる。な
お、図６（Ｂ）に示す特性から求めた出力インピーダン
スは１．４Ωの低い値であった。なお、効率ηは出力電
流が小さい時に低下した。これは出力電流の値にかかわ
らず、入力電圧Ｖｉが１６０Ｖの時、約０．８４Ｗの電
力損失があるためと考えられる。

【００４２】図７は、直流入力電圧Ｖｉを１４０Ｖと
し、負荷抵抗ＲＬを５０Ωとした時の各部の電流電圧波
形を示す。最上段の波形は、負荷抵抗ＲＬに印加される
出力電圧Ｖ２を示す。次の段に示す電流ｉ１は、直流電
源から直列接続されているキャパシタに流れる電流を示
す。３段目の電流Ｉ２は、負荷抵抗ＲＬに流れる電流を
示す。再に下段に示す電流ｉＣＥは、平均化用キャパシ
タＣｅに流れ込む電流を示す。

【００４３】電圧Ｖ２の波形から、出力電圧として疑似
正弦波の電圧が得られることが分かる。入力電流ｉ１
は、出力電圧が極値をとるクロック信号の時、最も大き
く流れる。出力電流Ｉ２は、負荷が純抵抗であるため、
出力電圧Ｖ２と同相の波形を示している。平均化用キャ
パシタＣｅに流れ込む電流ｉＣＥは、平均化用キャパシ
タＣｅと電荷転送用キャパシタＣが接続された時、イン
パルス状に流れている。その大きさは、クロック信号φ
ｏ４の時小さく、φｏ３の時最も大きい。クロック信号
φｏ３の期間では、電荷転送用キャパシタの電圧リップ
ルが最も高い。

【００４４】このように、直列接続されたキャパシタの
両端に常時直流電圧源を接続し、平均化用キャパシタを
直列接続されたキャパシタの各々に順次繰り返し接続
し、キャパシタ上の電荷を平均化する構成とすることに
より、電源からキャパシタに流れる電流ｉ１は、図７の
波形に示すように、インパルス的成分が減少し、ほぼ連
続的なものとなる。平均化用キャパシタに流れ込む電流
は、インパルス状となるが、この急激な変化は直流電源
にはあまり影響を与えない。

【００４５】以上説明した本発明の実施例によれば、
（１）．入力電流が連続である、（２）．高効率で大電
力が得られる、（３）．比較的小さなキャパシタ容量で
構成できる、（４）．出力周波数を任意の値にすること
ができる等の特徴が得られる。

【００４６】キャパシタ５個の総容量３００μＦを用
い、入力電圧１６０Ｖ、出力周波数６０Ｈｚとした場
合、実効値１３５Ｖの出力交流電圧が得られ、この時の
最大出力電力は３００Ｗ、電力効率は９６％であった。
このように、従来のＳＣ形コンバータと比較し、優れた
特性が得られた。

【００４７】以上実施例に沿って電荷転送用キャパシタ
の数ｎが４の場合について説明したが、本発明はこれら
に制限されるものではない。たとえばｎが増えてもよ
い。また、種々の変更、改良、組み合わせ等が可能なこ
とは当業者に自明であろう。

【００４８】

【発明の効果】以上説明したように、本発明によれば、
新規な構成のＳＣ形ＤＣ−ＡＣコンバータが提供され
る。

【００４９】このＳＣ形ＤＣ−ＡＣコンバータにおいて
は、直流電源から電荷転送用キャパシタにインパルス的
電流が流れることを低減することができる。

【図面の簡単な説明】

【図１】本発明の実施例によるスイッチトキャパシタ形
ＤＣ−ＡＣコンバータ回路の構成を示す回路図である。

【図２】図１に示すコンバータ回路を制御するクロック
信号および出力電圧の波形を示すグラフである。

【図３】図１の回路における動作を説明するためのダイ
ヤグラムである。

【図４】図１（Ｂ）の構成を具体化した回路図である。

【図５】図４の回路構成におけるスイッチング素子の構
成を示す概略断面図およびクロック供給回路の構成を示
す回路図である。

【図６】図４に示す回路構成の実験結果を示すグラフで
ある。

【図７】図４に示す回路構成の実験結果を示すグラフで
ある。

【図８】従来の技術によるＳＣ形コンバータの構成例を
示す回路図である。

【符号の説明】

Ｖｉ 直流電圧源 Ｃｅ 電圧平均化用キャパシタ ＳＥＬ 選択回路 Ｃ キャパシタ Ｎ ノード ＰＲ 極性反転回路 Ｌ 負荷 φｅ、φｏ、φＰ、φＮ 、Ｓｅ、Ｓｏ、ＳＰ、ＳＮ
スイッチング素子 ＣＬ クロック供給回路 ＲＬ 負荷抵抗

Claims (8)

【特許請求の範囲】
1. 【請求項１】 直流電源の陽極、陰極間に直列接続した
   複数のキャパシタを接続する工程と、 前記複数のキャパシタで電圧分割された電圧を順次選択
   し、疑似交流電圧を供給するＡＣ電圧供給工程と、 平均化用キャパシタを前記複数のキャパシタ各々に順次
   並列に接続する平均化工程とを含むスイッチトキャパシ
   タ形ＤＣ−ＡＣ変換方法。
2. 【請求項２】 前記平均化工程の繰り返し周波数が前記
   ＡＣ電圧供給工程の繰り返し周波数よりも高い請求項１
   記載のスイッチトキャパシタ形ＤＣ−ＡＣ変換方法。
3. 【請求項３】 直流電源の陽極、陰極間に接続され、直
   流電源電圧を電圧分割した電圧を形成するように、直列
   接続された複数のキャパシタと、 平均化用キャパシタと、 前記平均化用キャパシタを前記複数のキャパシタの各々
   に順次並列に接続するための第１のセレクタと、 前記複数のキャパシタで電圧分割された電圧を順次選択
   し、疑似交流電圧を供給するための第２のセレクタとを
   有するスイッチトキャパシタ形ＤＣ−ＡＣ変換器。
4. 【請求項４】 前記第１のセレクタが、前記平均化用キ
   ャパシタと前記複数のキャパシタの各々とを選択的に並
   列に接続する第１のスイッチ手段を含む請求項３記載の
   スイッチトキャパシタ形ＤＣ−ＡＣ変換器。
5. 【請求項５】 前記第１のスイッチ手段が、同一半導体
   基板上に形成され、直列に接続された２つの電界効果型
   トランジスタを有する第１のスイッチング素子を含む請
   求項４記載のスイッチトキャパシタ形ＤＣ−ＡＣ変換
   器。
6. 【請求項６】 前記第２のセレクタが、前記複数のキャ
   パシタの電圧分割点の各々と出力ノードとの間に接続さ
   れた第２のスイッチ手段を含む請求項３記載のスイッチ
   トキャパシタ形ＤＣ−ＡＣ変換器。
7. 【請求項７】 前記第２のスイッチ手段が、同一半導体
   基板上に形成され、直列に接続された２つの電界効果型
   トランジスタを有する第２のスイッチング素子を含む請
   求項６記載のスイッチトキャパシタ形ＤＣ−ＡＣ変換
   器。
8. 【請求項８】 前記第２のスイッチ手段が、同一半導体
   基板上に形成され、直列に接続された２つの電界効果型
   トランジスタを有する第２のスイッチング素子を含み、
   さらに、前記第１のスイッチング素子に前記第２のスイ
   ッチング素子よりも繰り返し周波数の高いクロック信号
   を供給するクロック信号供給手段を有する請求項５記載
   のスイッチトキャパシタ形ＤＣ−ＡＣ変換器。