JPH09288149A - 半導体集積装置用周波数選別装置 - Google Patents
半導体集積装置用周波数選別装置Info
- Publication number
- JPH09288149A JPH09288149A JP8097828A JP9782896A JPH09288149A JP H09288149 A JPH09288149 A JP H09288149A JP 8097828 A JP8097828 A JP 8097828A JP 9782896 A JP9782896 A JP 9782896A JP H09288149 A JPH09288149 A JP H09288149A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- semiconductor integrated
- integrated device
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 239000000523 sample Substances 0.000 claims abstract description 28
- 230000010355 oscillation Effects 0.000 claims abstract description 18
- 238000001914 filtration Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 3
- 238000012544 monitoring process Methods 0.000 abstract description 2
- 238000001514 detection method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 判定基準のばらつきが回避されて被測定半導
体集積装置（ＩＣチップ）の高精度な良否判定を行い得
る周波数選別装置を提供すること。 【解決手段】 この選別装置もＩＣテスタ１と周波数分
周器として適用される被測定ＩＣチップ（１／Ｎ）３と
の間に接続されるプローブカード２から成るが、プロー
ブカード２の周波数選別専用回路は、電圧制御信号に応
じて周波数ｆの発振信号を出力する電圧制御発振器（Ｖ
ＯＣ）４と、発振信号を入力したＩＣチップ３から出力
される周波数ｆ／Ｎの分周信号及びＩＣテスタ１から出
力される基準周波数ｆR の基準周波数信号を位相比較し
て位相比較信号を出力する位相比較器６と、位相比較信
号を低域濾波して一定値の直流（ＤＣ）電圧の電圧制御
信号を出力するＬＰＦ５とから成り、プローブカード２
には基準周波数信号及び電圧制御信号を伝送するための
端子８，９が備えられる。
体集積装置（ＩＣチップ）の高精度な良否判定を行い得
る周波数選別装置を提供すること。 【解決手段】 この選別装置もＩＣテスタ１と周波数分
周器として適用される被測定ＩＣチップ（１／Ｎ）３と
の間に接続されるプローブカード２から成るが、プロー
ブカード２の周波数選別専用回路は、電圧制御信号に応
じて周波数ｆの発振信号を出力する電圧制御発振器（Ｖ
ＯＣ）４と、発振信号を入力したＩＣチップ３から出力
される周波数ｆ／Ｎの分周信号及びＩＣテスタ１から出
力される基準周波数ｆR の基準周波数信号を位相比較し
て位相比較信号を出力する位相比較器６と、位相比較信
号を低域濾波して一定値の直流（ＤＣ）電圧の電圧制御
信号を出力するＬＰＦ５とから成り、プローブカード２
には基準周波数信号及び電圧制御信号を伝送するための
端子８，９が備えられる。
Description
【０００１】
【発明の属する技術分野】本発明は、主として高速動作
が要求される被測定半導体集積装置を周波数分周器（プ
リスケーラ）として用いて良否判定を行う半導体集積装
置用周波数選別装置に関する。
が要求される被測定半導体集積装置を周波数分周器（プ
リスケーラ）として用いて良否判定を行う半導体集積装
置用周波数選別装置に関する。
【０００２】
【従来の技術】従来、この種の半導体集積装置（ＩＣ）
は、オンウェハ状態では測定装置として用いられるＩＣ
テスタにおける出力最大周波数が数１０ＭＨｚ程度であ
るため、これ以上の周波数，例えば数ＧＨｚで動作する
ものに関してはウェハ状態での周波数特性を評価するこ
とが困難となっている。
は、オンウェハ状態では測定装置として用いられるＩＣ
テスタにおける出力最大周波数が数１０ＭＨｚ程度であ
るため、これ以上の周波数，例えば数ＧＨｚで動作する
ものに関してはウェハ状態での周波数特性を評価するこ
とが困難となっている。
【０００３】そこで、こうした周波数の適用範囲を改善
した半導体集積装置用周波数選別装置としては、例えば
特開平１−１９４４３２号公報に開示されたものが挙げ
られる。
した半導体集積装置用周波数選別装置としては、例えば
特開平１−１９４４３２号公報に開示されたものが挙げ
られる。
【０００４】この周波数選別装置は、図３に示されるよ
うに、測定装置としてのＩＣテスタ１と分周比１／Ｎの
周波数分周器（プリスケーラ）として適用される被測定
半導体集積装置としてのＩＣチップ（１／Ｎ）３との間
に接続されると共に、周波数選別専用回路が設けられる
プローブカード２から構成される。
うに、測定装置としてのＩＣテスタ１と分周比１／Ｎの
周波数分周器（プリスケーラ）として適用される被測定
半導体集積装置としてのＩＣチップ（１／Ｎ）３との間
に接続されると共に、周波数選別専用回路が設けられる
プローブカード２から構成される。
【０００５】このプローブカード２の周波数選別専用回
路は、マイクロ波発振器２０，電力分配器（ＨＹＢ）２
１，基準用分周器（１／Ｎ）２２，及び周波数変換用の
ミキサ２３により構成される。このため、プローブカー
ド２にはＩＣテスタ１からＩＣチップ３へ電源供給を行
うための電源供給端子７と、ミキサ２３の出力をＩＣテ
スタ１へ伝送するためのミキサ出力端子１３と、電源供
給端子７やミキサ出力端子１３との対向する側に配備さ
れた信号伝送用のプローブ端子１０〜１２とが備えられ
ている。又、ここでのＩＣチップ３としては、上限動作
周波数が１０ＧＨｚ以上の高速なものが用いられてい
る。
路は、マイクロ波発振器２０，電力分配器（ＨＹＢ）２
１，基準用分周器（１／Ｎ）２２，及び周波数変換用の
ミキサ２３により構成される。このため、プローブカー
ド２にはＩＣテスタ１からＩＣチップ３へ電源供給を行
うための電源供給端子７と、ミキサ２３の出力をＩＣテ
スタ１へ伝送するためのミキサ出力端子１３と、電源供
給端子７やミキサ出力端子１３との対向する側に配備さ
れた信号伝送用のプローブ端子１０〜１２とが備えられ
ている。又、ここでのＩＣチップ３としては、上限動作
周波数が１０ＧＨｚ以上の高速なものが用いられてい
る。
【０００６】この周波数選別装置では、マイクロ波発振
器２０により発振出力された周波数ｆの発振信号が電力
分配器２１により２分配された後、その一方が電源電圧
ＶCCが印加された状態のＩＣチップ３に入力され、その
他方が基準用分周器２２へ入力される。ＩＣチップ３及
び基準用分周器２２により１／Ｎに分周されて出力され
た周波数ｆ／Ｎの発振信号は、ミキサ２３によりミック
スダウンされた後、ＩＣチップ３が良品であればミキサ
出力は直流（ＤＣ）電圧の信号となるが、ＩＣチップ３
が不良品であればミキサ出力はマイクロ波信号となるた
め、このようなミキサ出力をＩＣテスタ１側に伝送する
ことによってＩＣチップ３の良否判定が可能になってい
る。
器２０により発振出力された周波数ｆの発振信号が電力
分配器２１により２分配された後、その一方が電源電圧
ＶCCが印加された状態のＩＣチップ３に入力され、その
他方が基準用分周器２２へ入力される。ＩＣチップ３及
び基準用分周器２２により１／Ｎに分周されて出力され
た周波数ｆ／Ｎの発振信号は、ミキサ２３によりミック
スダウンされた後、ＩＣチップ３が良品であればミキサ
出力は直流（ＤＣ）電圧の信号となるが、ＩＣチップ３
が不良品であればミキサ出力はマイクロ波信号となるた
め、このようなミキサ出力をＩＣテスタ１側に伝送する
ことによってＩＣチップ３の良否判定が可能になってい
る。
【０００７】因みに、半導体集積装置の良否判定に関連
するその他の周知技術としては、実開平１−１７４９５
２号公報に開示された半導体素子や、特開平１−２８６
４６１号公報に開示されたＬＳＩテスト回路構成方法等
が挙げられる。
するその他の周知技術としては、実開平１−１７４９５
２号公報に開示された半導体素子や、特開平１−２８６
４６１号公報に開示されたＬＳＩテスト回路構成方法等
が挙げられる。
【０００８】
【発明が解決しようとする課題】上述した半導体集積装
置用周波数選別装置の場合、上限動作周波数が高い高速
動作の被測定半導体集積装置（ＩＣチップ）に対しても
周波数選別を可能にしているが、実際には測定装置とし
てのＩＣテスタ自体にマイクロ波信号を検出する能力が
無いため、判定基準を設定し難く、被測定半導体集積装
置が不良品である場合でもＩＣテスタ側で良品と誤認し
てしまう危険性を抱えている。
置用周波数選別装置の場合、上限動作周波数が高い高速
動作の被測定半導体集積装置（ＩＣチップ）に対しても
周波数選別を可能にしているが、実際には測定装置とし
てのＩＣテスタ自体にマイクロ波信号を検出する能力が
無いため、判定基準を設定し難く、被測定半導体集積装
置が不良品である場合でもＩＣテスタ側で良品と誤認し
てしまう危険性を抱えている。
【０００９】又、周波数選別専用回路が備えられるプロ
ーブカードにおいては、基準用分周器からの分周信号と
被測定半導体集積装置からの分周信号との位相差によっ
てミキサ出力の直流電圧が決まるため、半導体集積装置
が良品であった場合にミキサ出力の直流電圧が一定値に
定まらず、これによる動作判定上の不安定さを伴ってい
る。
ーブカードにおいては、基準用分周器からの分周信号と
被測定半導体集積装置からの分周信号との位相差によっ
てミキサ出力の直流電圧が決まるため、半導体集積装置
が良品であった場合にミキサ出力の直流電圧が一定値に
定まらず、これによる動作判定上の不安定さを伴ってい
る。
【００１０】即ち、従来の半導体集積装置用周波数選別
装置では、使用するＩＣテスタの性能や被測定半導体集
積装置の状態により判定基準にばらつきを生じ易く、特
にプローブカード上の周波数選別専用回路では被測定半
導体集積装置の取り付け状態により位相差が変化して高
精度に良否判定基準を設定できず、結果として被測定半
導体集積装置の高精度な良否判定を行い難いという問題
がある。
装置では、使用するＩＣテスタの性能や被測定半導体集
積装置の状態により判定基準にばらつきを生じ易く、特
にプローブカード上の周波数選別専用回路では被測定半
導体集積装置の取り付け状態により位相差が変化して高
精度に良否判定基準を設定できず、結果として被測定半
導体集積装置の高精度な良否判定を行い難いという問題
がある。
【００１１】本発明は、このような問題点を解決すべく
なされたもので、その技術的課題は、測定装置としての
ＩＣテスタ側に特別な機能を持たせること無く、ＩＣテ
スタや被測定半導体集積装置の状態による判定基準のば
らつきが防止されて被測定半導体集積装置の高精度な良
否判定を行い得る半導体集積装置用周波数選別装置を提
供することにある。
なされたもので、その技術的課題は、測定装置としての
ＩＣテスタ側に特別な機能を持たせること無く、ＩＣテ
スタや被測定半導体集積装置の状態による判定基準のば
らつきが防止されて被測定半導体集積装置の高精度な良
否判定を行い得る半導体集積装置用周波数選別装置を提
供することにある。
【００１２】
【課題を解決するための手段】本発明によれば、測定装
置としてのＩＣテスタと所定の分周比の周波数分周器と
して適用される被測定半導体集積装置との間に接続され
ると共に、周波数選別専用回路が設けられるプローブカ
ードから成る半導体集積装置用周波数選別装置におい
て、周波数選別専用回路は、電圧制御信号に応じて所定
の周波数の発振信号を発振出力する電圧制御発振器と、
所定の周波数の発振信号を入力した被測定半導体集積装
置から出力される分周信号及びＩＣテスタから出力され
る基準周波数信号を位相比較して位相比較信号を出力す
る位相比較器と、位相比較信号を低域濾波して電圧制御
信号を出力する低域濾波器とから成り、プローブカード
には、基準周波数信号及び電圧制御信号を伝送するため
の端子が備えられた半導体集積装置用周波数選別装置が
得られる。
置としてのＩＣテスタと所定の分周比の周波数分周器と
して適用される被測定半導体集積装置との間に接続され
ると共に、周波数選別専用回路が設けられるプローブカ
ードから成る半導体集積装置用周波数選別装置におい
て、周波数選別専用回路は、電圧制御信号に応じて所定
の周波数の発振信号を発振出力する電圧制御発振器と、
所定の周波数の発振信号を入力した被測定半導体集積装
置から出力される分周信号及びＩＣテスタから出力され
る基準周波数信号を位相比較して位相比較信号を出力す
る位相比較器と、位相比較信号を低域濾波して電圧制御
信号を出力する低域濾波器とから成り、プローブカード
には、基準周波数信号及び電圧制御信号を伝送するため
の端子が備えられた半導体集積装置用周波数選別装置が
得られる。
【００１３】この半導体集積装置用周波数選別装置にお
いて、電圧制御信号が一定値の直流電圧であることは好
ましい。
いて、電圧制御信号が一定値の直流電圧であることは好
ましい。
【００１４】一方、本発明によれば、測定装置としての
ＩＣテスタと所定の分周比の周波数分周器として適用さ
れる被測定半導体集積装置との間に接続されると共に、
周波数選別専用回路が設けられるプローブカードから成
る半導体集積装置用周波数選別装置において、周波数選
別専用回路は、電圧制御信号に応じて所定の周波数の発
振信号を発振出力する電圧制御発振器と、基準周波数と
なる基準周波数信号を発振出力する基準発振器と、所定
の周波数の発振信号を入力した被測定半導体集積装置か
ら出力される分周信号を異なる分周比で分周して重分周
信号を出力する分周器と、重分周信号及び基準周波数信
号を位相比較して位相比較信号を出力する位相比較器
と、位相比較信号を低域濾波して電圧制御信号を出力す
る低域濾波器とから成り、プローブカードには、電圧制
御信号を伝送するための端子が備えられた半導体集積装
置用周波数選別装置が得られる。
ＩＣテスタと所定の分周比の周波数分周器として適用さ
れる被測定半導体集積装置との間に接続されると共に、
周波数選別専用回路が設けられるプローブカードから成
る半導体集積装置用周波数選別装置において、周波数選
別専用回路は、電圧制御信号に応じて所定の周波数の発
振信号を発振出力する電圧制御発振器と、基準周波数と
なる基準周波数信号を発振出力する基準発振器と、所定
の周波数の発振信号を入力した被測定半導体集積装置か
ら出力される分周信号を異なる分周比で分周して重分周
信号を出力する分周器と、重分周信号及び基準周波数信
号を位相比較して位相比較信号を出力する位相比較器
と、位相比較信号を低域濾波して電圧制御信号を出力す
る低域濾波器とから成り、プローブカードには、電圧制
御信号を伝送するための端子が備えられた半導体集積装
置用周波数選別装置が得られる。
【００１５】この半導体集積装置用周波数選別装置にお
いても、電圧制御信号が一定値の直流電圧であることは
好ましい。
いても、電圧制御信号が一定値の直流電圧であることは
好ましい。
【００１６】
【発明の実施の形態】以下に幾つかの実施例を挙げ、本
発明の半導体集積装置用周波数選別装置について、図面
を参照して詳細に説明する。
発明の半導体集積装置用周波数選別装置について、図面
を参照して詳細に説明する。
【００１７】［実施例１］図１は、本発明の実施例１に
係る半導体集積回路用周波数選別装置の基本構成を示し
たブロック図である。
係る半導体集積回路用周波数選別装置の基本構成を示し
たブロック図である。
【００１８】この周波数選別装置も、図３に示した従来
装置のように、測定装置としてのＩＣテスタ１と分周比
１／Ｎの周波数分周器（プリスケーラ）として適用され
る被測定半導体集積装置としてのＩＣチップ（１／Ｎ）
３との間に接続されると共に、周波数選別専用回路が設
けられるプローブカード２から構成されるが、ここでの
プローブカード２の周波数選別専用回路は、電圧制御信
号に応じて所定の周波数ｆの発振信号を発振出力する電
圧制御発振器（ＶＯＣ）４と、所定の周波数ｆの発振信
号を入力した被測定半導体集積装置としてのＩＣチップ
３から出力される分周信号及びＩＣテスタ１から出力さ
れる基準周波数ｆR の基準周波数信号を位相比較して位
相比較信号を出力する位相比較器６と、位相比較信号を
低域濾波して一定値の直流（ＤＣ）電圧の電圧制御信号
を出力する低域濾波器（ＬＰＦ）５とを備えている。
装置のように、測定装置としてのＩＣテスタ１と分周比
１／Ｎの周波数分周器（プリスケーラ）として適用され
る被測定半導体集積装置としてのＩＣチップ（１／Ｎ）
３との間に接続されると共に、周波数選別専用回路が設
けられるプローブカード２から構成されるが、ここでの
プローブカード２の周波数選別専用回路は、電圧制御信
号に応じて所定の周波数ｆの発振信号を発振出力する電
圧制御発振器（ＶＯＣ）４と、所定の周波数ｆの発振信
号を入力した被測定半導体集積装置としてのＩＣチップ
３から出力される分周信号及びＩＣテスタ１から出力さ
れる基準周波数ｆR の基準周波数信号を位相比較して位
相比較信号を出力する位相比較器６と、位相比較信号を
低域濾波して一定値の直流（ＤＣ）電圧の電圧制御信号
を出力する低域濾波器（ＬＰＦ）５とを備えている。
【００１９】このため、プローブカード２には電圧制御
信号を検出入力するための電圧制御信号検出端子８と、
基準周波数信号を入力するための基準周波数信号入力端
子９とが備えられている。因みに、これ以外の点は図３
に示した従来装置と同様に構成されている。
信号を検出入力するための電圧制御信号検出端子８と、
基準周波数信号を入力するための基準周波数信号入力端
子９とが備えられている。因みに、これ以外の点は図３
に示した従来装置と同様に構成されている。
【００２０】この周波数選別装置では、電圧制御発振器
４からの周波数ｆの発振信号がプローブ端子１１を介し
てＩＣチップ３に伝送され、ＩＣテスタ１より電源供給
端子７及びプローブ端子１０を通して電源供給された
（電源電圧ＶCCが印加された）状態のＩＣチップ３では
発振信号を１／Ｎ分周して周波数ｆ／Ｎの分周信号をプ
ローブ端子１２を通して位相比較器６へ出力する。ここ
でＩＣチップ３が正常に動作していれば、位相比較器６
に入力される分周信号の周波数は適確にｆ／Ｎとなる。
４からの周波数ｆの発振信号がプローブ端子１１を介し
てＩＣチップ３に伝送され、ＩＣテスタ１より電源供給
端子７及びプローブ端子１０を通して電源供給された
（電源電圧ＶCCが印加された）状態のＩＣチップ３では
発振信号を１／Ｎ分周して周波数ｆ／Ｎの分周信号をプ
ローブ端子１２を通して位相比較器６へ出力する。ここ
でＩＣチップ３が正常に動作していれば、位相比較器６
に入力される分周信号の周波数は適確にｆ／Ｎとなる。
【００２１】位相比較器６にはＩＣテスタ１から基準周
波数信号入力端子９を通して供給される周波数ｆR の基
準周波数信号も入力されており、位相比較器６では分周
信号と基準周波数信号との周波数差，位相差を検出して
双方の周波数差，位相差に応じた位相比較信号を低域濾
波器５へ出力する。低域濾波器５では位相比較信号を低
域濾波して直流成分を取り出すことにより、一定値の直
流電圧の電圧制御信号を出力する。電圧制御発振器４で
は印可される電圧制御信号の制御電圧を変えることによ
り、発振周波数を変化させて周波数ｆの発振信号を発振
出力する。
波数信号入力端子９を通して供給される周波数ｆR の基
準周波数信号も入力されており、位相比較器６では分周
信号と基準周波数信号との周波数差，位相差を検出して
双方の周波数差，位相差に応じた位相比較信号を低域濾
波器５へ出力する。低域濾波器５では位相比較信号を低
域濾波して直流成分を取り出すことにより、一定値の直
流電圧の電圧制御信号を出力する。電圧制御発振器４で
は印可される電圧制御信号の制御電圧を変えることによ
り、発振周波数を変化させて周波数ｆの発振信号を発振
出力する。
【００２２】即ち、この周波数選別装置においては、電
圧制御発振器４，ＩＣチップ３，位相比較器６，低域濾
波器（ＬＰＦ）５，及び電圧制御発振器４による負帰還
ループが構成され、位相比較器６においてＩＣチップ３
側の周波数（ｆ／Ｎ）が基準周波数信号の周波数ｆR よ
り高ければ電圧制御発振器４の周波数を下げる方向にル
ープが応答し、反対にＩＣチップ３側の周波数が低けれ
ば電圧制御発振器４の周波数を上げる方向にループが応
答する。ＩＣチップ３の良否判定は電圧制御信号検出端
子８から得られる電圧制御信号をＩＣテスタ１で監視す
ることによって行われる。
圧制御発振器４，ＩＣチップ３，位相比較器６，低域濾
波器（ＬＰＦ）５，及び電圧制御発振器４による負帰還
ループが構成され、位相比較器６においてＩＣチップ３
側の周波数（ｆ／Ｎ）が基準周波数信号の周波数ｆR よ
り高ければ電圧制御発振器４の周波数を下げる方向にル
ープが応答し、反対にＩＣチップ３側の周波数が低けれ
ば電圧制御発振器４の周波数を上げる方向にループが応
答する。ＩＣチップ３の良否判定は電圧制御信号検出端
子８から得られる電圧制御信号をＩＣテスタ１で監視す
ることによって行われる。
【００２３】具体的に云えば、ＩＣチップ３が良品であ
る場合、電圧制御発振器４の制御電圧が特定の一定値
（例えばＡボルト）においてｆR ＝ｆ／Ｎとなるように
各周波数を設定すれば、上記したループはフェイズロッ
クがかかり、電圧制御信号検出端子８の電圧はＡボルト
に固定される。
る場合、電圧制御発振器４の制御電圧が特定の一定値
（例えばＡボルト）においてｆR ＝ｆ／Ｎとなるように
各周波数を設定すれば、上記したループはフェイズロッ
クがかかり、電圧制御信号検出端子８の電圧はＡボルト
に固定される。
【００２４】又、ＩＣチップ３が不良品である場合、ｆ
R ＝ｆ／Ｎとなる条件を満足することができないため、
電圧制御信号検出端子８の電圧は低域濾波器５の出力電
圧の上限，又は下限に固定されたままとなる。
R ＝ｆ／Ｎとなる条件を満足することができないため、
電圧制御信号検出端子８の電圧は低域濾波器５の出力電
圧の上限，又は下限に固定されたままとなる。
【００２５】このように、ＩＣチップ３の良否に拘らず
に電圧制御信号検出端子８には直流電圧が印加出力され
るため、通常のＩＣテスタ１によりその差違（電圧制御
信号検出端子８がＡボルトにあるのか、それとも低域濾
波器５の出力電圧の上下が固定状態にあるのか）を検出
すること，即ち、ＩＣチップ３の動作周波数ｆでの周波
数選別が可能となる。
に電圧制御信号検出端子８には直流電圧が印加出力され
るため、通常のＩＣテスタ１によりその差違（電圧制御
信号検出端子８がＡボルトにあるのか、それとも低域濾
波器５の出力電圧の上下が固定状態にあるのか）を検出
すること，即ち、ＩＣチップ３の動作周波数ｆでの周波
数選別が可能となる。
【００２６】例えば選別規格周波数が１ＧＨｚであり、
低域濾波器５の出力電圧範囲が０Ｖ〜５Ｖであり、電圧
制御発振器４の発振周波数ｆがｆ＝０．９ＧＨｚ〜１．
１ＧＨｚの範囲（但し、制御電圧信号の制御電圧が０Ｖ
時で０．９ＧＨｚ，２．５Ｖ時で１．０ＧＨｚ，５Ｖ時
で１．１ＧＨｚとする）であり、ＩＣチップ３の分周比
１／ＮのＮが１０００であり、基準周波数信号の基準周
波数ｆR が１ＭＨｚであるとした場合において、上述し
たループ応答を以下のように例示できる。
低域濾波器５の出力電圧範囲が０Ｖ〜５Ｖであり、電圧
制御発振器４の発振周波数ｆがｆ＝０．９ＧＨｚ〜１．
１ＧＨｚの範囲（但し、制御電圧信号の制御電圧が０Ｖ
時で０．９ＧＨｚ，２．５Ｖ時で１．０ＧＨｚ，５Ｖ時
で１．１ＧＨｚとする）であり、ＩＣチップ３の分周比
１／ＮのＮが１０００であり、基準周波数信号の基準周
波数ｆR が１ＭＨｚであるとした場合において、上述し
たループ応答を以下のように例示できる。
【００２７】ＩＣチップ３が１ＧＨｚで正常動作してい
る場合、位相比較器６の位相比較信号の周波数が１ＭＨ
ｚでフェイズロックされ、電圧制御発振器４に対する制
御電圧信号の制御電圧が２．５Ｖに固定され、この結
果、電圧制御信号検出端子８には２．５Ｖの電圧が印加
出力される。又、ＩＣチップ３が１ＧＨｚで誤動作を起
こしている場合、ループはフェイズロックせず、電圧制
御発振器４に対する制御電圧信号の制御電圧は０Ｖか５
Ｖに固定される。
る場合、位相比較器６の位相比較信号の周波数が１ＭＨ
ｚでフェイズロックされ、電圧制御発振器４に対する制
御電圧信号の制御電圧が２．５Ｖに固定され、この結
果、電圧制御信号検出端子８には２．５Ｖの電圧が印加
出力される。又、ＩＣチップ３が１ＧＨｚで誤動作を起
こしている場合、ループはフェイズロックせず、電圧制
御発振器４に対する制御電圧信号の制御電圧は０Ｖか５
Ｖに固定される。
【００２８】従って、電圧制御信号検出端子８の電圧が
２．５ＶであればＩＣチップ３は良品であると判定で
き、０Ｖか５Ｖであれば不良品と判定することができ
る。尚、直流電圧の判定は通常のＩＣテスタ１で可能な
ため、電圧制御信号検出端子８における直流電圧の判定
のみによってＩＣチップ３の周波数選別が可能となる。
２．５ＶであればＩＣチップ３は良品であると判定で
き、０Ｖか５Ｖであれば不良品と判定することができ
る。尚、直流電圧の判定は通常のＩＣテスタ１で可能な
ため、電圧制御信号検出端子８における直流電圧の判定
のみによってＩＣチップ３の周波数選別が可能となる。
【００２９】［実施例２］図２は、本発明の実施例２に
係る半導体集積回路用周波数選別装置の基本構成を示し
たブロック図である。
係る半導体集積回路用周波数選別装置の基本構成を示し
たブロック図である。
【００３０】この周波数選別装置は、実施例１の装置と
比べ、ＩＣテスタ１から基準周波数信号入力端子９を通
して基準周波数信号を出力する構成に代えてプローブカ
ード２に基準発振器（ｆR ）３１を搭載し、ＩＣチップ
３と位相比較器６との間に異なる分周比１／Ｍの分周器
（１／Ｍ）３０を挿入した点が相違している。
比べ、ＩＣテスタ１から基準周波数信号入力端子９を通
して基準周波数信号を出力する構成に代えてプローブカ
ード２に基準発振器（ｆR ）３１を搭載し、ＩＣチップ
３と位相比較器６との間に異なる分周比１／Ｍの分周器
（１／Ｍ）３０を挿入した点が相違している。
【００３１】即ち、この周波数選別装置ではプローブカ
ード２における基準発振器（ｆR ）３１は基準周波数ｆ
R となる基準周波数信号を発振出力し、分周器（１／
Ｍ）３０は周波数ｆの発振信号を入力したＩＣチップ３
から出力される分周信号を異なる分周比１／Ｍで分周し
て周波数ｆ／Ｍ・Ｎの重分周信号を出力する。
ード２における基準発振器（ｆR ）３１は基準周波数ｆ
R となる基準周波数信号を発振出力し、分周器（１／
Ｍ）３０は周波数ｆの発振信号を入力したＩＣチップ３
から出力される分周信号を異なる分周比１／Ｍで分周し
て周波数ｆ／Ｍ・Ｎの重分周信号を出力する。
【００３２】このような構成とすると、以下に挙げるよ
うな点が改善される。第１にＩＣテスタ１の性能に関係
無く基準周波数ｆR を設定できる。第２に基準周波数信
号の信号源を位相比較器６の近傍に配置できるため、基
準周波数信号（基準信号）のインピーダンス不整合によ
る波形劣化を低減できる。第３に分周比１／Ｎの小さな
ＩＣチップ３の周波数選別が可能となる。即ち、Ｎが小
さい場合には位相比較器６の入力周波数が最大動作周波
数を超える可能性があるが、この可能性を回避するため
分周器（１／Ｍ）３０を挿入し、位相比較器６における
入力周波数をｆ／（Ｎ・Ｍ）と小さくすることができ
る。第４に基準発振器（ｆR ）３１の後段に他の分周器
（１／Ｍ）３０を挿入した場合にも同様な効果がある。
うな点が改善される。第１にＩＣテスタ１の性能に関係
無く基準周波数ｆR を設定できる。第２に基準周波数信
号の信号源を位相比較器６の近傍に配置できるため、基
準周波数信号（基準信号）のインピーダンス不整合によ
る波形劣化を低減できる。第３に分周比１／Ｎの小さな
ＩＣチップ３の周波数選別が可能となる。即ち、Ｎが小
さい場合には位相比較器６の入力周波数が最大動作周波
数を超える可能性があるが、この可能性を回避するため
分周器（１／Ｍ）３０を挿入し、位相比較器６における
入力周波数をｆ／（Ｎ・Ｍ）と小さくすることができ
る。第４に基準発振器（ｆR ）３１の後段に他の分周器
（１／Ｍ）３０を挿入した場合にも同様な効果がある。
【００３３】
【発明の効果】以上に述べた通り、本発明の半導体集積
回路用周波数選別装置によれば、プローブカードの周波
数選別専用回路を電圧制御信号に応じて所定の周波数の
発振信号を発振出力する電圧制御発振器と、所定の周波
数の発振信号を入力した被測定半導体集積装置から出力
される分周信号及び基準周波数信号を位相比較して位相
比較信号を出力する位相比較器と、位相比較信号を低域
濾波して直流電圧の電圧制御信号を出力する低域濾波器
とを備えたフェイズロックループ測定系の構成とし、一
定値の直流電圧の電圧制御信号に基づいて被測定半導体
集積装置の良否判定を行うようにしているので、測定装
置としてのＩＣテスタ側に特別な機能を持たせること無
く、ＩＣテスタや被測定半導体集積装置の状態による判
定基準のばらつきが防止されて被測定半導体集積装置の
高精度な良否判定が可能になる。この結果、従来では正
確に測定対象とすることができなかったオンウェハ状態
での半導体集積装置チップのマイクロ波帯周波数選別を
特別なＩＣテスタを用いることなく具現でき、一層低付
加価値状態での周波数選別が可能となるため、製品の歩
留まりや信頼性が顕著に向上して工業上極めて有益とな
る。
回路用周波数選別装置によれば、プローブカードの周波
数選別専用回路を電圧制御信号に応じて所定の周波数の
発振信号を発振出力する電圧制御発振器と、所定の周波
数の発振信号を入力した被測定半導体集積装置から出力
される分周信号及び基準周波数信号を位相比較して位相
比較信号を出力する位相比較器と、位相比較信号を低域
濾波して直流電圧の電圧制御信号を出力する低域濾波器
とを備えたフェイズロックループ測定系の構成とし、一
定値の直流電圧の電圧制御信号に基づいて被測定半導体
集積装置の良否判定を行うようにしているので、測定装
置としてのＩＣテスタ側に特別な機能を持たせること無
く、ＩＣテスタや被測定半導体集積装置の状態による判
定基準のばらつきが防止されて被測定半導体集積装置の
高精度な良否判定が可能になる。この結果、従来では正
確に測定対象とすることができなかったオンウェハ状態
での半導体集積装置チップのマイクロ波帯周波数選別を
特別なＩＣテスタを用いることなく具現でき、一層低付
加価値状態での周波数選別が可能となるため、製品の歩
留まりや信頼性が顕著に向上して工業上極めて有益とな
る。
【図１】本発明の実施例１に係る半導体集積回路用周波
数選別装置の基本構成を示したブロック図である。
数選別装置の基本構成を示したブロック図である。
【図２】本発明の実施例２に係る半導体集積回路用周波
数選別装置の基本構成を示したブロック図である。
数選別装置の基本構成を示したブロック図である。
【図３】従来の半導体集積回路用周波数選別装置の基本
構成を示したブロック図である。
構成を示したブロック図である。
１ ＩＣテスタ（測定装置） ２ プローブカード ３ ＩＣチップ（被測定半導体集積装置） ４ 電圧制御発振器（ＶＣＯ） ５ 低域濾波器（ＬＰＦ） ６ 位相比較器 ７ 電源供給端子 ８ 電圧制御信号検出端子 ９ 基準周波数信号入力端子 １０〜１２ プローブ端子 １３ ミキサ出力端子 ２０ マイクロ波発振器 ２１ 電力分配器 ２２ 基準用分周器 ２３ ミキサ ３０ 分周器 ３１ 基準発振器
Claims (4)
- 【請求項１】 測定装置としてのＩＣテスタと所定の分
周比の周波数分周器として適用される被測定半導体集積
装置との間に接続されると共に、周波数選別専用回路が
設けられるプローブカードから成る半導体集積装置用周
波数選別装置において、前記周波数選別専用回路は、電
圧制御信号に応じて前記所定の周波数の発振信号を発振
出力する電圧制御発振器と、前記所定の周波数の発振信
号を入力した前記被測定半導体集積装置から出力される
分周信号及び前記ＩＣテスタから出力される基準周波数
信号を位相比較して位相比較信号を出力する位相比較器
と、前記位相比較信号を低域濾波して前記電圧制御信号
を出力する低域濾波器とから成り、前記プローブカード
には、前記基準周波数信号及び前記電圧制御信号を伝送
するための端子が備えられたことを特徴とする半導体集
積装置用周波数選別装置。 - 【請求項２】 請求項１記載の半導体集積装置用周波数
選別装置において、前記電圧制御信号は一定値の直流電
圧であることを特徴とする半導体集積装置用周波数選別
装置。 - 【請求項３】 測定装置としてのＩＣテスタと所定の分
周比の周波数分周器として適用される被測定半導体集積
装置との間に接続されると共に、周波数選別専用回路が
設けられるプローブカードから成る半導体集積装置用周
波数選別装置において、前記周波数選別専用回路は、電
圧制御信号に応じて前記所定の周波数の発振信号を発振
出力する電圧制御発振器と、基準周波数となる基準周波
数信号を発振出力する基準発振器と、前記所定の周波数
の発振信号を入力した前記被測定半導体集積装置から出
力される分周信号を異なる分周比で分周して重分周信号
を出力する分周器と、前記重分周信号及び前記基準周波
数信号を位相比較して位相比較信号を出力する位相比較
器と、前記位相比較信号を低域濾波して前記電圧制御信
号を出力する低域濾波器とから成り、前記プローブカー
ドには、前記電圧制御信号を伝送するための端子が備え
られたことを特徴とする半導体集積装置用周波数選別装
置。 - 【請求項４】 請求項３記載の半導体集積装置用周波数
選別装置において、前記電圧制御信号は一定値の直流電
圧であることを特徴とする半導体集積装置用周波数選別
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8097828A JP2950365B2 (ja) | 1996-04-19 | 1996-04-19 | 半導体集積装置用周波数選別装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8097828A JP2950365B2 (ja) | 1996-04-19 | 1996-04-19 | 半導体集積装置用周波数選別装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09288149A true JPH09288149A (ja) | 1997-11-04 |
| JP2950365B2 JP2950365B2 (ja) | 1999-09-20 |
Family
ID=14202594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8097828A Expired - Lifetime JP2950365B2 (ja) | 1996-04-19 | 1996-04-19 | 半導体集積装置用周波数選別装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2950365B2 (ja) |
-
1996
- 1996-04-19 JP JP8097828A patent/JP2950365B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2950365B2 (ja) | 1999-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6806782B2 (en) | Frequency synthesizer circuit | |
| US6859028B2 (en) | Design-for-test modes for a phase locked loop | |
| US11070218B2 (en) | Real time counter-based method for the determination and measurement of frequency lock time in phase-locked loops | |
| US7741863B2 (en) | Apparatus and methods for performing a test | |
| US8686798B2 (en) | Method and system for testing oscillator circuit | |
| US6316929B1 (en) | Frequency measurement test circuit and semiconductor integrated circuit having the same | |
| US6696828B2 (en) | Integrated circuit and lot selection system therefor | |
| US20080309319A1 (en) | Electronic Device and Method for on Chip Jitter Measurement | |
| CN1917372B (zh) | 检测锁相环路的锁定条件的电路装置和方法 | |
| US20110025360A1 (en) | Semiconductor integrated circuit test device | |
| JPH09288149A (ja) | 半導体集積装置用周波数選別装置 | |
| US6952373B2 (en) | Semiconductor device having PLL-circuit | |
| CN211453930U (zh) | 一种参数检测电路 | |
| EP0881499A2 (en) | Semiconductor integrated circuit including phase locked loop circuit and jitter detector | |
| US5604447A (en) | Prescaler IC testing method and test probe card | |
| JP3647699B2 (ja) | 集積回路及びロット選別システム | |
| JP2003018001A (ja) | 位相ロック検出回路およびパワー測定装置 | |
| JPH082624Y2 (ja) | 試験装置 | |
| JP2004007152A (ja) | 半導体集積回路 | |
| JP2624237B2 (ja) | 集積回路装置の測定方法 | |
| EP4567440A1 (en) | Method and machine for factory testing of integrated circuits using built-in analog voltage self-test | |
| JPH01194432A (ja) | 集積回路チップの選別装置 | |
| JPH1138090A (ja) | 半導体集積回路およびその試験方法 | |
| JP2005277472A (ja) | Ｐｌｌ試験装置 | |
| JP2002108491A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990609 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 11 |