JPH09292995A - 命令先取り装置 - Google Patents
命令先取り装置Info
- Publication number
- JPH09292995A JPH09292995A JP10260896A JP10260896A JPH09292995A JP H09292995 A JPH09292995 A JP H09292995A JP 10260896 A JP10260896 A JP 10260896A JP 10260896 A JP10260896 A JP 10260896A JP H09292995 A JPH09292995 A JP H09292995A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- address
- subroutine
- return
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 9
- 230000000717 retained effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Landscapes
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【課題】 サブルーチンからメインルーチンへ戻る際
に、不要な命令先取りを廃し、有効な命令先取りを実現
することによって、性能向上を図る。 【解決手段】 アドレス生成部７は、実行中命令の次の
命令のアドレスを生成する。コール命令検出部６は、サ
ブルーチンコール命令を検出すると、アドレス生成部７
にて生成したアドレスを、アドレス保持部８にて保持さ
せる。この時に保持されるのは、サブルーチンコール命
令の次の命令、すなわちサブルーチンから戻った直後の
命令のアドレスである。サブルーチン処理を実行中に、
リターン命令検出部５がリターン命令を検出した場合に
は、アドレス選択部９は、アドレス保持部８が保持する
アドレスを選択し、このアドレスを先取り用のアドレス
として使用する。
に、不要な命令先取りを廃し、有効な命令先取りを実現
することによって、性能向上を図る。 【解決手段】 アドレス生成部７は、実行中命令の次の
命令のアドレスを生成する。コール命令検出部６は、サ
ブルーチンコール命令を検出すると、アドレス生成部７
にて生成したアドレスを、アドレス保持部８にて保持さ
せる。この時に保持されるのは、サブルーチンコール命
令の次の命令、すなわちサブルーチンから戻った直後の
命令のアドレスである。サブルーチン処理を実行中に、
リターン命令検出部５がリターン命令を検出した場合に
は、アドレス選択部９は、アドレス保持部８が保持する
アドレスを選択し、このアドレスを先取り用のアドレス
として使用する。
Description
【０００１】
【発明の属する技術分野】本発明は命令先取り装置に関
し、特に、サブルーチン命令に好適な命令先取り装置に
関する。
し、特に、サブルーチン命令に好適な命令先取り装置に
関する。
【０００２】
【従来の技術】従来のこの種の命令先取り装置は、サブ
ルーチン処理中であるか否かを考慮せずに、命令の先取
りを行うものが多かった。これに対し、特開昭６１−１
９６３３２には、先取りした複数の命令を格納するレジ
スタを複数個有し、サブルーチン処理の終了までメイン
ルーチンにおけるサブルーチンへの分岐後の命令を保存
しておく方法が記載されている。
ルーチン処理中であるか否かを考慮せずに、命令の先取
りを行うものが多かった。これに対し、特開昭６１−１
９６３３２には、先取りした複数の命令を格納するレジ
スタを複数個有し、サブルーチン処理の終了までメイン
ルーチンにおけるサブルーチンへの分岐後の命令を保存
しておく方法が記載されている。
【０００３】
【発明が解決しようとする課題】上述した従来の多くの
命令先取り装置では、サブルーチンからのリターン命令
を実行した時点で、サブルーチン処理中に先取りしてい
た命令が不必要となり、改めてメインルーチンの命令を
取り直す必要が生じるため、サブルーチンからメインル
ーチンへ戻る際に、無駄な命令先取りが発生し、性能向
上の妨げとなっている。
命令先取り装置では、サブルーチンからのリターン命令
を実行した時点で、サブルーチン処理中に先取りしてい
た命令が不必要となり、改めてメインルーチンの命令を
取り直す必要が生じるため、サブルーチンからメインル
ーチンへ戻る際に、無駄な命令先取りが発生し、性能向
上の妨げとなっている。
【０００４】また、特開昭６１−１９６３３２に記載さ
れている方法では、先取りした複数の命令を格納するレ
ジスタを用意する必要があり、ハードウェア量の増大を
招くという問題点がある。
れている方法では、先取りした複数の命令を格納するレ
ジスタを用意する必要があり、ハードウェア量の増大を
招くという問題点がある。
【０００５】本発明の目的は、サブルーチンからメイン
ルーチンへ戻る際に、不要な命令先取りを廃し、有効な
命令先取りを実現し、性能向上を図る命令先取り装置を
提供することである。
ルーチンへ戻る際に、不要な命令先取りを廃し、有効な
命令先取りを実現し、性能向上を図る命令先取り装置を
提供することである。
【０００６】
【課題を解決するための手段】本発明の命令先取り装置
は、メインルーチンからサブルーチンへ移る際の戻り先
のアドレスを保持しておき、サブルーチン処理中の命令
先取り時に、リターン命令を検出すると、次の命令先取
り用のアドレスとして、前記保持しておいた戻り先アド
レスを使用することを特徴とする。
は、メインルーチンからサブルーチンへ移る際の戻り先
のアドレスを保持しておき、サブルーチン処理中の命令
先取り時に、リターン命令を検出すると、次の命令先取
り用のアドレスとして、前記保持しておいた戻り先アド
レスを使用することを特徴とする。
【０００７】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して詳細に説明する。
面を参照して詳細に説明する。
【０００８】図１は、本発明の一実施例のブロック図で
あり、処理装置１と記憶装置２とから成る。処理装置１
は、命令実行部３，命令バッファ４リターン命令検出部
５，コール命令検出部６，アドレス生成部７，アドレス
保持部８，アドレス選択部９，先取りアドレス生成部１
０およびカウンタ１１から構成される。
あり、処理装置１と記憶装置２とから成る。処理装置１
は、命令実行部３，命令バッファ４リターン命令検出部
５，コール命令検出部６，アドレス生成部７，アドレス
保持部８，アドレス選択部９，先取りアドレス生成部１
０およびカウンタ１１から構成される。
【０００９】記憶装置２は、アドレス選択部９が送出す
るアドレス信号ＡＤによって指定されるアドレスからデ
ータ信号ＤＴを送出する機能を持ち、アドレス信号ＡＤ
とデータ信号ＤＴは命令バッファ４に蓄えられる。命令
実行部３は、命令バッファ４から逐次に命令を取り出し
て実行していく。また、先取りアドレス生成部１０は、
アドレス信号ＡＤと、そのときに記憶装置２から読み出
すバイト数とから、先取りアドレスを生成しアドレス信
号ＰＡＤとしてアドレス選択部９に送出する。
るアドレス信号ＡＤによって指定されるアドレスからデ
ータ信号ＤＴを送出する機能を持ち、アドレス信号ＡＤ
とデータ信号ＤＴは命令バッファ４に蓄えられる。命令
実行部３は、命令バッファ４から逐次に命令を取り出し
て実行していく。また、先取りアドレス生成部１０は、
アドレス信号ＡＤと、そのときに記憶装置２から読み出
すバイト数とから、先取りアドレスを生成しアドレス信
号ＰＡＤとしてアドレス選択部９に送出する。
【００１０】一方、リターン命令検出部５は、データ信
号ＤＴをデコードしてリターン命令を検出するとリター
ン信号ＲＴＮをアドレス選択部９とカウンタ１１に送出
する。コール命令検出部６は、命令バッファ４から取り
出される実行命令信号ＣＭＤをデコードして、コール命
令を検出するとコール命令信号ＣＡＬをアドレス保持部
８とカウンタ１１に送出する。また、アドレス生成部７
は、命令バッファ４から取り出される実行命令信号ＣＭ
Ｄと実行アドレス信号ＢＡＤとから、実行中のコマンド
のアドレスの次のアドレスを生成し、生成アドレス信号
ＧＡＤとしてアドレス保持部８に送出する。
号ＤＴをデコードしてリターン命令を検出するとリター
ン信号ＲＴＮをアドレス選択部９とカウンタ１１に送出
する。コール命令検出部６は、命令バッファ４から取り
出される実行命令信号ＣＭＤをデコードして、コール命
令を検出するとコール命令信号ＣＡＬをアドレス保持部
８とカウンタ１１に送出する。また、アドレス生成部７
は、命令バッファ４から取り出される実行命令信号ＣＭ
Ｄと実行アドレス信号ＢＡＤとから、実行中のコマンド
のアドレスの次のアドレスを生成し、生成アドレス信号
ＧＡＤとしてアドレス保持部８に送出する。
【００１１】カウンタ１１は、アドレス保持部８をワー
ド数分の大きさを持ち、コール命令信号ＣＡＬを受信す
るとカウントアップし、リターン信号ＲＴＮを受信する
とカウントダウンする。また、カウンタ１１が示す値を
ライト信号Ｗとして送出し、カウンタ値マイナス１の値
をリード信号Ｒとして送出する。
ド数分の大きさを持ち、コール命令信号ＣＡＬを受信す
るとカウントアップし、リターン信号ＲＴＮを受信する
とカウントダウンする。また、カウンタ１１が示す値を
ライト信号Ｗとして送出し、カウンタ値マイナス１の値
をリード信号Ｒとして送出する。
【００１２】アドレス保持部８は上述したように、コー
ル命令信号ＣＡＬを受信するとライト信号Ｗが示すワー
ドに生成アドレス信号ＧＡＤを書き込む。また、リード
信号Ｒが示すワードの値を保持アドレス信号ＳＡＤとし
て送出する。このようにして、カウンタ１１とアドレス
保持部８は、先入れ後出し式のバッファを形成してお
り、サブルーチンから更にサブルーチンを呼ぶ、いわゆ
る入れ子状態の場合にも、シークエンスを狂わすことな
く、対応が可能である。
ル命令信号ＣＡＬを受信するとライト信号Ｗが示すワー
ドに生成アドレス信号ＧＡＤを書き込む。また、リード
信号Ｒが示すワードの値を保持アドレス信号ＳＡＤとし
て送出する。このようにして、カウンタ１１とアドレス
保持部８は、先入れ後出し式のバッファを形成してお
り、サブルーチンから更にサブルーチンを呼ぶ、いわゆ
る入れ子状態の場合にも、シークエンスを狂わすことな
く、対応が可能である。
【００１３】アドレス選択部９は、リターン信号ＲＴＮ
が非アクティブならアドレス信号ＰＡＤ、リターン信号
ＲＴＮがアクティブなら保持アドレス信号ＳＡＤを選択
して、アドレス信号ＡＤとする。
が非アクティブならアドレス信号ＰＡＤ、リターン信号
ＲＴＮがアクティブなら保持アドレス信号ＳＡＤを選択
して、アドレス信号ＡＤとする。
【００１４】いま、一つの命令を先取りした後に、次に
命令を先取りする動作について説明する。
命令を先取りする動作について説明する。
【００１５】先取りした命令のアドレスと、その命令の
バイト数とを基に、先取りアドレス生成部１０にて、次
に先取りする命令のアドレス信号ＰＡＤを生成する。ア
ドレス信号ＰＡＤは、アドレス選択部９にて、リターン
信号ＲＴＮが非アクティブである条件にて選択され、ア
ドレス信号ＡＤとして記憶装置２に送出される。記憶装
置２は、アドレス信号ＡＤに従い、命令をデータ信号Ｄ
Ｔとして、処理装置１に送出する。このようにして、先
取りした命令の直後の命令を先取りすることができる。
バイト数とを基に、先取りアドレス生成部１０にて、次
に先取りする命令のアドレス信号ＰＡＤを生成する。ア
ドレス信号ＰＡＤは、アドレス選択部９にて、リターン
信号ＲＴＮが非アクティブである条件にて選択され、ア
ドレス信号ＡＤとして記憶装置２に送出される。記憶装
置２は、アドレス信号ＡＤに従い、命令をデータ信号Ｄ
Ｔとして、処理装置１に送出する。このようにして、先
取りした命令の直後の命令を先取りすることができる。
【００１６】次に、命令実行部３にて実行した命令がサ
ブルーチンコールであった場合の動作について説明す
る。
ブルーチンコールであった場合の動作について説明す
る。
【００１７】命令実行部３、コール命令検出部６、およ
びアドレス生成部７対して、命令バッファ４から実行命
令信号ＣＭＤが送出される。また、これと同時にアドレ
ス生成部７には、命令バッファ４から、実行アドレス信
号ＢＡＤも入力される。実行命令信号ＣＭＤと実行アド
レス信号ＢＡＤは、命令実行部３にて実行されるコマン
ドと、そのアドレスである。アドレス生成部７は、これ
らを基に、実行中コマンドのアドレスの次のアドレスを
生成し、生成アドレス信号ＧＡＤとしてアドレス保持部
８に送出する。
びアドレス生成部７対して、命令バッファ４から実行命
令信号ＣＭＤが送出される。また、これと同時にアドレ
ス生成部７には、命令バッファ４から、実行アドレス信
号ＢＡＤも入力される。実行命令信号ＣＭＤと実行アド
レス信号ＢＡＤは、命令実行部３にて実行されるコマン
ドと、そのアドレスである。アドレス生成部７は、これ
らを基に、実行中コマンドのアドレスの次のアドレスを
生成し、生成アドレス信号ＧＡＤとしてアドレス保持部
８に送出する。
【００１８】一方、コール命令検出部６は、実行命令信
号ＣＭＤをデコードし、サブルーチンコール命令を検出
した場合に、コール命令信号ＣＡＬをアクティブとす
る。アドレス保持部８は、コール命令信号ＣＡＬがアク
ティブである条件にて、カウンタ１１のライト信号Ｗが
示すワードに生成アドレス信号ＧＡＤを書き込む。この
時に書き込まれるのは、サブルーチンコール命令の次の
命令、すなわちサブルーチンから戻った直後の命令のア
ドレスである。
号ＣＭＤをデコードし、サブルーチンコール命令を検出
した場合に、コール命令信号ＣＡＬをアクティブとす
る。アドレス保持部８は、コール命令信号ＣＡＬがアク
ティブである条件にて、カウンタ１１のライト信号Ｗが
示すワードに生成アドレス信号ＧＡＤを書き込む。この
時に書き込まれるのは、サブルーチンコール命令の次の
命令、すなわちサブルーチンから戻った直後の命令のア
ドレスである。
【００１９】アドレス保持部８は、コール命令信号ＣＡ
Ｌが非アクティブとなった後も、コール命令信号ＣＡＬ
が再度アクティブとなるまで、書き込んだデータを保持
する。また、カウンタ１のリード信号Ｒが示すワードの
データを、保持アドレス信号ＳＡＤおしてアドレス選択
部９に送出する。
Ｌが非アクティブとなった後も、コール命令信号ＣＡＬ
が再度アクティブとなるまで、書き込んだデータを保持
する。また、カウンタ１のリード信号Ｒが示すワードの
データを、保持アドレス信号ＳＡＤおしてアドレス選択
部９に送出する。
【００２０】次に、サブルーチンの処理が終了し、メイ
ンルーチンへのリターン命令が検出された場合の処理を
説明する。
ンルーチンへのリターン命令が検出された場合の処理を
説明する。
【００２１】リターン命令検出部５は、先取りしてきた
直後のデータ信号ＤＴを入力し、これをデコードしてリ
ターン命令を検出すると、リターン信号ＲＴＮをアクテ
ィブとする。アドレス選択部９はリターン信号ＲＴＮが
アクティブである条件にて、記憶装置２へ送出するアド
レス信号ＡＤとして、信号ＳＡＤを選択する。記憶装置
２は、アドレス信号ＡＤに従い、命令をデータ信号ＤＴ
として、処理装置１に送出する。このようにして、保持
しておいたアドレスを、サブルーチンからメインルーチ
ンへの戻り時に使用することができ、サブルーチンコー
ルの次の命令を先取りすることができる。
直後のデータ信号ＤＴを入力し、これをデコードしてリ
ターン命令を検出すると、リターン信号ＲＴＮをアクテ
ィブとする。アドレス選択部９はリターン信号ＲＴＮが
アクティブである条件にて、記憶装置２へ送出するアド
レス信号ＡＤとして、信号ＳＡＤを選択する。記憶装置
２は、アドレス信号ＡＤに従い、命令をデータ信号ＤＴ
として、処理装置１に送出する。このようにして、保持
しておいたアドレスを、サブルーチンからメインルーチ
ンへの戻り時に使用することができ、サブルーチンコー
ルの次の命令を先取りすることができる。
【００２２】
【発明の効果】本発明によれば、メインルーチンからサ
ブルーチンへ移る際の戻り先のアドレスを保持してお
き、サブルーチン処理中の命令先取り時に、リターン命
令を検出すると、次の命令先取り用のアドレスとして、
保持しておいた戻り先アドレスを使用する構成としたた
め、サブルーチンからメインルーチンへ戻る際に、不要
な命令先取りを廃し、有効な命令先取りを実現し、性能
を向上させることができる。
ブルーチンへ移る際の戻り先のアドレスを保持してお
き、サブルーチン処理中の命令先取り時に、リターン命
令を検出すると、次の命令先取り用のアドレスとして、
保持しておいた戻り先アドレスを使用する構成としたた
め、サブルーチンからメインルーチンへ戻る際に、不要
な命令先取りを廃し、有効な命令先取りを実現し、性能
を向上させることができる。
【図１】本発明の一実施例のブロック図である。
１ 処理装置 ２ 記憶装置 ３ 命令実行部 ４ 命令バッファ ５ リターン命令検出部 ６ コール命令検出部 ７ アドレス生成部 ８ アドレス保持部 ９ アドレス選択部 １０ 先取りアドレス生成部 １１ カウンタ。
Claims (3)
- 【請求項１】 メインルーチンからサブルーチンへ移る
際の戻り先のアドレスを保持しておき、サブルーチン処
理中の命令先取り時に、リターン命令を検出すると、次
の命令先取り用のアドレスとして、前記保持しておいた
戻り先アドレスを使用することを特徴とする命令先取り
装置。 - 【請求項２】 実行中命令をデコードしてサブルーチン
コール命令を検出するコール命令検出部と、 前記実行中命令のアドレスとバイト数とを基に、実行中
命令の次の命令のアドレスを生成するアドレス生成部
と、 サブルーチンコール命令検出時に前記生成したアドレス
を保持するアドレス保持部と、 先取りした命令をデコードしてサブルーチンからのリタ
ーン命令を検出するリターン命令検出部と、 前記のリターン命令が検出された場合には、前記アドレ
ス保持部が保持するアドレスを、次の命令の先取り用ア
ドレスとして選択するアドレス選択部とを有することを
特徴とする請求項１記載の命令先取り装置。 - 【請求項３】 前記アドレス保持部のワード数分の大き
さを有し、前記サブルーチンコール命令検出時にカウン
トアップし、前記リターン命令検出時にカウントダウン
し、カウント値をライト信号、カウント値マイナス１の
値をリード信号として前記アドレス保持部に供給するカ
ウンタを設けたことを特徴とする請求項２記載の命令先
取り装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10260896A JPH09292995A (ja) | 1996-04-24 | 1996-04-24 | 命令先取り装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10260896A JPH09292995A (ja) | 1996-04-24 | 1996-04-24 | 命令先取り装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09292995A true JPH09292995A (ja) | 1997-11-11 |
Family
ID=14331963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10260896A Pending JPH09292995A (ja) | 1996-04-24 | 1996-04-24 | 命令先取り装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09292995A (ja) |
-
1996
- 1996-04-24 JP JP10260896A patent/JPH09292995A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3290280B2 (ja) | 情報処理装置 | |
| US6542982B2 (en) | Data processer and data processing system | |
| US6654871B1 (en) | Device and a method for performing stack operations in a processing system | |
| JP3729545B2 (ja) | キャッシュメモリへのアクセス | |
| US6507899B1 (en) | Interface for a memory unit | |
| JPH01310441A (ja) | データ処理装置 | |
| US5572667A (en) | Interrupt processing device for controlling the timing of an interrupt signal initiated by a debugging break point in an instruction code | |
| JP4812058B2 (ja) | Ｆｉｆｏ管理方法及びパイプラインプロセッサシステム | |
| JPH07121437A (ja) | コンピュータシステム | |
| KR100532417B1 (ko) | 디지털 신호 처리장치의 저전력 소비형 캐시 메모리 장치및 이에 대한 제어방법 | |
| US5386521A (en) | Instruction prefetching circuit with a next physical address precalculating circuit | |
| JPH09292995A (ja) | 命令先取り装置 | |
| US5500830A (en) | Memory access device | |
| JP2000148584A (ja) | プリフェッチ方法および装置 | |
| US20050102574A1 (en) | Apparatus and method for performing boundary scans using fixed and variable signal groups | |
| JP4111645B2 (ja) | キャッシュミスした後のメモリバスアクセス制御方式 | |
| US20050097518A1 (en) | Apparatus and method for transferring multiple scan length signal groups for JTAG boundary scans | |
| JP2762798B2 (ja) | 命令キャッシュを有するパイプライン構成の情報処理装置 | |
| US20050262403A1 (en) | Apparatus and method for single operation read-modify-write in a bit-accessible memory unit memory | |
| JP2666737B2 (ja) | トレースメモリ内蔵マイクロプロセッサおよびトレース方法 | |
| JPS63314644A (ja) | デ−タ処理装置 | |
| JP2762797B2 (ja) | 命令キャッシュを有するパイプライン構成の情報処理装置 | |
| KR20000003930A (ko) | 명령어 캐시 미스 시 손실을 줄이기 위한 명령어 페치 장치 | |
| JPH1055303A (ja) | メモリシステム | |
| JPH04255995A (ja) | 命令キャッシュ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990323 |