JPH09293045A

JPH09293045A - データ転送処理装置

Info

Publication number: JPH09293045A
Application number: JP10284096A
Authority: JP
Inventors: Toshihiko Sasahara; 敏彦笹原
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-04-24
Filing date: 1996-04-24
Publication date: 1997-11-11

Abstract

(57)【要約】【課題】ディスコネクト処理を行う回路とデータ変換
処理を行う回路とを共有して、簡単な構成でハードディ
スクへのデータ転送を行うことができるデータ転送処理
装置の提供を目的とする。【解決手段】データ転送処理装置は、制御手段として
のＤＭＡコントロール回路９、メインメモリコントロー
ル回路２、ＳＰＣ１０の要求に応じて、記憶手段として
のＦＩＦＯ３から読み出されて転送されたデータの再読
み出しをしてデータを再転送するデータ再転送手段とし
てのＦＩＦＯ３と、記憶手段としてのＦＩＦＯ３に記憶
された書き込みデータのビット数と記憶手段としてのＦ
ＩＦＯ３から読み出される読み出しデータのビット数と
を変換するデータ変換手段としてのＦＩＦＯ３とを有す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、ビデオサ
ーバーに用いるハードディスクへのデータ転送を行うデ
ータ転送処理装置に関する。

【０００２】

【従来の技術】従来、多数の利用者の要求に基づいて、
個々の利用者に対して同時に種々の映像を供給するビデ
オサーバー装置があった。まず、ビデオサーバー装置の
概略を説明する。ビデオサーバー装置は、映像ストリー
ムの送出処理を行うビデオストリームサーバーと、ナビ
ゲーション機能など非リアルタイム処理を行うアプリケ
ーションサーバーとで構成される。

【０００３】一方の、アプリケーションサーバーは、情
報をやりとりする上で中心的な役割を担うもので、情報
の受け渡しに必要なネットワークプロトコルの処理機能
を備えている。また、アプリケーションサーバーは、管
理データベースを有し、管理データベースに、アプリケ
ーションや管理情報、顧客情報などを管理するようにし
ている。

【０００４】他方の、ビデオストリームサーバーは、複
数のデータ記憶用のハードディスクと、これらのハード
ディスクに対するデータの書き込みや読み出しの処理を
行うＲＡＩＤ（ＲｅｄｕｎｄａｎｔＡｒｒａｙｓＩ
ｎｅｘｐｅｎｓｉｖｅＤｉｓｃｓ）構成のディスクコ
ントロール回路と、ディスクコントロール回路に対して
データの変換や並び替えを行う命令を供給するＣＰＵ
と、ＣＰＵを制御する上位コンピュータと、データの圧
縮処理およびパケット化を行うエンコード回路と、デー
タの伸張処理を行うデコード回路とを備えている。この
ビデオストリームサーバーに要求される条件として、時
間連続性、同一ビデオの同時平行提供、特殊再生処理の
３つがあげられる。

【０００５】ここでいう時間連続性とは、以下のことを
いう。つまり、ビデオストリームサーバーに蓄積される
データが、一度出力されると連続して読み出しを続け
て、途切れないことをいう。また、同一ビデオの同時平
行提供とは、以下のことをいう。つまり、ビデオストリ
ームサーバーには多くの利用者が平行して１つの映像ま
たは種々の映像の要求を出してくる。この要求は完全に
非同期である。同じ映像を要求してもその要求の時点は
微妙にずれている。すなわち、同時に数百、数千の映像
ストリームを異なる頭出しで出力できなければならな
い。従って、送出という点でリアルタイム性が要求され
る。また、特殊再生処理とは、以下のことをいう。つま
り、一度映像をスタートしても利用者は途中で一時停止
したり、巻き戻し、スロー再生など、映像ストリームの
制御は多様でなければならない。

【０００６】このようなビデオストリームサーバーの動
作を以下に説明する。映像の記録時には、予めエンコー
ド回路においてＭＰＥＧ２などの高能率符号化された映
像信号は、セクター単位のセグメントデータに分割され
て、パケット化される。パケット化されたセグメントデ
ータは複数のデータ記憶用のハードディスクに蓄積され
る。複数のハードディスクに分散蓄積することにより、
同一映像に対する同時使用ユーザー数を大きくすること
ができるからである。この分散蓄積する方法として、ラ
ンダムレイアウトとストライピングレイアウトがある。
ランダムレイアウトはマルチレートの映像の蓄積に適し
ていて、ストライピングレイアウトはディスク使用効率
が高いという特徴がある。ストライピングレイアウトで
分散蓄積されたセグメントデータをストライピングユニ
ットという。

【０００７】映像の再生時には、ディスクコントロール
回路はストライピングユニットがどのディスクに蓄積さ
れているかというデータ配列を示すアロケーションテー
ブルに従い、ストライピングユニットをハードディスク
から読み出す。そして、ＣＰＵは読み出したストライピ
ングユニットを再生順序に並び替え、揺らぎを吸収し
て、デコード回路において伸張処理を施された後にネッ
トワークに送出する。また、スロー再生、早送り、ポー
ズ、スキップなどの特殊再生機能は、ディスクコントロ
ール回路がストライピングユニットを読み出す速度を調
整することにより実現される。

【０００８】また、ディスクコントロール回路は、デー
タ書き込み時にはストライピングユニットを複数のハー
ドディスクに分散させ、データ読み出し時には反対に分
散されたストライピングユニットを１つのデータストリ
ームに集結させるようにしていた。

【０００９】このような、ビデオストリームサーバーで
は、ディスクコントロール回路とハードディスクとはＳ
ＣＳＩバスで接続されていて、ディスクコントロール回
路とハードディスクとの間でＣＰＵからの命令に基づい
てデータのＤＭＡ転送を行うようにしていた。

【００１０】

【発明が解決しようとする課題】しかし、このような従
来のビデオストリームサーバーでは、データ記録の際
に、ディスクコントロール回路内においてメモリからＤ
ＭＡ転送すべきデータをレジスタに一旦蓄積するプリフ
ェッチを行い、ＤＭＡ転送の準備を行うが、ディスクコ
ントロール回路がＳＣＳＩバスを開放するディスコネク
ト処理を行ったときには、ディスクコントロール回路内
のレジスタにプリフェッチされたＤＭＡ転送すべきデー
タが消滅してしまうという不都合があった。

【００１１】このように、ディスクコントロール回路内
のレジスタにプリフェッチされたＤＭＡ転送すべきデー
タを消滅させる理由は、双方向のＤＭＡ転送を可能とし
ているため、逆方向のデータ再生の際のＤＭＡ転送の準
備をするためである。また、このディスコネクト処理
は、ＳＣＳＩ規格に基づく処理で、一定期間に使わない
バスを占有してはいけないため、ある期間バスを占有し
そうなときにはバスを開放する処理をいう。

【００１２】このような不都合を防ぐために、再度、Ｓ
ＣＳＩバスがコネクトされるときまでに、レジスタにプ
リフェッチすべきデータを供給するメモリのアドレスを
消滅したデータの分だけ戻してデータを連続させておく
必要がある。しかし、メモリにＳＲＡＭ，ＤＲＡＭなど
のメモリデバイスを用いた場合には、常にこのメモリデ
バイスの読み出しのポインターアドレスを消滅したデー
タの分だけ戻すアドレス管理をする必要があるため、こ
のための周辺回路が複雑になるという不都合があった。

【００１３】また、ディスクコントロール回路における
メモリから出力されるデータ幅は８ビット幅であるが、
ディスクコントロール回路とハードディスクとを接続す
るＳＣＳＩバスのＳＣＳＩ−２規格のデータ幅は１６ビ
ット幅または３２ビット幅である。従って、データ記録
の際に、ディスクコントロール回路において、メモリか
ら供給される８ビット幅のデータをＳＣＳＩ−２の１６
ビット幅、または３２ビット幅のＳＣＳＩバスに乗せる
ために８ビットから１６ビットへのデータ変換、または
８ビットから３２ビットへのデータ変換が必要になる。

【００１４】しかし、このデータ変換回路をラッチを用
いて構成すると、ディスクコントロール回路内のメモリ
からラッチまでのデータ転送は同期転送であるが、ディ
スクコントロール回路内のラッチからハードディスクへ
のＳＣＳＩのＤＭＡ転送は非同期転送であるため、同期
転送と非同期転送とのインターフェースが複雑になると
共に、ディスコネクト処理回路と、データ変換回路とを
共有することができないため、構成部品が増加して回路
規模が増大し、コストが上がるという不都合があった。

【００１５】本発明は、かかる点を考慮してなされたも
のであり、ディスコネクト処理を行う回路とデータ変換
処理を行う回路とを共有して、簡単な構成でハードディ
スクへのデータ転送を行うことができるデータ転送処理
装置の提供を目的とする。

【００１６】

【課題を解決するための手段】この発明のデータ転送処
理装置は、データ供給源と、上記データ供給源から供給
されたデータを一時的に記憶する記憶手段と、上記記憶
手段にデータを記憶すると共に記憶されたデータを読み
出して所定の転送規定で転送ラインを介してデータを転
送する制御手段とを有するデータ転送装置において、上
記制御手段の要求に応じて、上記記憶手段から読み出さ
れて転送されたデータの再読み出しをして上記データを
再転送するデータ再転送手段と、上記記憶手段に記憶さ
れた書き込みデータのビット数と上記記憶手段から読み
出される読み出しデータのビット数とを変換するデータ
変換手段と、を備えたものである。

【００１７】この発明のデータ転送処理装置によれば、
以下の作用をする。制御手段からデータ転送要求がある
と、データ供給源から記憶手段にデータが供給される。
この発明においては、特に、データ転送の際に、記憶手
段から転送すべきデータを制御手段が一旦蓄積すること
により転送の準備を行うが、制御手段が転送ラインを開
放する処理を行ったときに、データ再転送手段は記憶手
段から読み出されて転送されたデータの再読み出しをし
てデータを再転送することにより、転送すべきデータが
消滅しないように処理する。

【００１８】また、記憶手段に供給されるデータ幅と、
転送規定に基づいて転送ラインを介して転送されるデー
タのビット幅とが異なる。従って、データ転送の際に、
データ変換手段において、記憶手段から供給されるビッ
ト幅のデータを転送規定に基づいて転送ラインに乗せる
ためにデータ変換処理を行い、データ供給源から記憶手
段までのデータ転送は同期転送であるが、記憶手段から
転送ラインを介してする転送は非同期転送であるため、
同期転送と非同期転送との処理を転送レートを低下させ
ないで行う。つまり、データ再転送手段によるデータ再
転送処理と、データ変換手段によるデータ変換処理とを
共に行うようにする。このようにして、データ供給源か
ら供給されるデータは、データ消滅することなく、しか
も、転送レートを落とさないで、記憶手段から転送ライ
ンを介して転送される。

【００１９】

【発明の実施の形態】以下、本実施例について説明す
る。まず、本実施例のＡＶサーバーシステムの構成を説
明する。図８に示す本実施例のＡＶサーバーシステムは
ビデオサーバー装置におけるビデオストリームサーバー
に相当する。

【００２０】このＡＶサーバーシステムは、最大７個の
複数のデータ記憶用のハードディスクユニット１０６、
１０７、１０８、１０９、１２０、１１１、１１２と、
これらのハードディスクユニット１０６、１０７、１０
８、１０９、１２０、１１１、１１２に対するデータの
書き込みや読み出しの処理を行うＲＡＩＤ（Ｒｅｄｕｎ
ｄａｎｔＡｒｒａｙｓＩｎｅｘｐｅｎｓｉｖｅＤ
ｉｓｃｓ）構成のディスクコントロール回路１０１と、
ディスクコントロール回路１０１に対してデータの変換
や並び替えを行う命令を供給するＣＰＵ１０４と、ＣＰ
Ｕ１０４を制御する上位コンピュータ１０５と、データ
の圧縮処理およびパケット化を行うエンコード回路１０
０と、データの伸張処理を行うデコード回路１１３と、
データの再生を行うモニタ１１４とを備えている。

【００２１】ここで、ディスクコントロール回路１０１
は、記録系ＤＭＡ転送ブロック１０２と、再生系ＤＭＡ
転送ブロック１０３とを有する。このビデオストリーム
サーバーに要求される条件として、時間連続性、同一ビ
デオの同時平行提供、特殊再生処理の３つがあげられ
る。この３つの条件については、従来の技術において説
明した通りである。

【００２２】また、エンコード回路１００のデータ入力
側はＳＤＩ（シリアルディジタルインターフェース）バ
ス１１５が接続されている。エンコード回路１００のデ
ータ出力側とディスクコントロール回路１０１の記録系
ＤＭＡ転送ブロック１０２のデータ入力側とはＳＤＤＩ
（シリアルディジタルデータインターフェース）バス１
１６を介して接続されている。ディスクコントロール回
路１０１の再生系ＤＭＡ転送ブロック１０３のデータ出
力側とデコード回路１１３のデータ入力側とはＳＤＤＩ
バス１２０を介して接続されている。デコード回路１１
３のデータ出力側とモニタ１１４とはＳＤＩバス１２１
を介して接続されている。

【００２３】また、ディスクコントロール回路１０１の
記録系ＤＭＡ転送ブロック１０２のデータ出力側および
再生系ＤＭＡ転送ブロック１０３のデータ出力側とハー
ドディスクユニット１０６、１０７、１０８、１０９、
１２０、１１１、１１２とはＳＣＳＩバス１１９を介し
て接続されている。上位コンピュータ１０５とＣＰＵ１
０４とはイーサネットを介して接続されている。ＣＰＵ
１０４とディスクコントロール回路１０１の記録系ＤＭ
Ａ転送ブロック１０２および再生系ＤＭＡ転送ブロック
１０３とはＲＳ２３２Ｃを介して接続されている。

【００２４】このように構成された本実施例のＡＶサー
バーシステムの動作を図８のブロック図を参照しながら
説明する。まず、データ書き込み動作を説明する。上位
コンピュータ１０５からＣＰＵ１０４に書き込み要求が
あると、ＣＰＵ１０４にイーサネット１１８を介してラ
イトコマンドが供給され、エンコード回路１００にＳＤ
Ｉバスを介してビデオデータが供給される。ＣＰＵ１０
４は供給されたコマンドをＳＣＳＩコマンドに変換す
る。ビデオデータはディジタルでＤ１あるいはＤ２フォ
ーマットでフォーマッティングされている。ビデオデー
タは予め圧縮処理されている場合と圧縮処理がされてい
ない場合があり、圧縮処理がされていない場合にはエン
コード回路１００はビデオデータをＭＰＥＧ２により圧
縮処理すると共に、パケット化する。ＣＰＵ１０４はエ
ンコード回路１００で圧縮処理およびパケット化された
ビデオデータとＳＣＳＩコマンドとをそれぞれフェーズ
を分けてディスクコントロール回路１０１の記録系ＤＭ
Ａ転送ブロック１０２に供給する。

【００２５】ディスクコントロール回路１０１の記録系
ＤＭＡ転送ブロック１０２はビデオデータを書き込むた
めのファイルシステムを生成する。つまり、１セクター
毎のストライピングユニットを作って、どのビデオデー
タのどのブロックサイズをどのブロックアドレスに転送
するかというファイルシステムを作る。この例において
は、特に、データ記録の際に、ディスクコントロール回
路内においてメモリからＤＭＡ転送すべきデータをレジ
スタに一旦蓄積するプリフェッチを行い、ＤＭＡ転送の
準備を行うが、ディスクコントロール回路がＳＣＳＩバ
スを開放するディスコネクト処理を行ったときに、ディ
スクコントロール回路内のレジスタにプリフェッチされ
たＤＭＡ転送すべきデータが消滅しないようにデータ再
転送の処理をする。

【００２６】また、ディスクコントロール回路における
メモリから出力されるデータ幅は８ビット幅であるが、
ディスクコントロール回路とハードディスクユニットと
を接続するＳＣＳＩバスのＳＣＳＩ−２規格のデータ幅
は１６ビット幅または３２ビット幅である。従って、デ
ータ記録の際に、ディスクコントロール回路において、
メモリから供給される８ビット幅のデータをＳＣＳＩ−
２の１６ビット幅、または３２ビット幅のＳＣＳＩバス
に乗せるために８ビットから１６ビットへのデータ変
換、または８ビットから３２ビットへのデータ変換処理
を行い、ディスクコントロール回路内のメモリからラッ
チまでのデータ転送は同期転送であるが、ディスクコン
トロール回路内のラッチからハードディスクへのＳＣＳ
ＩのＤＭＡ転送は非同期転送であるため、同期転送と非
同期転送との処理を転送レートを低下させないで行う。
つまり、ディスコネクト処理と、データ変換処理とを共
有の回路で行うようにする。このようにして、ビデオデ
ータは、ディスクコントロール回路１０１の記録系ＤＭ
Ａ転送ブロック１０２からハードディスクユニット１０
６、１０７、１０８、１０９、１２０、１１１、１１２
へＳＣＳＩバス１１９を介してＤＭＡ転送される。

【００２７】次に、データ再生の動作を説明する。上位
コンピュータ１０５からＣＰＵ１０４に読み出し要求が
あると、ＣＰＵ１０４にイーサネット１１８を介してリ
ードコマンドが供給され、ＣＰＵ１０４は供給されたコ
マンドをＳＣＳＩコマンドに変換する。ＣＰＵ１０４は
ＳＣＳＩコマンドをディスクコントロール回路１０１の
再生系ＤＭＡ転送ブロック１０３に供給する。ビデオデ
ータは、ハードディスクユニット１０６、１０７、１０
８、１０９、１２０、１１１、１１２から再生系ＤＭＡ
転送ブロック１０３へＳＣＳＩバス１１９を介してＤＭ
Ａ転送される。再生系ＤＭＡ転送ブロック１０３はＳＣ
ＳＩ−２の１６ビット幅、または３２ビット幅のデータ
を８ビット幅のデータに変換する。再生系ＤＭＡ転送ブ
ロック１０３からデコード回路１１１へＳＤＤＩバス１
２０を介してビデオデータが供給される。８ビットのビ
デオデータはデコード回路１１３で伸張処理される。デ
コード回路１１３からモニタ１１４へＳＤＩバス１２１
を介してビデオデータが供給される。

【００２８】次に、図１を参照しながら本実施例の記録
系ＤＭＡ転送ブロックの構成および動作を説明する。図
１に示す記録系ＤＭＡ転送ブロックは、図８に示したＡ
Ｖサーバーシステムにおけるディスクコントロール回路
１０１の記録系ＤＭＡ転送ブロック１０２に対応する。

【００２９】まず、本実施例の記録系ＤＭＡ転送ブロッ
クの構成を説明する。この記録系ＤＭＡ転送ブロック
は、図８に示したＳＤＤＩ１１６を介して供給されたビ
デオデータを一時的に蓄積するメインメモリ１と、メイ
ンメモリ１をコントロールするメインメモリコントロー
ル回路２と、メインメモリ１からのデータ書き込みのた
めのデータ転送の際およびデータ読み出しのためのＤＭ
Ａ転送の際にディスコネクト処理およびデータ変換処理
を行うＦＩＦＯ３と、双方向のＤＭＡ転送のうちの記録
系と再生系の切り換えを行うスリーステートバッファ８
と、ＤＭＡ転送処理をコントロールするＤＭＡコントロ
ール回路９と、ＳＣＳＩバス１５を介して図８に示した
ハードディスクユニット１０６、１０７、１０８、１０
９、１２０、１１１、１１２との間のＤＭＡ転送のプロ
トコルをコントロールするＳＣＳＩ−２プロトコルコン
トローラ（ＳＰＣ）１０とを有する。ＳＣＳＩ−２プロ
トコルコントローラ（ＳＰＣ）１０はＤＭＡ転送すべき
データをプリフェッチするレジスタ１１を有する。ＦＩ
ＦＯ３は、バンクＡを構成する上位バイト用のＦＩＦＯ
ＡＨ４および下位バイト用のＦＩＦＯＡＬ５
と，バンクＢを構成する上位バイト用のＦＩＦＯＢ
Ｈ６および下位バイト用のＦＩＦＯＢＬ７とを有す
る。

【００３０】メインメモリコントロール回路２の出力側
とＦＩＦＯＡＨ４，ＦＩＦＯＡＬ５，ＦＩＦＯ
ＢＨ６，ＦＩＦＯＢＬ７の入力側とは８ビットデ
ータバス１２を介して接続されている。ＦＩＦＯＡ
Ｈ４，ＦＩＦＯＡＬ５，ＦＩＦＯＢＨ６，ＦＩ
ＦＯＢＬ７の出力側とスリーステートバッファ８の
入力側とは１６ビットデータバス１３を介して接続され
ている。スリーステートバッファ８の出力側およびリー
ドメモリ１９とＳＣＳＩ−２プロトコルコントローラ
（ＳＰＣ）１０の入力側とは１６ビットＤＭＡデータバ
ス１３を介して接続されている。ＳＣＳＩ−２プロトコ
ルコントローラ（ＳＰＣ）１０の出力側はＳＣＳＩバス
１５が接続されている。ＳＣＳＩバス１５は図１に示し
たＳＣＳＩバス１１９に対応する。また、ＳＣＳＩ−２
プロトコルコントローラ（ＳＰＣ）１０とＤＭＡコント
ロール回路９とはＣＰＵバス１６が接続される。ＣＰＵ
バス１６は図１に示したＲＳ２３２Ｃ１１７に対応す
る。

【００３１】また、ＦＩＦＯＡＨ４，ＦＩＦＯＡ
Ｌ５，ＦＩＦＯＢＨ６，ＦＩＦＯＢＬ７に
は、２７［ＭＨｚ］のライトクロック１７および１０
［ＭＨｚ］のリードクロック１８が供給される。また、
ＤＭＡコントロール回路９からメインメモリコントロー
ル回路２にデータ転送要求信号ＤＡＴＡＲＥＱが供給
される。メインメモリコントロール回路２からＦＩＦＯ
ＡＨ４，ＦＩＦＯＡＬ５，ＦＩＦＯＢＨ６，
ＦＩＦＯＢＬ７には、ライトイネーブル信号ＷＥ
ＡＨ，ＷＥＡＬ，ＷＥＢＨ，ＷＥＢＬが
それぞれ供給される。また、メインメモリコントロール
回路２からＦＩＦＯＡＨ４，ＦＩＦＯＡＬ５，Ｆ
ＩＦＯＢＨ６，ＦＩＦＯＢＬ７には、ライトリ
セット信号ＲＳＴＷが供給される。また、ＤＭＡコント
ロール回路９からＦＩＦＯＡＨ４，ＦＩＦＯＡＬ
５にはリードイネーブル信号ＦＩＦＯＡＲＥおよび
アウトプットイネーブル信号ＦＩＦＯＡＯＥが供給
される。ＤＭＡコントロール回路９からＦＩＦＯＢ
Ｈ６，ＦＩＦＯＢＬ７には、リードイネーブル信号
ＦＩＦＯＢＲＥおよびアウトプットイネーブル信号
ＦＩＦＯＢＯＥが供給される。また、ＤＭＡコント
ロール回路９からＦＩＦＯＡＨ４，ＦＩＦＯＡ
Ｌ５，ＦＩＦＯＢＨ６，ＦＩＦＯＢＬ７には、
リードリセット信号ＲＳＴＲが供給される。

【００３２】また、ＤＭＡコントロール回路９からスリ
ーステートバッファ８には双方向のＤＭＡ転送のうちの
記録系への切り換えを行うアウトプットイネーブル信号
ＯＥが供給される。ＳＣＳＩ−２プロトコルコントロー
ラ（ＳＰＣ）１０からＤＭＡコントロール回路９にＤＭ
Ａ転送要求信号ＤＲＥＱが供給される。ＤＭＡコントロ
ール回路９からＳＣＳＩ−２プロトコルコントローラ
（ＳＰＣ）１０にデータアクノレッジ信号ＤＡＣＫおよ
びＩＯライト信号ＩＯＷＲが供給される。

【００３３】ここで、メインメモリコントロール回路２
は、図８に示したＳＤＤＩバス１１６を介してビデオフ
レーム信号に同期して供給されたビデオデータをメイン
メモリ１に一時的に蓄積することにより、非同期転送の
ＳＣＳＩバス１５を介したＤＭＡ転送系とのインターフ
ェースを行う、同期転送と非同期転送とのインターフェ
ース機能を有する。また、メインメモリコントロール回
路２は、ＤＭＡコントロール回路９から供給されるデー
タ転送要求信号ＤＡＴＡＲＥＱにより、ＦＩＦＯＡ
Ｈ４およびＦＩＦＯＡＬ５、またはＦＩＦＯＢ
Ｈ６およびＦＩＦＯＢＬ７にメインメモリ１から
読み出されたビデオデータをライトクロック１７単位で
上位バイトおよび下位バイトとで交互に振り分けてデー
タを書き込むＦＩＦＯデータ書き込み機能を有する。

【００３４】また、ＦＩＦＯ３は、ディスコネクト処理
の際に、ＤＭＡコントロール回路９から供給されるリー
ドリセット信号ＲＳＴＲにより、バンクＡおよびバンク
Ｂの２バンクのうちのデータ読み出し中のバンクはデー
タ書き込みをストップして、リードアドレスを先頭位置
に戻して、再コネクト時にデータを再転送するディスコ
ネクト処理機能を有する。また、ＦＩＦＯ３は、データ
書き込み時は、８ビットデータがライトクロック１７単
位で、上位バイトおよび下位バイトと交互に、バンクＡ
およびバンクＢの上位ビット用ＦＩＦＯおよび下位ビッ
ト用ＦＩＦＯに、１バンクにつき１セクター分書き込ま
れる。データ読み出し時は、バンクＡおよびバンクＢの
２バンクのうちの一方のバンクの上位ビット用ＦＩＦＯ
および下位ビット用ＦＩＦＯから同時に１６ビットデー
タを読み出す８ビットから１６ビットへのデータ変換機
能を有する。ここで、ＦＩＦＯ３は、データ再転送手段
およびデータ変換手段を構成する。

【００３５】また、ＤＭＡコントロール回路９は、ＳＣ
ＳＩ−２プロトコルコントローラ（ＳＰＣ）１０との間
で、互いにデータ送信とデータ受信の制御信号を用いて
互いの動作を確認しながらデータ転送を行うハンドシェ
イクでデータ転送を行い、ＳＣＳＩ−２プロトコルコン
トローラ（ＳＰＣ）１０からのＤＭＡ転送要求信号ＤＲ
ＥＱにより、ＦＩＦＯ３からデータを読み出してワード
（１６ビット）単位でＤＭＡ転送を行うようにコントロ
ールするＤＭＡ転送コントロール機能を有する。また、
ＤＭＡコントロール回路９は、１セクター分のデータの
ＤＭＡ転送を行う度に、メモリコントロール回路２に対
してデータ転送要求信号ＤＡＴＡＲＥＱを発行するデ
ータ転送要求機能を有する。また、ＤＭＡコントロール
回路９は、ＳＣＳＩバス１５がディスコネクトされたと
きに、ＣＰＵ１０４からの命令によりＦＩＦＯ３に対し
てリードリセット信号ＲＳＴＲを供給するリードリセッ
ト信号供給機能を有する。また、ＦＩＦＯ３は記憶手段
を構成し、ＣＰＵ１０４、ＤＭＡコントロール回路９、
メインメモリコントロール回路２、ＳＰＣ１０は、制御
手段を構成し、ＳＣＳＩバス１５は転送ラインを構成
し、転送規定はＳＣＳＩ−２プロトコルである。

【００３６】このように構成された本実施例の記録系Ｄ
ＭＡ転送ブロックの動作を以下に説明する。まず、図２
を参照しながらＦＩＦＯ３のＤＭＡ転送の動作を説明す
る。図２において、スタートして、ステップＳ１で予め
記録系ＤＭＡ転送ブロックの初期化処理を行う。ステッ
プＳ２で記録動作を開始すると、ＣＰＵ１０４はＣＰＵ
バス１６を介してＤＭＡコントロール回路９に対してス
タンバイコマンドを発行する。ステップＳ３でスタンバ
イコマンドを受けたＤＭＡコントロール回路９は、メイ
ンメモリコントロール回路２に対してデータ転送要求信
号ＤＡＴＡＲＥＱを２回発行して、メインメモリ１か
らＦＩＦＯ３にデータ転送を２セクター分要求する。

【００３７】ステップＳ４でメインメモリコントロール
回路２は、まず、ＦＩＦＯ３のバンクＡの上位ビット用
ＦＩＦＯＡＨ４および下位ビット用ＦＩＦＯＡ
Ｌ５に交互に１セクター分のデータを書き込み、次に、
バンクＢの上位ビット用ＦＩＦＯＢＨ６および下位
ビット用ＦＩＦＯＢＬ７にも同様に交互に１セクタ
ー分のデータを書き込む。これで、バンクＡおよびバン
クＢの２つのバンクに合計で２セクター分のデータが書
き込まれたスタンバイ状態になる。

【００３８】ステップＳ５でＤＭＡコントロール回路９
は、ＳＣＳＩ−２プロトコルコントローラ（ＳＰＣ）１
０からのＤＭＡ転送要求信号ＤＲＥＱにより、ＦＩＦＯ
３のバンクＡの２個の上位ビット用ＦＩＦＯＡＨ４
および下位ビット用ＦＩＦＯＡＬ５から同時にデータ
を読み出してワード（１６ビット）単位で、ＳＣＳＩ−
２プロトコルコントローラ（ＳＰＣ）１０に対してＤＭ
Ａ転送を行う。

【００３９】ステップＳ６で、ＤＭＡコントロール回路
９は、ＦＩＦＯ３のバンクＡから読み出されたデータが
１セクター分になったら、メインメモリコントロール回
路２に対してデータ転送要求信号ＤＡＴＡＲＥＱを発
行し、メインメモリ１からＦＩＦＯ３のバンクＡに１セ
クター分のデータ転送を要求する。

【００４０】ステップＳ７で次のデータの読み出しは先
と同様にＦＩＦＯ３のバンクＢから行って、バンクＢの
ＤＭＡ転送を行う。ステップＳ８でメインメモリコント
ロール回路２は、ＤＭＡコントロール回路９がＦＩＦＯ
３のバンクＢからデータを読み出している間に、バンク
Ａにメインメモリ１からデータ転送して書き込みをす
る。

【００４１】そして、ステップＳ９でＤＭＡコントロー
ル回路９は、ＦＩＦＯ３のバンクＢから読み出されたデ
ータが１セクター分になったら、メインメモリコントロ
ール回路２に対してデータ転送要求信号ＤＡＴＡＲＥ
Ｑを発行し、メインメモリ１からＦＩＦＯ３のバンクＢ
に１セクター分のデータ転送を要求する。

【００４２】ステップＳ１０で次のデータの読み出しは
先と同様にＦＩＦＯ３のバンクＡから行って、バンクＡ
のＤＭＡ転送を行う。ステップＳ１１でメインメモリコ
ントロール回路２は、ＤＭＡコントロール回路９がＦＩ
ＦＯ３のバンクＡからデータを読み出している間に、バ
ンクＢにメインメモリ１からデータ転送して書き込みを
する。

【００４３】ステップＳ１２でＤＭＡ転送終了でないと
きは、ステップＳ６に戻って、ステップＳ６からステッ
プＳ１２までの処理および判断を繰り返す。つまり、バ
ンクＡとバンクＢの書き込みと読み出しが交互に行わ
れ、ＤＭＡ転送が継続されるように処理する。ステップ
Ｓ１２でＤＭＡ転送終了のときはエンドで終了する。

【００４４】このＦＩＦＯ３に対する書き込みおよび読
み出し動作は、ＣＰＵ１０４から供給されるＳＣＳＩコ
マンドに基づいて行われる。このようにして、ＤＭＡ転
送されたストライピングユニットのデータをハードディ
スクユニット１０６、１０７、１０８、１０９、１１
０、１１１、１１２に書く。この場合、複数のハードデ
ィスクユニット１０６、１０７、１０８、１０９、１１
０、１１１、１１２にストライピングユニットを分散蓄
積するように書き込み動作を行う。

【００４５】また、ＦＩＦＯ３に対する書き込み動作
は、メインメモリコントロール回路２からＦＩＦＯＡ
Ｈ４，ＦＩＦＯＡＬ５，ＦＩＦＯＢＨ６，Ｆ
ＩＦＯＢＬ７に供給される、ライトイネーブル信号Ｗ
ＥＡＨ，ＷＥＡＬ，ＷＥＢＨ，ＷＥＢ
Ｌをコントロールすることにより行われる。この場合、
メインメモリコントロール回路２が、ＦＩＦＯ３のバン
クＡおよびバンクＢに対して１セクター分のデータを書
き込めるように、ライトクロック１７を４０９６クロッ
ク分カウントすることにより行われる。

【００４６】また、ＦＩＦＯ３に対する読み出し動作
は、ＤＭＡコントロール回路９からＦＩＦＯＡＨ
４，ＦＩＦＯＡＬ５に供給される、リードイネーブ
ル信号ＦＩＦＯＡＲＥおよびアウトプットイネーブ
ル信号ＦＩＦＯＡＯＥをコントロールすることによ
り行われる。同様にＤＭＡコントロール回路９からＦＩ
ＦＯＢＨ６，ＦＩＦＯＢＬ７に供給される、リ
ードイネーブル信号ＦＩＦＯＢＲＥおよびアウトプ
ットイネーブル信号ＦＩＦＯＢＯＥをコントロール
することにより行われる。

【００４７】次に、図３および図５を参照しながらＳＰ
Ｃのディスコネクト処理の動作を説明する。このディス
コネクト処理は、ＳＰＣ１０がＳＣＳＩバス１５をディ
スコネクトするのはセクター単位のデータ長で行い、セ
クターの途中ではディスコネクトしないことを前提とす
る。このような管理は、ＣＰＵ１０４がＳＰＣ１０をソ
フトウエアで管理することにより行われる。

【００４８】ここで、ＳＰＣ１０の動作モードを説明す
る。ＳＰＣ１０の動作モードとしては、イニシエータと
ターゲットの２つの動作モードがある。イニシエータと
は、ＳＰＣ１０が制御主体となって制御対象となる相手
をコントロールする動作モードである。また、ターゲッ
トとは、ＳＰＣ１０が制御対象となって制御主体となる
相手のＣＰＵ１０４にコントロールされる動作モードで
ある。イニシエータおよびターゲットの動作モードのと
き、ＳＰＣ１０はそれぞれマスターおよびスレーブとし
て動作する。

【００４９】図３において、スタートして、ステップＬ
１で記録開始して、図２に示したようにデータがＤＭＡ
転送される。ステップＬ２で、ＳＰＣ１０はイニシエー
タとして動作し、ＳＣＳＩバス１５がコネクトのとき、
ＤＭＡ転送のために、内部の３２バイト分の記憶容量を
有するレジスタ１１に３２バイト分のデータをプリフェ
ッチして、ＤＭＡ転送を継続する。図５Ａにおいて、記
録中の場合、１セクターのＦＩＦＯのＤＭＡ転送データ
２０のうちのリードアドレス２２の位置の３２バイト分
のデータがＳＰＣプリフェッチデータ２１となる。

【００５０】ステップＬ３で、記録動作継続中に、何ら
かの理由、例えば、ターゲットとしてのハードディスク
ユニット１０６、１０７、１０８、１０９、１１０、１
１１、１１２の受信バッファの記録容量を超えた場合
で、一時的に、ＳＣＳＩバス１５がＳＰＣ１０によりデ
ィスコネクトされると、ＳＰＣ１０内部のレジスタ１１
にプリフェッチされた３２バイト分のデータもクリアさ
れて消滅してしまう。図５Ｂにおいて、ディスコネクト
発生の場合、１セクターのＦＩＦＯのＤＭＡ転送データ
２０のうちのリードアドレス２２の位置の３２バイト分
のＳＰＣプリフェッチデータ２１が消滅データ２３とな
る。

【００５１】このとき、ステップＬ４で、ＣＰＵ１０４
はＤＭＡコントロール回路９に、ＳＣＳＩバス１５がＳ
ＰＣ１０によりディスコネクトされたことをＣＰＵバス
１６を介して通知する。ステップＬ５で、この通知を受
けたＤＭＡコントロール回路９は、ＦＩＦＯ３のＦＩＦ
ＯＡＨ４，ＦＩＦＯＡＬ５，ＦＩＦＯＢＨ
６，ＦＩＦＯＢＬ７に対して、リードリセット信号
ＲＳＴＲ（ＦＩＦＯＲＥＡＤＲＥＳＥＴ）を発行す
る。ステップＬ６で、ＦＩＦＯ３のＦＩＦＯＡＨ４，
ＦＩＦＯＡＬ５，ＦＩＦＯＢＨ６，ＦＩＦＯ
ＢＬ７はリードリセット信号ＲＳＴＲによりリードア
ドレスを先頭位置に戻す。図５Ｃにおいて、リードリセ
ット信号ＲＳＴＲが発行された場合、１セクターのＦＩ
ＦＯのＤＭＡ転送データ２０のうちリードアドレス２２
が消滅データの読み出し位置から先頭位置２４に戻る。
この場合、ＦＩＦＯ３はバンクＡおよびバンクＢの２バ
ンクのうちデータ読み出しとデータ書き込みとが交互に
行われるので、データ読み出し中のバンクは、データ書
き込みを中止している。

【００５２】ステップＬ７で、ＳＣＳＩバス１５がＳＰ
Ｃ１０により再コネクトされて、ＳＰＣ１０からＤＭＡ
コントロール回路９にＤＭＡ転送要求信号ＤＲＥＱが供
給されると、ステップＬ８で、ＤＭＡコントロール回路
９は消滅したデータのセクターの先頭位置からＤＭＡ転
送を再開して、エンドで終了する。図５Ｄにおいて、１
セクターのＦＩＦＯのＤＭＡ転送データ２０のうちリー
ドアドレス２２が消滅データの読み出し位置と同じ再転
送データ２５をＳＰＣプリフェッチデータ２１として転
送することができる。

【００５３】このようにして、ディスコネクト処理が、
セクター単位で行われるので、ＦＩＦＯ３のリードアド
レスを先頭位置に戻すだけで、ＳＰＣ１０内部のレジス
タ１１にプリフェッチされて消滅した３２バイト分のデ
ータもＦＩＦＯ３から再度読み出すことができる。ま
た、ＦＩＦＯ３を設け、ディスコネクト処理のデータ長
を１セクターにしたことにより、ＦＩＦＯ３のアドレス
管理が不要になり、ＦＩＦＯ３へのリードリセット信号
ＲＳＴＲのみで処理することができる。

【００５４】次に、図４および図６を参照しながらＦＩ
ＦＯの８ビットから１６ビットへのデータ変換処理の動
作を説明する。スタートして、ステップＭ１で予めＦＩ
ＦＯを初期化して、ライトアドレスおよびリードアドレ
スのカウンタをゼロにする。ステップＭ２で記録を開始
すると、ステップＭ３でＤＭＡコントロール回路９は、
メインメモリコントロール回路２に対してデータ転送要
求信号ＤＡＴＡＲＥＱを発行し、メインメモリ１から
ＦＩＦＯ３に１セクター分のデータ転送を要求する。ス
テップＭ４でメインメモリコントロール回路はデータ転
送要求信号ＤＡＴＡＲＥＱが供給される度に、メイン
メモリ１から８ビットデータを読み出す。

【００５５】ステップＭ５でＦＩＦＯ３のバンクＡのＦ
ＩＦＯＡＨ４およびＦＩＦＯＡＬ５に８ビットデ
ータの上位バイトおよび下位バイトを交互に書き込んで
１セクター分の８ビットデータを書き込むと書き込みを
ストップする。また、ステップＭ６でＦＩＦＯ３のバン
クＢのＦＩＦＯＢＨ６およびＦＩＦＯＢＬ７に
８ビットデータの上位バイトおよび下位バイトを交互に
書き込んで１セクター分の８ビットデータを書き込むと
書き込みをストップする。このようにして、１バンクに
つき１セクター分のデータを交互に書き込む。図６にお
いて、８ビットデータ３０はそれぞれが８ビット３１の
幅を有していて、ライトクロック１７を用いて、バンク
ＡまたはバンクＢの上位バイト用のＦＩＦＯＨ４
（６）に奇数データ３３を、下位バイト用のＦＩＦＯ
Ｌ５（７）に偶数データ３４をライト動作３２により書
き込む。

【００５６】ステップＭ７でＳＰＣ１０は、ＤＭＡコン
トロール回路９にＤＭＡ転送要求信号ＤＲＥＱを供給す
る。ステップＭ８でＤＭＡコントロール回路９はＦＩＦ
Ｏ３のバンクＡのＦＩＦＯＡＨ４およびＦＩＦＯ
ＡＬ５から同時に上位バイトおよび下位バイトの１６
ビットデータを読み出してＤＭＡ転送する。ステップＭ
９でＤＭＡコントロール回路９はＦＩＦＯ３のバンクＢ
のＦＩＦＯＢＨ６およびＦＩＦＯＢＬ７から同
時に上位バイトおよび下位バイトの１６ビットデータを
読み出してＤＭＡ転送して、エンドで終了する。図６に
おいて、リードクロック１８を用いて、バンクＡまたは
バンクＢの上位バイト用のＦＩＦＯＨ４（６）の奇数
データ３３、下位バイト用のＦＩＦＯＬ５（７）の偶
数データ３４をリード動作３５により同時に読み出し
て、奇数データと偶数データとで合わせて１６ビット３
６の幅を有する１６ビットデータ３７を読み出す。

【００５７】このようにすることにより、メインメモリ
１から同期転送された８ビットデータを転送レートを落
とさないで、ＳＣＳＩバス１５への非同期転送へのイン
ターフェースを行うと共に、８ビットから１６ビットへ
のデータ変換を行うことができる。

【００５８】次に、図７を参照して、他の実施例のＦＩ
ＦＯの構成および動作を説明する。図７に示すように、
この例のＦＩＦＯは、バンクＡまたはバンクＢの２バン
ク方式とする点は先の例と同じであるが、異なる点は、
バンクＡをＦＩＦＯＡ１（４０），ＦＩＦＯＡ
２（４１），ＦＩＦＯＡ３（４２），ＦＩＦＯＡ
４（４３）の４つの８ビットデータ４８を記録すること
ができる構成とし、同様にバンクＢをＦＩＦＯＢ１
（４４），ＦＩＦＯＢ２（４５），ＦＩＦＯＢ
３（４６），ＦＩＦＯＢ４（４７）の４つの８ビッ
トデータ４８を記録することができる構成とした点であ
る。他の構成は先の例と同様であるので説明を省略す
る。

【００５９】このように構成することにより、バンクＡ
のＦＩＦＯＡ１（４０），ＦＩＦＯＡ２（４
１），ＦＩＦＯＡ３（４２），ＦＩＦＯＡ４
（４３）の４つの８ビットデータ４８を同時に読み出す
ことにより、３２ビットデータ４９を読み出すことがで
きる。また、同様に、バンクＢのＦＩＦＯＢ１（４
４），ＦＩＦＯＢ２（４５），ＦＩＦＯＢ３
（４６），ＦＩＦＯＢ４（４７）の４つの８ビット
データ４８を同時に読み出すことにより、３２ビットデ
ータ４９を読み出すことができる。このようにして、８
ビットから３２ビットへのデータ変換を行うことができ
る。

【００６０】また、この例でも先の例と同様に、ＦＩＦ
Ｏに対する書き込み動作は、メインメモリコントロール
回路２からＦＩＦＯＡ１（４０），ＦＩＦＯＡ
２（４１），ＦＩＦＯＡ３（４２），ＦＩＦＯＡ
４（４３）、ＦＩＦＯＢ１（４４），ＦＩＦＯＢ
２（４５），ＦＩＦＯＢ３（４６），ＦＩＦＯ
Ｂ４（４７）に供給される、ライトイネーブル信号Ｗ
ＥＡ１，ＷＥＡ２，ＷＥＡ３，ＷＥＡ
４，ＷＥＢ１，ＷＥＢ２，ＷＥＢ３，ＷＥ
Ｂ４をコントロールすることにより行われる。この場
合、メインメモリコントロール回路２が、ＦＩＦＯのバ
ンクＡおよびバンクＢに対して１セクター分のデータを
書き込めるように、ライトクロック１７を４０９６クロ
ック分カウントすることにより行われる。

【００６１】また、ＦＩＦＯに対する読み出し動作は、
ＤＭＡコントロール回路９からＦＩＦＯＡ１（４
０），ＦＩＦＯＡ２（４１），ＦＩＦＯＡ３
（４２），ＦＩＦＯＡ４（４３）に供給される、リ
ードイネーブル信号ＦＩＦＯＡＲＥおよびアウトプッ
トイネーブル信号ＦＩＦＯＡＯＥをコントロールす
ることにより行われる。同様にＤＭＡコントロール回路
９からＦＩＦＯＢ１（４４），ＦＩＦＯＢ２
（４５），ＦＩＦＯＢ３（４６），ＦＩＦＯＢ４
（４７）に供給される、リードイネーブル信号ＦＩＦＯ
ＢＲＥおよびアウトプットイネーブル信号ＦＩＦＯ
ＢＯＥをコントロールすることにより行われる。

【００６２】上例によれば、ディスコネクト処理回路と
８ビットから１６ビットへのデータ変換回路とをＦＩＦ
Ｏ３で共有することができ、しかも、ＦＩＦＯ３を用い
たことによりＦＩＦＯ３のライトアドレスおよびリード
アドレスの管理をする必要がないので、回路を簡単にす
ると共にコストを低下させることができる。また、上例
によれば、ＳＣＳＩ−２規定の３２ビットデータバスに
も、ＦＩＦＯの追加とコントロールの変更により適用す
ることができる。また、上例では、ＦＩＦＯ３はバンク
ＡまたはバンクＢの２バンク方式としたので、ＦＩＦＯ
３のライトアドレスおよびリードアドレスの競合を調停
する回路、つまり、リードアドレスのポインターアドレ
スがライトアドレスのポインターアドレスを超えないよ
うに調停する回路が不要となり、回路を簡単にすること
ができる。また、上例では、ＳＰＣ１０からＤＭＡコン
トロール回路９へのＤＭＡ転送要求信号ＤＲＥＱに対し
て、ＤＭＡ転送を待たせることなく、要求に対して２ク
ロック以内で転送を開始することができるので、転送レ
ートを落とすことなく、ＳＰＣ１０の最大転送レート
（１６０［Ｍｂｐｓ］）を維持してＤＭＡ転送をするこ
とができる。

【００６３】上例のデータ転送処理装置は、データ供給
源と、データ供給源から供給されたデータを一時的に記
憶する記憶手段としてのＦＩＦＯ３と、ＦＩＦＯ３にデ
ータを記憶すると共に記憶されたデータを読み出して所
定の転送規定としてのＳＣＳＩ−２プロトコルで転送ラ
インとしてのＳＣＳＩバス１５を介してデータを転送す
る制御手段としてのＤＭＡコントロール回路９、メイン
メモリコントロール回路２、ＳＰＣ１０とを有するデー
タ転送装置において、制御手段としてのＤＭＡコントロ
ール回路９、メインメモリコントロール回路２、ＳＰＣ
１０の要求に応じて、記憶手段としてのＦＩＦＯ３から
読み出されて転送されたデータの再読み出しをしてデー
タを再転送するデータ再転送手段としてのＦＩＦＯ３
と、記憶手段としてのＦＩＦＯ３に記憶された書き込み
データのビット数と記憶手段としてのＦＩＦＯ３から読
み出される読み出しデータのビット数とを変換するデー
タ変換手段としてのＦＩＦＯ３と、を備えたものであ
る。

【００６４】上例によれば、データ再転送手段とデータ
変換手段とをＦＩＦＯ３で共有することができ、しか
も、ＦＩＦＯ３を用いたことによりＦＩＦＯ３のライト
アドレスおよびリードアドレスの管理をする必要がない
ので、回路を簡単にすると共にコストを低下させること
ができる。

【００６５】また、上例のデータ転送処理装置は、上述
において、転送規定としてのＳＣＳＩ−２プロトコルに
基づいて制御手段としてのＳＰＣ１０が一定時間にわた
って転送ラインとしてのＳＣＳＩバス１５を占有したこ
とにより、制御手段としてのＳＰＣ１０が転送のために
占有していた転送ラインとしてのＳＣＳＩバス１５を放
棄した後に、制御手段としてのＳＰＣ１０が転送ライン
としてのＳＣＳＩバス１５を再占有したときに、データ
再転送手段としてのＦＩＦＯ３によるデータの再転送を
するようにしたものである。

【００６６】上例によれば、制御手段としてのＳＰＣ１
０からＤＭＡコントロール回路９へのＤＭＡ転送要求信
号ＤＲＥＱに対して、ＤＭＡ転送を待たせることなく、
要求に対して２クロック以内で転送を開始することがで
きるので、転送レートを落とすことなく、ＳＰＣ１０の
最大転送レート（１６０［Ｍｂｐｓ］）を維持してＤＭ
Ａ転送をすることができる。

【００６７】また、上例のデータ転送処理装置は、上述
において、データ変換手段としてのＦＩＦＯ３は、記憶
手段としてのＦＩＦＯ３を複数有し、複数の記憶手段と
してのＦＩＦＯ３に交互に書き込みデータのビット数と
しての８ビットによりデータの書き込みをし、複数の記
憶手段としてのＦＩＦＯ３に書き込まれた８ビットのデ
ータを複数の記憶手段としてのＦＩＦＯ３から同時に読
み出して、読み出しデータのビット数としての１６ビッ
トまたは３２ビットにするようにしたものである。

【００６８】上例によれば、ＳＣＳＩ−２規定の３２ビ
ットデータバスにも、ＦＩＦＯの追加とコントロールの
変更により適用することができる。また、上例では、Ｆ
ＩＦＯ３はバンクＡまたはバンクＢの２バンク方式とし
たので、ＦＩＦＯ３のライトアドレスおよびリードアド
レスの競合を調停する回路、つまり、リードアドレスの
ポインターアドレスがライトアドレスのポインターアド
レスを超えないように調停する回路が不要となり、回路
を簡単にすることができる。

【００６９】

【発明の効果】この発明のデータ転送処理装置は、デー
タ供給源と、データ供給源から供給されたデータを一時
的に記憶する記憶手段と、記憶手段にデータを記憶する
と共に記憶されたデータを読み出して所定の転送規定で
転送ラインを介してデータを転送する制御手段とを有す
るデータ転送装置において、制御手段の要求に応じて、
記憶手段から読み出されて転送されたデータの再読み出
しをしてデータを再転送するデータ再転送手段と、記憶
手段に記憶された書き込みデータのビット数と記憶手段
から読み出される読み出しデータのビット数とを変換す
るデータ変換手段と、を備えたので、データ再転送手段
とデータ変換手段とを共有することができ、しかも、デ
ータ再転送手段により記憶手段から読み出されて転送さ
れたデータの再読み出しをしてデータを再転送するの
で、記憶手段のライトアドレスおよびリードアドレスの
管理をする必要がないので、回路を簡単にすると共にコ
ストを低下させることができるという効果を奏する。

【００７０】また、この発明のデータ転送処理装置は、
上述において、転送規定に基づいて制御手段が一定時間
にわたって転送ラインを占有したことにより、制御手段
が転送のために占有していた転送ラインを放棄した後
に、制御手段が転送ラインを再占有したときに、データ
再転送手段によるデータの再転送をするようにしたの
で、転送すべきデータを消滅することなく、しかも、制
御手段からのデータ転送要求に対して、データ転送を待
たせることなく、データ転送を開始することができるの
で、転送レートを落とすことなく、最大転送レートを維
持してデータ転送をすることができるという効果を奏す
る。

【００７１】また、この発明のデータ転送処理装置は、
上述において、データ変換手段は、記憶手段を複数有
し、複数の記憶手段に交互に書き込みデータのビット数
によりデータの書き込みをし、複数の記憶手段に書き込
まれたデータを複数の記憶手段から同時に読み出して、
読み出しデータのビット数にするようにしたので、転送
規定に基づく転送ラインを介して転送するすべてのデー
タのビット数に適用することができ、また、記憶手段の
ライトアドレスおよびリードアドレスの競合を調停する
回路、つまり、リードアドレスのポインターアドレスが
ライトアドレスのポインターアドレスを超えないように
調停する回路が不要となり、回路を簡単にすることがで
きるという効果を奏する。

【図面の簡単な説明】

【図１】本実施例の記録系ＤＭＡ転送ブロックの構成を
示すブロック図である。

【図２】本実施例のＦＩＦＯのＤＭＡ転送の動作を示す
フローチャートである。

【図３】本実施例のＳＰＣのディスコネクト処理動作を
示すフローチャートである。

【図４】本実施例のＦＩＦＯの８ビットから１６ビット
のデータ変換処理を示すフローチャートである。

【図５】本実施例のディスコネクト処理の概念図であ
り、図５Ａは記録中を示し、図５Ｂはディスコネクト発
生を示し、図５ＣはＲＳＴＲ発行を示し、図５Ｄは記録
再開を示す図である。

【図６】本実施例の８ビットから１６ビットのデータ変
換処理の概念図である。

【図７】他の実施例のＦＩＦＯの構成を示す図である。

【図８】本実施例のＡＶサーバシステムの構成を示すブ
ロック図である。

【符号の説明】

１メインメモリ、２メインメモリコントロール回
路、３ＦＩＦＯ、４ＦＩＦＯＡＨ，５ＦＩＦ
ＯＡＬ，６ＦＩＦＯＢＨ，７ＦＩＦＯＢ
Ｌ，８スリーステートバッファ、９ＤＭＡコントロ
ール回路、１０ＳＣＳＩ−２プロトコルコントローラ
（ＳＰＣ）、１１レジスタ、１２８ビットデータバ
ス、１３１６ビットデータバス、１４１６ビットＤ
ＭＡデータバス、１５ＳＣＳＩバス、１６ＣＰＵバ
ス、１７ライトクロック、１８リードクロック、１９
リードメモリ、２０ＦＩＦＯのＤＭＡ転送データ、
２１ＳＰＣレジスタのプリフェッチデータ、２２リ
ードアドレス、２３消滅データ、２４先頭位置、２
５再転送データ、３０８ビットデータ、３１８ビッ
ト、３２ライト動作、３３奇数データ、３４偶数
データ、３５リード動作、３６１６ビット、３７
１６ビットデータ、４０ＦＩＦＯＡ１，４１Ｆ
ＩＦＯＡ２，４２ＦＩＦＯＡ３，４３ＦＩ
ＦＯＡ４，４４ＦＩＦＯＢ１，４５ＦＩＦＯ
Ｂ２，４６ＦＩＦＯＢ３，４７ＦＩＦＯＢ
４，４８８ビットデータ、４９３２ビットデー
タ、１００エンコード回路、１０１ディスクコント
ロール回路、１０２記録系ＤＭＡ転送ブロック、１０
３再生系ＤＭＡ転送ブロック、１０４ＣＰＵ、１０
５上位コンピュータ、１０６ハードディスクユニッ
ト、１０７ハードディスクユニット、１０８ハード
ディスクユニット、１０９ハードディスクユニット、
１１０ハードディスクユニット、１１１ハードディ
スクユニット、１１２ハードディスクユニット、１１
３デコード回路、１１４モニタ、１１５ＳＤＩバ
ス、１１６ＳＤＤＩバス、１１７ＲＳ２３２Ｃ、１
１８イーサネット、１１９ＳＣＳＩバス、１２０Ｓ
ＤＤＩバス、１２１ＳＤＩバス

Claims

【特許請求の範囲】

【請求項１】データ供給源と、上記データ供給源から供給されたデータを一時的に記憶
する記憶手段と、上記記憶手段にデータを記憶すると共に記憶されたデー
タを読み出して所定の転送規定で転送ラインを介してデ
ータを転送する制御手段とを有するデータ転送装置にお
いて、上記制御手段の要求に応じて、上記記憶手段から読み出
されて転送されたデータの再読み出しをして上記データ
を再転送するデータ再転送手段と、上記記憶手段に記憶された書き込みデータのビット数と
上記記憶手段から読み出される読み出しデータのビット
数とを変換するデータ変換手段と、を備えたことを特徴とするデータ転送処理装置。
【請求項２】請求項１記載のデータ転送処理装置にお
いて、上記転送規定に基づいて上記制御手段が一定時間にわた
って上記転送ラインを占有したことにより、上記制御手
段が転送のために占有していた上記転送ラインを放棄し
た後に、上記制御手段が上記転送ラインを再占有したと
きに、上記データ再転送手段による上記データの再転送
をするようにしたことを特徴とするデータ転送処理装
置。
【請求項３】請求項１記載のデータ転送処理装置にお
いて、上記データ変換手段は、上記記憶手段を複数有し、上記
複数の記憶手段に交互に上記書き込みデータのビット数
によりデータの書き込みをし、上記複数の記憶手段に書
き込まれた上記データを上記複数の記憶手段から同時に
読み出して、上記読み出しデータのビット数にするよう
にしたことを特徴とするデータ転送処理装置。