JPH11119922A

JPH11119922A - データ記憶システム及び冗長データ書き込み制御方法

Info

Publication number: JPH11119922A
Application number: JP9285005A
Authority: JP
Inventors: Ryuta Tanaka; 竜太田中
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-10-17
Filing date: 1997-10-17
Publication date: 1999-04-30
Also published as: US6813685B1

Abstract

(57)【要約】【課題】データ記憶装置へのアクセスを妨げること無く
冗長データ記憶装置への冗長データの書き込みを行える
ようにすることである。【解決手段】演算及び制御部１６は、データディスク１
２−１〜１２−ｎの転送データを監視し、その転送デー
タのパリティデータを演算して、演算結果をメモり１７
に書き込む。データディスク１２−１〜１２−ｎの転送
データのパリティ演算が終了したならＣＰＵ１８に通知
する。そして、ＣＰＵ１８から書き込みの指示を受けた
なら、パリティデータを冗長データディスク１３に転送
して冗長データの書き込みを行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のデータ記憶
装置とデータの読み出し及び書き込みを制御する制御装
置と冗長データを記憶する冗長データ記憶装置とからな
るデータ記憶システム及びその冗長データ書き込み制御
方法に関する。

【０００２】

【従来の技術】マルチメディアの分野でユーザに提供す
る動画像データや音楽データが途切れてしまわないよう
にするためには、読み書きするデータの連続アクセスが
保証される必要がある。動画像データ等を途切れること
無くアクセスする仕組みは、ビデオ映像を提供するビデ
オオンデマンド等のシステムに広く利用できる。また、
これらのサービスを提供するためには、システムに障害
が発生したときに対処できるような復旧手段を講じる必
要がある。

【０００３】

【発明が解決しようとする課題】ビデオオンデマンド等
のシステムを構成する場合、多数のユーザに高品位の映
像を提供するためには、データを転送するバスの転送効
率を最大限生かしたアクセスを行い、障害が発生した場
合に速やかに復旧するためのパリティディスクを備える
等の工夫が必要である。

【０００４】ディスクの高速アクセスと信頼性の問題に
対処する技術としてＲＡＩＤ(Redundant Array of Inex
pensive Disks)が知られている。ＲＡＩＤでは、パリテ
ィ計算、パリティデータのパリティディスクへの書き込
みが自動で行われるので、パリティデータの書き込みの
ためのバスの使用タイミングを、データ記憶装置へのデ
ータの書き込み及び読み出しを制御する制御装置側から
制御することができない。例えば、データ記憶装置への
アクセスを行うタイミングにパリティディスクへの書き
込みが行われ、データ記憶装置からのデータの読み出
し、あるいはデータ記憶装置へのデータの書き込みが妨
害されることがあった。そのため、予期せぬタイミング
でパリティディスクへのアクセスが発生した場合でも対
処できるようにバスの利用効率を下げる必要があった。

【０００５】一方、ビデオオンデマンド等のマルチメデ
ィアサービスの運用に関しては、データ記憶装置のアク
セススケジュールが複雑で、かつ組まれたスケジュール
を完全に保証する必要があるので、パリティディスクへ
の書き込み等の処理が予測不可能なタイミングで入って
くることは問題となる。

【０００６】本発明の課題は、データ記憶装置へのアク
セスを妨げることなく、冗長データ記憶装置への冗長デ
ータの書き込みを行えるようにすることである。また、
他の課題はバスの利用効率を高めることである。

【０００７】

【課題を解決するための手段】本発明のデータ記憶シス
テムは、データを記憶する複数のデータ記憶装置と、デ
ータ記憶装置に書き込まれるデータの冗長データを記憶
する冗長データ記憶装置と、データ記憶装置に対するデ
ータの書き込み及び読み出しを制御する制御装置とから
なるデータ記憶システムにおいて、データ記憶装置に書
き込まれるデータの冗長データを演算する演算手段と、
演算手段で得られる冗長データを記憶する冗長データ記
憶手段とを有する冗長データ制御装置を備え、制御装置
が、データ記憶装置へのデータの読み出し及び書き込み
と冗長データ制御装置で得られる冗長データの冗長デー
タ記憶装置への書き込みを制御する。

【０００８】本発明によれば、冗長データの演算とその
演算結果を記憶することが冗長データ制御装置により行
われ、冗長データ記憶装置への冗長データの書き込みと
データ記憶装置へのデータの読み出し及び書き込みの制
御が、制御装置により行われるので、制御装置がデータ
記憶装置と冗長データ記憶装置のアクセスを総括的に管
理することができる。従って、データ記憶装置へのアク
セスが冗長データ記憶装置への冗長データの書き込みに
より妨害されるのを防止できる。さらに、データ記憶装
置へのアクセスと冗長データ記憶装置へのアクセスの両
方を制御装置が管理できるので、高密度なアクセススケ
ジュールを作成し、それを維持することができ、システ
ムの信頼性を高めると共にバスの利用効率も高めること
ができる。

【０００９】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明の実施の形態のデ
ータ記憶システムのブロック図である。

【００１０】コントローラ１１は、内部バスを介して図
示しないメモリ、ＤＭＡコントローラ等と接続されてお
り、データディスク１２−１〜１２−ｎに記憶されてい
るデータの読み出し及びデータの書き込み制御を行う。
ＣＰＵ１８（データ制御装置）は、内部バスに接続さて
おり、コントローラ１１にデータの読み出し及び書き込
みの指示を与えると共に、後述する冗長データ制御部１
４に冗長データの冗長データディスク１３への書き込み
の指示を与える。

【００１１】データディスク１２ー１〜１２−ｎには、
例えば、画像データ等の連続したデータが一定のブロッ
ク単位に分割されて順に記憶されている。冗長データデ
ィスク１３は、障害発生時にデータを再生するための冗
長データを記憶する記憶装置である。

【００１２】冗長データ制御部（冗長データ制御装置）
１４は、ＣＰＵインターフェイス１５と演算及び制御部
１６とメモリ１７とを有する。演算及び制御部１６は、
転送中のデータを監視し、パリティデータ生成の演算を
行い、得られたパリティデータをメモリ１７に書き込
む。また、演算及び制御部１６は、データディスク１２
−１〜１２−ｎのデータのパリティ演算が終了したな
ら、ＣＰＵインターフェイス１５を介してパリティ演算
の終了をＣＰＵ１８に通知する。そして、ＣＰＵ１８か
らパリティデータの冗長データディスク１３への書き込
みの指示を受けたなら、コントローラ１１にパリティデ
ータを転送して冗長データディスク１３へ書き込みを行
う。

【００１３】次に、以上のような構成のデータ記憶シス
テムにおいて、冗長データ制御部１４におけるパリティ
演算とその演算結果を冗長データディスク１３に書き込
むまでの動作を、図２を参照して説明する。

【００１４】各データディスク１２−１〜１２−ｎに書
き込まれる１ブロックのデータのサイズを１００Ｋバイ
トとすると、冗長データ制御部１４のメモリ１７は１ブ
ロック分のパリティデータを記憶できるように１００Ｋ
バイトのメモリ容量を有している。

【００１５】図２に示すように、最初にデータディスク
１２−１にデータが書き込まれると、演算及び制御部１
６はバスを転送されるデータを監視しているので、その
１００Ｋバイトのデータと初期値「０」との排他論理和
をとり、演算結果をメモリ１７に書き込む。つまり、最
初にメモリ１７に書き込まれるデータはデータディスク
１２−１に書き込まれる１００Ｋバイトのデータそのも
のとなる。次の１００Ｋバイトのデータがデータディス
ク１２−２に書き込まれると、その１００Ｋバイトのデ
ータも演算及び制御部１６に監視され、その１００Ｋバ
イトのデータとメモリ１７から読み出されたデータとの
排他論理和がとられ、その演算結果がメモリ１７に上書
きされる。以下、データディスク１２−３・・・１２−
ｎに書き込まれる１００Ｋバイトのデータとメモリ１７
から読み出されたデータとの排他論理和が演算されてメ
モリ１７に上書きされる。このようにメモリ１７のパリ
ティデータは、毎回次のデータディスクに書き込まれる
データとの排他論理和演算が行われて更新される。

【００１６】ｎ台目のデータディスク１２−ｎに書き込
まれるデータとメモリ１７のパリティデータとの演算が
終了すると、演算及び制御部１６はＣＰＵインターフェ
イス１５を介してｎ台分のパリティデータの演算が終了
したことをＣＰＵ１８に通知する。ＣＰＵ１８は、冗長
データ制御部１４からｎ台分のパリティデータの演算の
終了を通知されると、データディスク１２−１〜１２−
ｎへのアクセススケジュールの合間をぬってメモリ１７
のパリティデータの冗長データディスク１３への書き込
みの指示を冗長データ制御部１４に与える。

【００１７】ここで、ＣＰＵ１８のデータディスク１２
−１〜１２ーｎのアクセススケジュールの管理方法の一
例を説明する。図３は、データディスク１２−１〜１２
−ｎとアクセス要求元とを対応づけたスケジュールテー
ブル２１の説明図である。

【００１８】スケジュールテーブル２１は、アクセス先
のデータディスクを指定するディスク指定情報を記憶す
るディスク指定情報記憶領域２１ａと、アクセス要求元
のユーザを示す情報を記憶するユーザ指定情報記憶領域
２１ｂと、データディスク内のデータ格納位置を示す情
報を記憶する格納位置記憶領域２１ｃとからなる。

【００１９】図３のスケジュールテーブル２１は、デー
タディスク１２−１がユーザＡのアクセス先として、デ
ータディスク１２−２がユーザＢのアクセス先として設
定され、データディスク１２−３が空きとなっているこ
とを示してしている。そして、データディスク１２−１
〜１２−ｎのアクセスが一巡した次のサイクルに同じデ
ータディスク１２−３が空きとなっていることを示して
いる。つまりデータディスク１２−３に対して２スロッ
ト分の空きの期間が設けられている。

【００２０】スロットとは、図４（Ａ）、（Ｂ）に示す
ようにＣＰＵ１８からバスに読み出し依頼が送出されて
からデータディスク１２−１〜１２−ｎの１ブロック分
のデータの読み出しが終了するまでの時間、あるいは書
き込み依頼が送出されてからデータディスク１２−１〜
１２−ｎへの１ブロック分のデータの書き込みが終了す
るまでの時間を意味している。ここでは、前者の読み出
しスロットをスケジュールテーブル２１の基準のスロッ
トとして用いている。

【００２１】上述したように本実施の形態では、データ
ディスク１２−３に対して少なくとも読み出し２スロッ
ト分の空きの期間を設けている。これは、その空きの期
間を利用して後述する冗長データディスク１３へのパリ
ティデータの書き込みを行うことで、データディスク１
２−１〜１２−ｎのアクセススケジュールに影響を及ぼ
さずにパリティデータの書き込みを行えるようにするた
めである。なお、上記の実施の形態はデータの読み出し
と書き込みが混在する場合であるので読み出しの２スロ
ット分の空きの期間を設けているが、書き込みのみを行
う場合には、書き込み依頼が送出されてから１ブロック
分のデータの書き込みが終了するまでの時間を１スロッ
トとすれば、書き込み用の１スロット分の空きの期間を
設ければ良い。

【００２２】図３のスケジュールテーブル２１におい
て、アクセス周期Ｔは、例えばユーザのアクセス先とし
て指定されているデータディスク、例えばデータディス
ク１２−１をアクセスしてから、同じユーザの次のアク
セス先として指定されているデータディスク１２−２を
アクセスするまでの時間を示しており、このアクセス周
期Ｔを変更することでデータの転送速度を変更すること
ができる。

【００２３】次に、図５は、データディスク１２−１〜
１２−ｎからデータの読み出しと、パリティデータの書
き込みを行う場合のアクセスタイミングを示す図であ
る。図５に示すタイミングで、ＣＰＵ１８が、データデ
ィスク１２−１に対する読み出し依頼を行うと、該当す
るデータディスク１２−１で１ブロック分のデータの読
み出しが行われ、データディスク１２−１内部での読み
出し処理が終了すると、１ブロック分のデータがバスに
送出される。

【００２４】この例では、データディスク１２−３に対
して読み出し用の２スロット分の空きの期間が設けられ
ており、同図には示していないがアクセス周期Ｔ後に次
のデータディスク１２−４に対して２スロット分の空き
の期間が設けられ、以下アクセス周期Ｔ毎にデータディ
スク１２−４，１２−５・・・に順に読み出し用の２ス
ロット分の空きの期間が設けられている。

【００２５】すなわち、データディスク１２−１から１
２−ｎに対して順に空きの期間が設けられているので、
アクセス先のディスクの変更要求があった場合、これら
の空きの期間を利用してアクセス先を変更することがで
きる。なお、空きの期間はこれより短い間隔で設けても
良い。

【００２６】ここで、上述した空きの期間を利用してデ
ータの読み出し先を変更する場合のＣＰＵ１８の処理内
容を図６のフローチャートを参照して説明する。ユーザ
からの変更要求が、要求を受け付順に記憶するキューに
登録されると、ＣＰＵ１８に対して割り込みがかけられ
る。ＣＰＵ１８は、キューに登録されている要求がアク
セスデータの変更、つまりアクセス先の変更か否かを判
別する（図６、Ｓ１）。アクセス先の変更要求であった
場合には、ステップＳ２に進みアクセス先のデータディ
スクの番号を調べる（Ｓ２）。そして、スケジュールテ
ーブル２１を参照して対象となるデータディスクが空き
か否かを判別する（Ｓ３）。対象となるデータディスク
が他のユーザに割り当てられているときには、ステップ
Ｓ４に進みその近傍の空きのデータディスクを探す（Ｓ
４）。

【００２７】上述したように本実施の形態では、アクセ
ス周期Ｔ毎に各データディスクに対して順に読み出しの
２スロット分の空きの期間を設けているので、対象とな
るデータディスクが他のユーザに割り当てられていると
きにも、ｎ台のデータディスクの内の１台分のスロット
は空きとなっている。そこで、その空きのスロットを利
用してアクセス先を変更することができる。例えば、デ
ータディスク１２−１〜１２−ｎに記憶されているデー
タがビデオデータで、変更要求として再生位置の変更要
求があった場合、再生位置が目的とする画面の数フレー
ム分だけ前後しても再生画面上では大きな相違はなく、
それ以降は連続した画面を再生することができる。従っ
て目的とするデータディスクが他のユーザに使用されて
いる場合でも、その近傍の空きのスロットをアクセス変
更先とすることで、実用上支障のない品質で画像を再生
することができる。

【００２８】変更先のデータディスクが決定したなら、
スケジュールテーブル２１の変更先のデータディスクの
ディスク指定情報が記憶されているディスク指定情報記
憶領域２１ａに対応するユーザ指定情報記憶領域２１ｂ
に変更要求元のユーザ名を書き込む（Ｓ５）。そして、
それまで変更要求元のユーザ名が書き込まれていたスケ
ジュールテーブル２１のユーザ指定情報記憶領域２１ｂ
のユーザ名及び格納位置記憶領域２１ｃの格納位置情報
を削除する（Ｓ６）。これにより、それまで変更要求元
のユーザに割り当てられていたスロットが空きとなるの
で、読み出し１スロット分の空きの期間が確保される。

【００２９】ステップＳ１でアクセスデータの変更要求
ではないと判別された場合には、ステップＳ８に進み転
送速度の変更要求か否かを判別する。データの転送速度
の変更要求であった場合には、スケジュールテーブル２
１の空きを調べる（Ｓ９）。ユーザの要求する転送速度
を満足するようなアクセス周期で、データディスクをア
クセスできるような空きがスケジュールテーブル２１に
あるか否かを判別する（Ｓ１０）。ステップＳ１０でア
クセススケジュールが変更可能と判別された場合には、
上述したステップＳ５に進み変更先のデータディスクを
決定する。

【００３０】ステップＳ１０でユーザの要求するデータ
転送速度を満足させることができない場合には、ステッ
プＳ１１に進みアクセスを変更ができないことを要求元
に通知する。

【００３１】ステップＳ８の判別で転送速度の変更要求
ではないと判別された場合には、ステップＳ１２に進み
終了要求か否かを判別する。終了要求であれば、上述し
たステップＳ６に進みスケジュールテーブル２１の該当
するユーザのスケジュールを削除する。また、終了要求
でなければステップＳ１３に進みエラー処理を実行す
る。

【００３２】上述したように各データディスク１２−１
〜１２−ｎに対して少なくとも読み出しの１スロット分
（本実施の形態では、パリティデータの書き込みを行う
ために読み出しの２スロット分）の空きの期間を設ける
ことにより、ユーザからのアクセス先の変更要求に対し
て対応することが可能となる。

【００３３】次に、データディスク１２−１〜１２−ｎ
からデータを読み出しながら、パリティ計算とパリティ
データの書き込みを行う場合に、スケジュールテーブル
２１に読み出しの２スロット分の空きの期間を設け、そ
の空きの期間を利用してパリティデータの書き込みを行
うときのアクセスタイミングを、図５を参照して説明す
る。

【００３４】この場合、データディスク１２−３に対し
て読み出し２スロット分の空きの期間を設けてあるの
で、データディスク１２−３のアクセスタイミングとな
り、各データディスク１２−１〜１２−ｎへのアクセス
が一巡してデータディスク１２−３のアクセスタイミン
グとなったときに、バスには２つのアクセス依頼と２ブ
ロックのデータ転送時間分の空きが存在する。そこで、
ＣＰＵ１８は、１つ前のデータディスク１２−２に対す
る読み出し依頼をバスに送出した後、続いてパリティデ
ータの書き込み依頼をバスに送出すると共に、冗長デー
タ制御部１４にメモリ１７に記憶されているパリティデ
ータをバスに送出するように指示する。これにより、バ
スの空きの期間にパリティデータが冗長データディスク
１３に書き込まれる。

【００３５】よって、データディスク１２−１〜１２−
ｎに対するアクセススケジュールに影響を及ぼすこと無
く、パリティデータの書き込みを行うことができる。ま
た、スケジュールテーブル２１の２スロット分の空きの
期間を利用してパリティデータの書き込みを行うことが
できるので、パリティデータの書き込みのためにバスの
転送速度を下げる必要が無く、バスの利用効率を高める
ことができる。さらに、ＣＰＵ１８が、スケジュールテ
ーブル２１に設けられている空きの期間を利用してパリ
ティデータの書き込みを行うことができるので、データ
の読み出しとパリティデータの書き込みの両方を管理し
て、アクセススケジュールを密に構成し、そのスケジュ
ールを維持することができる。

【００３６】次に、読み出しスロット２回分の空きの期
間を利用して、データの書き込みとパリティデータの書
き込みを行う場合について図７を参照して説明する。ス
ケジュールテーブル２１に読み出しの１スロット分の空
きの期間を設けた場合、データディスク１２−３に対し
て書き込みを行うために、バス上に書き込み依頼を送出
し、続いて書き込みデータを送出しよとすると、同じタ
イミングに次のデータディスク１２−４から１ブロック
分のデータがバスに送出されるので、バス上でデータの
衝突がおこり、データの書き込みを行うことができな
い。

【００３７】これに対して、読み出しの２スロット分の
空きの期間を設けておくと、１つ前のデータディスク１
２−２に対する読み出し依頼をバスに送出した後、デー
タディスク１２−３の書き込み依頼と書き込みデータを
バスに送出することができる。つまり読み出し２スロッ
ト分の空きの期間を設けることで他のデータディスク１
２−１〜１２−ｎへのアクセススケジュールに影響を与
えずにデータの書き込みを行うことができる。

【００３８】さらに、本実施の形態では、データディス
ク１２−１〜１２−ｎに対する読み出し依頼がバスに送
出されてから、次のデータディスクから１ブロック分の
データがバスに送出されるまでの間に一定の時間的余裕
を確保してあるので、その間に別の書き込み依頼をバス
に送出することができる。

【００３９】データディスク１２−３に対するデータの
書き込みが終了して、各データディスク１２−１〜１２
−ｎに対するアクセスが一巡して再びデータディスク１
２−３のアクセスタイミングとなったとき、バスには１
ブロック分のデータの転送の空きの時間が存在するの
で、その空きの時間を利用して冗長データディスク１３
へのパリティデータの書き込みを行うことができる。つ
まり、ＣＰＵ１８は、１つ前のデータディスク１２−２
に対する読み出し依頼をバスに送出した後、冗長データ
ディスク１３に対する書き込み依頼をバスに送出し、さ
らに冗長データ制御部１４にパリティデータのバスへの
送出を指示することで、バスの空きの期間を利用してパ
リティデータの冗長データディスク１３への書き込みを
行うことができる。

【００４０】すなわち、読み出し２スロット分の空きの
期間を設けることで、データの書き込みを行った後に、
バスには１ブロック分のデータの転送時間の空きが生じ
るので、ＣＰＵ１８は冗長データ制御部１４に指示して
その空きの期間を利用してパリティデータを冗長データ
ディスク１３に書き込むことができる。

【００４１】これにより、他のデータディスク１２−１
〜１２−ｎのアクセススケジュールに影響を与えること
無くパリティデータの書き込みを行うことができる。上
述したように、冗長データ制御部１４がパリティ演算及
び演算結果のメモリ１７の書き込みを行うことでＣＰＵ
１８の負担を軽減できる。また、ＣＰＵ１８が冗長デー
タ制御部１４に冗長データディスク１３へのパリティデ
ータの書き込みを指示することで、データディスク１２
−１〜１２−ｎと冗長データディスク１３に対するアク
セスを全てＣＰＵ１８の管理のもとに行うことができ
る。

【００４２】従って、データディスク１２−１〜１２−
ｎのアクセススケジュールに影響を及ぼさずに、冗長デ
ータディスク１３へのパリティデータの書き込みを行う
ことができる。また、ＣＰＵ１８がデータの読み出し及
び書き込みとパリティデータの書き込みの両方のアクセ
ススケジュールを管理できるので、アクセススケジュー
ルを高密度で管理し、バスのデータ転送を効率的に行う
ことができる。

【００４３】次に、データディスク１２−１〜１２−ｎ
が７台のデータディスク１２−１〜１２−７で構成され
ている場合のユーザの割り当てについて説明する。図８
は、７台のデータディスク１２−１〜１２−７を有する
記憶システムにおいて、データディスク１２−１〜１２
−７から１ブロックのデータを順に読み出す場合のアク
セスタイミングを示している。

【００４４】この場合、７台のデータディスク１２−１
〜１２−７のアクセスが一巡したとき、同じユーザが次
のデータディスクをアクセスするようにしているので、
アクセス周期Ｔとして最小のアクセス時間が設定されて
おり、この場合、最大ユーザ数は「８」となる。

【００４５】次に、図９は、上記と同様に７台のデータ
ディスク１２−１〜１２−７を有する記憶システムにお
いて、読み出しの２スロット分に相当するの空き期間を
設けた場合のアクセスタイミングを示している。この２
スロット分の空きの期間を利用してデータの書き込みを
行う。この場合、バス上では読み出しスロットの１回分
に相当するデータ転送の空きの期間が生じるので、その
空きの期間を利用してパリティデータを冗長データディ
スク１３に書き込むことができる。

【００４６】次に、冗長データ制御部１４の一例を図１
０を参照して説明する。冗長データ制御部１４は、パリ
ティコントローラ３１とパリティ計算用バッファ３２と
からなる。図示していないが、ＳＣＳＩ（Small Comput
er System Interface）コントローラ３３には複数のデ
ータディスク１２−１〜１２−ｎが接続されており、Ｓ
ＣＳＩコントローラ３３はＣＰＵ１８からの指示に従っ
て、これらのデータディスク１２−１〜１２−ｎのデー
タの読み出し及び書き込みの制御を行う。この例では、
メモリコントローラ３４はネットワークを介して受け取
るデータをメモリ３５へ格納し、ＣＰＵ１８の指示に従
ってメモリ３５のデータをＤＭＡ転送する。

【００４７】次に、図１１は、パリティコントローラ３
１内の排他論理和演算器４１の構成図である。この排他
論理和演算器４１は、パリティ計算用バッファ３２から
読み出されるデータＭＤin［１５：０］、または「０」
をＥＺ信号に従って出力するＺｅｒｏ出力回路４２と、
パリティ計算用バッファ３２から読み出されたパリティ
データが排他論理和演算されてパリティ計算用バッファ
３２に書き戻されるまでの間、あるいはＳＣＳＩコント
ローラ３３によりパリティデータが冗長データディスク
１３に書き込まれる間での間、ＭＤgate信号に従ってパ
リティデータを保持するＤラッチ４３と、メモリコント
ローラ３４からバスに出力される１６ビットのデータ
を、ｘＤＭＤenb信号がローレベルのときクロック信号
ＣＬＫの立ち上がりに同期して保持するＤフリップフロ
ップ４４と、Ｄラッチ４３の出力とＤフリップフロップ
４４の出力の排他論理和演算を行う排他論理和回路（Ｅ
ＯＲ）４５とからなる。なお、ＥＺ信号、ＭＤgate信
号、ｘＤＭＤenb信号は、パリティコントローラ３１全
体のシーケンスを制御するために、パリティコントロー
ラ３１内部で作成される信号である。

【００４８】ここで、排他論理和演算器４１の動作を説
明する。ＣＰＵ１８はパリティ動作モード、つまりパリ
ティ計算用バッファ３２へ最初に書き込みを行うモード
と、通常のパリティ計算結果の書き込みを行うモード
と、パリティ計算用バッファ３２のパリティデータを冗
長データディスク１３に書き込むモードの何れであるか
を指定する情報を、パリティコントローラ３１のパリテ
ィ動作モードレジスタに設定する。例えば、パリティ計
算用バッファ３２に最初に書き込みを行うモードでは、
ＥＺ信号が「１」、ＰＷ信号が「０」に設定される。Ｅ
Ｚ信号が「１」のとき、Ｚｅｒｏ出力回路４２は「０」
を出力し、Ｄラッチ４３はその「０」をラッチして排他
論理和回路４５に出力する。排他論理和回路４５は、
「０」とデータディスク１２−１〜１２−ｎに書き込む
ためにバスに送出されるデータＤＭＤinとの排他論理和
演算を行い、演算結果をパリティ計算用バッファ３２に
出力する。この結果、パリティ計算用バッファ３２に
は、データディスク１２−１〜１２−ｎに書き込まれる
データと同じデータが書き込まれる。

【００４９】次に、通常のパリティ計算結果の書き込み
を行うモードでは、ＥＺ信号が「０」、ＰＷ信号が
「０」に設定される。ＥＺ信号が「０」のときには、パ
リティ計算用バッファ３２から読み出されるデータＭＤ
inがＺｅｒｏ出力回路４２から出力され、そのデータＭ
ＤinがＤラッチ４３にラッチされて排他論理和回路４５
に出力される。排他論理和回路４５は、データディスク
１２−１〜１２−ｎに書き込むためにバスに送出される
データＤＭＤinと、パリティ計算用バッファ３２から読
み出されたデータＭＤinの排他論理和演算を行い、演算
結果をパリティ計算用バッファ３２に出力する。

【００５０】以上のような排他論理和演算器４１を有す
るパリティコントローラ３１の動作を、図１２から図１
５のタイミングチャートを参照して説明する。先ず、１
番目のデータディスク１２−１にデータを書き込む場合
について説明する。最初の１ブロックのデータをそのま
まパリティ計算用バッファ３２に書き込むために、上述
したパリティ動作モードレジスタの内容がＣＰＵ１８に
より設定されて、信号ＥＺが「１」、信号ＰＷが「０」
となる。

【００５１】このとき、ＳＣＳＩコントローラ３３から
ハイレベルのＤＭＡ（Direct Memory Access）転送要求
信号ＤＲＥＱＩがパリティコントローラ３１に出力され
ると、パリティコントローラ３１はその信号を中継して
ハイレベルのＤＭＡ転送要求信号ＤＲＥＱＯとしてメモ
リコントローラ３４に出力する。

【００５２】それに対してメモりコントローラ３４から
ローレベルのＤＭＡ応答信号ｘＤＡＣＫＩが出力される
と、パリティコントローラ３１はその信号を中継してロ
ーレベルのＤＭＡ応答信号ｘＤＡＣＫＯをＳＣＳＩコン
トローラ３３に出力する。

【００５３】さらに、メモリコントローラ３４からデー
タの取り込みタイミングを示すデータストローブ信号ｘ
ＤＭＤＳＩが出力されると、パリティコントローラ３１
はその信号を中継してデータストローブ信号ｘＤＭＤＳ
ＯとしてＳＣＳＩコントローラ３３に出力する。

【００５４】これにより、メモリ３５のデータがＳＣＳ
Ｉコントローラ３３に１ブロックのデータがＤＭＡ転送
され、１番目のデータディスク１２−１に書き込まれ
る。このとき、上述したようにＥＺ信号が「１」、ＰＷ
信号が「０」となっているので、排他論理和演算器４１
において、Ｚｅｒｏ出力回路４２から「０」が出力され
る。そして、排他論理和回路４５により、バスを転送さ
れてデータディスク１２−１に書き込まれるデータＤＭ
ＤinとＺｅｒｏ出力回路４２から出力される「０」との
排他論理和演算が行われ、データディスク１２−１に書
き込まれるデータがパリティ計算用バッファ３２にその
まま書き込まれる。

【００５５】次に、２番目のデータディスク１２−２に
１ブロックのデータを書き込む場合について説明する。
この場合、ＤＭＡ転送要求信号ＤＲＥＱＩ、ＤＭＡ応答
信号ｘＤＡＣＫＩ、データストローブ信号ｘＤＭＤＳＩ
等は上述した１番目のデータディスク１２−１へデータ
を書き込む場合と同じである。

【００５６】ただし、図１３に示すように信号ＥＺは
「１」から「０」に変更され、パリティ計算用バッファ
３２のパリティデータとバス上のデータとの排他論理和
をとるモードに変更される。このモードでは、Ｚｅｒｏ
出力回路４２からパリティ計算用バッファ３２に記憶さ
れているパリティデータＭＤinが出力され、排他論理和
演算回路４５により、そのパリティデータと２番目のデ
ータディスク１２−２に書き込まれるデータとの排他論
理和演算が行われ、演算結果がパリティ計算用バッファ
３２に書き戻される。

【００５７】次に、ｎ番目のデータディスク１２−ｎへ
の１ブロックのデータの書き込みが終了して冗長データ
ディスク１３へパリティデータを書き込むときの動作
を、図１４を参照して説明する。

【００５８】この場合、ＣＰＵ１８により信号ＥＺが
「０」、信号ＰＷが「１」に設定される。信号ＰＷが
「１」のときはパリティディスク１３への書き込みモー
ドであるので、パリティコントローラ３１は、ＳＣＳＩ
コントローラ３３からハイレベルのＤＭＡ要求信号ＤＲ
ＥＱＩを受け取ると、この場合、メモリ３５からのデー
タの転送ではないので、メモリコントローラ３４にロー
レベルのＤＭＡ要求信号ＤＲＥＱＯ出力する。また、メ
モリコントローラ３４からのデータ転送ではないので、
メモリコントローラ３４から出力されるＤＭＡ応答信号
ｘＤＡＣＫＩはハイレベルとなる。

【００５９】一方、パリティコントローラ３１は、パリ
ティ計算用バッファ３２のパリティデータの転送を行う
ので、ローレベルのＤＭＡ応答信号ｘＤＡＣＫＯをＳＣ
ＳＩコントローラ３３に出力する。さらに、データスト
ローブ信号ｘＤＭＤＳＯをＳＣＳＩコントローラ３３に
出力し、データストローブ信号ｘＤＭＤＳＯに同期して
パリティ計算用バッファ３２のパリティデータをバスに
送出する。これによりパリティデータが冗長データディ
スク１３に書き込まれる。

【００６０】図１５は、データディスク１２−１〜１２
−ｎへのデータの書き込み時と、冗長データディスク１
３へのパリティデータの書き込み時のタイミングチャー
トである。

【００６１】最初のデータディスク１２−１へ書き込む
場合には、ＣＰＵ１８によりパリティ動作モードレジス
タが、ＰＷ信号が「０」、ＥＺ信号が「１」となるよう
に設定される。パリティコントローラ３１は、ＳＣＳＩ
コントローラ３３からハイレベルのＤＭＡ要求信号ＤＲ
ＥＱＩを受け取ると、その信号を中継してハイレベルの
ＤＭＡ要求信号ＤＲＥＱＯとしてメモリコントローラ３
４に出力する。そのＤＭＡ要求ＤＲＥＱＯに対してメモ
りコントローラ３４からローレベルで有効となるＤＭＡ
応答信号ｘＤＡＣＫＩを受け取ると、その信号を中継し
てＳＣＳＩコントローラ３３にローレベルのＤＭＡ応答
信号ｘＤＡＣＫＯを出力する。

【００６２】そして、メモリコントローラ３４からパリ
ティコントローラ３１を介してデータストローブ信号ｘ
ＤＭＤＳがＳＣＳＩコントローラ３３へ出力されると、
メモリ３５から読み出されたデータがそのデータストロ
ーブ信号ｘＤＭＤＳに同期したタイミングでデータディ
スク１２−１に転送される。

【００６３】このとき、上述したようにＥＺ信号が
「１」、ＰＷ信号が「０」となっているので、排他論理
和演算器４１のＺｅｒｏ出力回路４２から「０」が出力
される。そして、排他論理和回路４５により、バスを転
送されてデータディスク１２−１に書き込まれるデータ
ＤＭＤinとＺｅｒｏ出力回路４２から出力される「０」
との排他論理和演算が行われ、データディスク１２−１
に書き込まれるデータがパリティ計算用バッファ３２に
そのまま書き込まれる。

【００６４】ｎ台目のデータディスク１２−ｎへの１ブ
ロックのデータの書き込みが完了すると、ＣＰＵ１８に
よりパリティ動作モードレジスタが、ＰＷ信号が
「１」、ＥＺ信号が「０」となるように設定される。

【００６５】ＰＷ信号が「１」で、ＥＺ信号が「０」の
ときは、パリティディスク１３への書き込みモードであ
るので、パリティコントローラ３１は、ＳＣＳＩコント
ローラ３３からのハイレベルのＤＭＡ要求ＤＲＥＱＩに
対して、ローレベルのＤＭＡ応答信号ｘＤＭＤＳを出力
する。さらに、パリティ計算用バッファ３２から読み出
したパリティデータをデータストローブ信号ｘＤＭＤＳ
に同期したタイミングでバスに送出する。これにより、
ＳＣＳＩコントローラ３３は、バスを転送されてくるパ
リティデータを冗長データディスク１３に書き込む。

【００６６】上述したように、ＣＰＵ１８が、パリティ
コントローラ３１の動作モードが、パリティ計算用バッ
ファ３２へ最初に書き込みを行うモードと、通常のパリ
ティ計算結果の書き込みを行うモードと、パリティ計算
用バッファ３２のパリティデータを冗長データディスク
１３に書き込むモードの何れであるかを指定し、パリテ
ィコントローラ３１がその指示に従ってパリティ演算を
行い、その演算結果をパリティ計算用バッファ３２に書
き戻し、さらに、冗長データディスク１３へのパリティ
データの書き込みを行うことで、データディスク１２−
１〜１２−ｎへのデータの書き込みタイミングと冗長デ
ータディスク１３へのパリティデータの書き込みタイミ
ングをＣＰＵ１８が制御することができる。従って、デ
ータディスク１２−１〜１２−ｎのアクセススケジュー
ルと冗長データディスク１３のアクセススケジュールの
両方をＣＰＵ１８が管理することができるので、パリテ
ィデータの書き込みのためにデータディスク１２−１〜
１２−ｎへのアクセスが妨害されることが無くなる。ま
た、ＣＰＵ１８がスケジュールを一元的に管理するの
で、アクセススケジュールを密に構成し、かつそのスケ
ジュールを維持することができ、システムの信頼性を高
めることができる。さらに、ＣＰＵ１８が全体のアクセ
ススケジュールを管理するので、バスの使用効率が最良
となるようにアクセススケジュールを立てることができ
る。

【００６７】上述した実施の形態では、データの誤り訂
正のためにパリティデータを用いているが、これに限ら
ず巡回符号、ハミング符号等の他の冗長データを用いて
もよい。また、各データディスクに１ブロック分のデー
タが順に記憶される場合を例に上げて説明したが、それ
以外のデータ記憶システムにも本発明を適用できる。ま
た、ＳＣＳＩコントローラ３３とパリティコントローラ
３１が一体となっていても良いし、メモリコントローラ
３４と一体になっていても良い。

【００６８】

【発明の効果】本発明は、冗長データの計算を冗長デー
タ制御手段が行い、制御装置が、データ記憶装置へのデ
ータの書き込みと冗長データ記憶装置への冗長データの
書き込みの両方を制御するようにしたので、データ記憶
装置へのアクセスを妨げること無く冗長データの書き込
みを行うことができる。また、データ記憶装置へのアク
セスと冗長データ記憶装置へのアクセスの両方を制御装
置が管理できるので、バスの使用効率が最良となるよう
にアクセススケジュールを立てることができる。

【図面の簡単な説明】

【図１】データ記憶システムのシステム構成図である。

【図２】パリティ演算から冗長データディスクへの書き
込みまでの動作の説明図である。

【図３】スケジュールテーブル２１の説明図である。

【図４】同図（Ａ）、（Ｂ）は読み出し及び書き込みス
ロットを示す図である。

【図５】読み出しとパリティデータの書き込みを行う場
合のアクセスタイミングを示す図である。

【図６】変更要求時のフローチャートである。

【図７】読み出しと書き込みとパリティデータの書き込
みを行う場合のアクセスタイミングを示す図である。

【図８】最大ユーザ数が「８」の場合のアクセスタイミ
ングを示す図である。

【図９】２スロット分の空きの期間を設けた場合のアク
セスタイミングを示す図である。

【図１０】冗長データ制御部１４の一例を示す図であ
る。

【図１１】排他論理和演算器４１の構成図である。

【図１２】１番目のデータディスク１２−１へデータを
書き込む場合のタイミングチャートである。

【図１３】２番目のデータディスク１２−２へデータを
書き込む場合のタイミングチャートである。

【図１４】冗長データディスク１３へパリティデータを
書き込む場合のタイミングチャートである。

【図１５】データディスク１２−１〜１２−ｎと冗長デ
ータディスク１３への書き込み時のタイミングチャート
である。

【符号の説明】

１１コントローラ１２−１〜１２−ｎデータディスク１４冗長データ制御部１８ＣＰＵ３１パリティコントローラ３２パリティ計算用バッファ

Claims

【特許請求の範囲】

【請求項１】複数のデータ記憶装置と、該データ記憶装
置に書き込まれるデータの冗長データを記憶する冗長デ
ータ記憶装置と、前記データ記憶装置に対するデータの
書き込み及び読み出しを制御する制御装置とからなるデ
ータ記憶システムにおいて、前記データ記憶装置に書き込まれるデータの冗長データ
を演算する演算手段と、該演算手段で得られる冗長データを記憶する冗長データ
記憶手段とを有する冗長データ制御装置を備え、前記制御装置が、前記データ記憶装置への前記データの
読み出し及び書き込みと、前記冗長データ制御装置で得
られる前記冗長データの前記冗長データ記憶装置への書
き込みを制御をすることを特徴とするデータ記憶システ
ム。
【請求項２】複数のデータ記憶装置と、該データ記憶装
置に書き込まれるデータの冗長データを記憶する冗長デ
ータ記憶装置と、１群のデータを１ブロック単位のデー
タに分割して前記複数のデータ記憶装置に分散して書き
込み、該データ記憶装置に記憶されているデータを１ブ
ロック単位で順に読み出す制御装置とからなるデータ記
憶システムにおいて、前記データ記憶装置に書き込まれる１ブロックのデータ
の冗長データを演算する演算手段と、前記演算手段で得られる冗長データを記憶する冗長デー
タ記憶手段とを有する冗長データ制御装置を備え、前記制御装置が、前記データ記憶装置への前記データの
読み出し及び書き込みと、前記冗長データ制御装置で得
られる前記冗長データの前記冗長データ記憶装置への書
き込みを制御することを特徴とするデータ記憶システ
ム。
【請求項３】前記制御装置は、前記複数のデータ記憶装
置のアクセススケジュールを管理するスケジュールテー
ブルを有し、前記データ記憶装置へのアクセスを行わな
い前記スケジュールテーブルの空きの期間に、前記冗長
データ記憶装置への前記冗長データの書き込み行わせる
ことを特徴とする請求項１または２記載のデータ記憶シ
ステム。
【請求項４】前記データ記憶装置において、１ブロック
のデータを読み出すあるいは書き込むまでの時間を１ス
ロットとしたときに、前記スケジュールテーブルに少な
くとも１スロット分の空きの期間を設け、前記制御装置
は該空きの期間を利用して前記冗長データの前記冗長デ
ータ記憶装置への書き込みを行わせることを特徴とする
請求項３記載のデータ記憶システム。
【請求項５】前記冗長データ記憶手段はメモリで構成さ
れ、前記演算手段による冗長データの演算と該メモリへ
の冗長データの書き込みが、前記データ記憶装置の１ブ
ロックのデータの読み出しまたは書き込み期間内に行わ
れることを特徴とする請求項１または２記載のデータ記
憶システム。
【請求項６】前記演算手段は、前記データ記憶装置に書
き込まれるデータのパリティデータを求めることを特徴
とする請求項１、２、３または４記載のデータ記憶シス
テム。
【請求項７】前記制御装置は、前記空きの期間を利用し
て前記前記複数のデータ記憶装置へのデータの書き込み
を行った後に、前記冗長データ制御装置に前記増長デー
タ記憶装置への前記冗長データの書き込みを行わせるこ
とを特徴とする請求項３記載のデータ記憶システム。
【請求項８】複数のデータ記憶装置に書き込まれるデー
タの冗長データを冗長データ記憶装置に書き込む際の書
き込み制御方法であって、冗長データ制御装置が、データ記憶装置に書き込まれる
データの冗長データを演算し、該演算により得られる冗
長データを記憶し、前記制御装置が、前記データ記憶装置へのデータの読み
出し及び書き込みと、前記冗長データ記憶装置への前記
冗長データの書き込みとを制御することを特徴とする冗
長データ書き込み制御方法。
【請求項９】前記複数のデータ記憶装置のアクセススケ
ジュールを管理するスケジュールテーブルを設け、該デ
ータ記憶装置において、１ブロックのデータを読み出す
あるいは書き込むまでの時間を１スロットとしたとき
に、前記スケジュールテーブルに少なくとも１スロット
分の空きの期間を設け、該空きの期間を利用して前記冗
長データの前記冗長データ記憶装置への書き込みを行わ
せることを特徴とする請求項８記載の冗長データの書き
込み制御方法。