JPH09293692A - 半導体素子のＣｕ薄膜形成方法 - Google Patents
半導体素子のＣｕ薄膜形成方法Info
- Publication number
- JPH09293692A JPH09293692A JP8348078A JP34807896A JPH09293692A JP H09293692 A JPH09293692 A JP H09293692A JP 8348078 A JP8348078 A JP 8348078A JP 34807896 A JP34807896 A JP 34807896A JP H09293692 A JPH09293692 A JP H09293692A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- bias voltage
- thickness
- semiconductor device
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
- C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
Landscapes
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 配線特性を向上する半導体素子のCu薄膜形成
方法を提供する。 【解決手段】 半導体素子製造時、基板１０表面に(+)
バイアス電圧と(-)バイアス電圧とを夫々印加しつつMO
(metal organic)ソースを用いてCu薄膜を化学気相蒸着
方法(CVD) により形成する。このとき、(-) バイアス電
圧の印加時には、蒸着するCu薄膜を得ようとする Cu 薄
膜厚さの50％以下の厚さに形成し、(+) バイアス電圧の
印加時には、蒸着するCu薄膜を得ようとするCu薄膜厚さ
の50％以上の厚さに形成する。
方法を提供する。 【解決手段】 半導体素子製造時、基板１０表面に(+)
バイアス電圧と(-)バイアス電圧とを夫々印加しつつMO
(metal organic)ソースを用いてCu薄膜を化学気相蒸着
方法(CVD) により形成する。このとき、(-) バイアス電
圧の印加時には、蒸着するCu薄膜を得ようとする Cu 薄
膜厚さの50％以下の厚さに形成し、(+) バイアス電圧の
印加時には、蒸着するCu薄膜を得ようとするCu薄膜厚さ
の50％以上の厚さに形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体配線材料と
して脚光を浴びている半導体素子のCu薄膜形成方法に関
し、特に、配線特性を向上する技術に関する。
して脚光を浴びている半導体素子のCu薄膜形成方法に関
し、特に、配線特性を向上する技術に関する。
【０００２】
【従来の技術】従来、超高集積半導体素子の金属配線材
料として開発されたCu薄膜は、該Cu薄膜の形成条件とし
て、高い段差で均一な厚さの蒸着を行い、低い温度でも
蒸着を行うようになっているため、MO(metal orgnic)
ソースを用いて高い段差でも均一な塗布を行い得るCVD
(chemical vapour deposition) 法により形成してい
た。
料として開発されたCu薄膜は、該Cu薄膜の形成条件とし
て、高い段差で均一な厚さの蒸着を行い、低い温度でも
蒸着を行うようになっているため、MO(metal orgnic)
ソースを用いて高い段差でも均一な塗布を行い得るCVD
(chemical vapour deposition) 法により形成してい
た。
【０００３】前記MOソースとしてはCu（II）化合物のCu
（II）（β-diketonate)2 と、Cu（Ｉ）化合物のcyclop
entadiene Cu（Ｉ）trialkylphospine、Cu（Ｉ）t-buto
xidetetramer及びLewis-base stabiliged Cu（Ｉ）β
-diketonate 化合物とを用いていた。特に、前記（Ｉ）
価化合物の場合は、大概常温で液体状態になるため、気
ほう管又は液体放出装置(Liquid delivery system) を
使用し、反応チャンバー内部を0.1torr 乃至2torr の圧
力及び140 ℃乃至400 ℃の温度条件に維持し、該内部に
前記MOソースを供給しCVD 方法によりCu薄膜を蒸着して
いた。
（II）（β-diketonate)2 と、Cu（Ｉ）化合物のcyclop
entadiene Cu（Ｉ）trialkylphospine、Cu（Ｉ）t-buto
xidetetramer及びLewis-base stabiliged Cu（Ｉ）β
-diketonate 化合物とを用いていた。特に、前記（Ｉ）
価化合物の場合は、大概常温で液体状態になるため、気
ほう管又は液体放出装置(Liquid delivery system) を
使用し、反応チャンバー内部を0.1torr 乃至2torr の圧
力及び140 ℃乃至400 ℃の温度条件に維持し、該内部に
前記MOソースを供給しCVD 方法によりCu薄膜を蒸着して
いた。
【０００４】又、この場合、Cu薄膜が蒸着する基板の表
面状態に従い潜伏時間が1 分乃至10分くらいかかるが、
この時間を抑制するため、先ずスパッタリング(sputter
ing)方法を施して基板上にCu薄膜を蒸着させ、再びCVD
方法により薄膜を形成するという二重蒸着の複雑な工程
を行っていた。一般にMOソースを用いるCVD 法を施して
形成したCu薄膜の場合、蒸着工程完了後の結晶粒度が大
部分蒸着厚さを超えないようになり、従って蒸着された
Cu薄膜の比抵抗は2 μΩcm(Cu のバルク比抵抗：1.67μ
Ωcm) 程度に止まる。
面状態に従い潜伏時間が1 分乃至10分くらいかかるが、
この時間を抑制するため、先ずスパッタリング(sputter
ing)方法を施して基板上にCu薄膜を蒸着させ、再びCVD
方法により薄膜を形成するという二重蒸着の複雑な工程
を行っていた。一般にMOソースを用いるCVD 法を施して
形成したCu薄膜の場合、蒸着工程完了後の結晶粒度が大
部分蒸着厚さを超えないようになり、従って蒸着された
Cu薄膜の比抵抗は2 μΩcm(Cu のバルク比抵抗：1.67μ
Ωcm) 程度に止まる。
【０００５】更に、結晶粒度がCu薄膜の厚さに至る場合
には、蒸着されたCu薄膜の表面が粗くなって電子移行性
(Electromigration)が低下し、次の工程の食刻(etch)を
容易に行うことができなかった。
には、蒸着されたCu薄膜の表面が粗くなって電子移行性
(Electromigration)が低下し、次の工程の食刻(etch)を
容易に行うことができなかった。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のCu薄膜形成方法においては、1)Cu薄膜の結晶
粒子の大きさが大概の場合、蒸着の厚さを超えないため
微細構造に大いに影響を受ける薄膜の比抵抗値を2 μΩ
cm以下に落とすことが難しく、2)Cu薄膜の結晶粒子がCu
薄膜の厚さに至る場合は薄膜の表面が粗くなって電子移
行性が低下して次の工程が難しくなり、3)基板特性に従
う潜伏時間がかかって処理量(throughtput) が低下し、
4)潜伏時間を抑制するため二重蒸着のような複雑な工程
を行うようになるという不都合な点があった。
うな従来のCu薄膜形成方法においては、1)Cu薄膜の結晶
粒子の大きさが大概の場合、蒸着の厚さを超えないため
微細構造に大いに影響を受ける薄膜の比抵抗値を2 μΩ
cm以下に落とすことが難しく、2)Cu薄膜の結晶粒子がCu
薄膜の厚さに至る場合は薄膜の表面が粗くなって電子移
行性が低下して次の工程が難しくなり、3)基板特性に従
う潜伏時間がかかって処理量(throughtput) が低下し、
4)潜伏時間を抑制するため二重蒸着のような複雑な工程
を行うようになるという不都合な点があった。
【０００７】そこで、本発明はこのような問題点を改善
するため案出されたもので、本発明の目的は、Cu薄膜を
形成するとき、優秀な配線特性を確保するため、バイア
ス電圧の印加によりCu成長膜の微細構造が変化する現像
を利用して結晶粒度を増加させ、薄膜成長初期にかかる
潜伏時間を抑制して、256MDRAM級以上の高集積素子の配
線材に適合するCu薄膜形成方法を提供しようとするもの
である。
するため案出されたもので、本発明の目的は、Cu薄膜を
形成するとき、優秀な配線特性を確保するため、バイア
ス電圧の印加によりCu成長膜の微細構造が変化する現像
を利用して結晶粒度を増加させ、薄膜成長初期にかかる
潜伏時間を抑制して、256MDRAM級以上の高集積素子の配
線材に適合するCu薄膜形成方法を提供しようとするもの
である。
【０００８】
【課題を解決するための手段】このため、請求項１記載
の発明は、半導体素子の製造時、基板表面にバイアス電
圧を印加しながらMO(metal organic)ソースを用いて化
学気相蒸着法によりCu薄膜を形成するようにした。かか
る構成によれば、バイアス電圧の印加によりCu成長膜の
微細構造が変化する現象を利用し結晶密度を増加させ、
Cu薄膜蒸着時にかかる潜伏の時間が抑制され、配線特性
が向上する。
の発明は、半導体素子の製造時、基板表面にバイアス電
圧を印加しながらMO(metal organic)ソースを用いて化
学気相蒸着法によりCu薄膜を形成するようにした。かか
る構成によれば、バイアス電圧の印加によりCu成長膜の
微細構造が変化する現象を利用し結晶密度を増加させ、
Cu薄膜蒸着時にかかる潜伏の時間が抑制され、配線特性
が向上する。
【０００９】請求項２記載の発明は、前記MOソースを、
Cu（II）化合物のCu（II）（β−diketonate）２と、Cu
（Ｉ）化合物のcyclopentadiene Cu（Ｉ）trialkylphos
pine、Cu（Ｉ）t −butoxide tetramer 及びLewis −ba
se stailiged Cu （Ｉ）β−diketonate化合物のいずれ
か１つと、で形成した。かかる構成によれば、Cu薄膜の
微細構造がより一層向上する。
Cu（II）化合物のCu（II）（β−diketonate）２と、Cu
（Ｉ）化合物のcyclopentadiene Cu（Ｉ）trialkylphos
pine、Cu（Ｉ）t −butoxide tetramer 及びLewis −ba
se stailiged Cu （Ｉ）β−diketonate化合物のいずれ
か１つと、で形成した。かかる構成によれば、Cu薄膜の
微細構造がより一層向上する。
【００１０】請求項３記載の発明は、前記バイアス電圧
を、薄膜蒸着の初期には（−）バイアス電圧とし、薄膜
蒸着の後期には（＋）バイアス電圧とした。かかる構成
によれば、薄膜蒸着の初期に印加される（−）バイアス
電圧により短点の潜伏時間が抑制されて厚さの均一性が
改善され、薄膜蒸着の後期に印加される（＋）バイアス
電圧により長点のCu成長膜の微細構造が変化して結晶粒
度が増加する。
を、薄膜蒸着の初期には（−）バイアス電圧とし、薄膜
蒸着の後期には（＋）バイアス電圧とした。かかる構成
によれば、薄膜蒸着の初期に印加される（−）バイアス
電圧により短点の潜伏時間が抑制されて厚さの均一性が
改善され、薄膜蒸着の後期に印加される（＋）バイアス
電圧により長点のCu成長膜の微細構造が変化して結晶粒
度が増加する。
【００１１】請求項４記載の発明は、前記（−）バイア
ス電圧を印加したとき、蒸着されるCu薄膜の厚さを最終
的に得ようとするCu薄膜厚さの50％以下に形成し、
（＋）バイアス電圧を印加したとき、蒸着されるCu薄膜
の厚さを最終的に得ようとするCu薄膜の厚さの50％以上
に形成するようにした。かかる構成によれば、Cu薄膜の
微細構造がより一層向上する。
ス電圧を印加したとき、蒸着されるCu薄膜の厚さを最終
的に得ようとするCu薄膜厚さの50％以下に形成し、
（＋）バイアス電圧を印加したとき、蒸着されるCu薄膜
の厚さを最終的に得ようとするCu薄膜の厚さの50％以上
に形成するようにした。かかる構成によれば、Cu薄膜の
微細構造がより一層向上する。
【００１２】請求項５記載の発明は、前記バイアス電圧
を、薄膜蒸着の初期には（−）バイアス電圧とし、薄膜
蒸着の中期には（＋）バイアス電圧とし、薄膜蒸着の後
期には（−）バイアス電圧とした。かかる構成によれ
ば、薄膜蒸着の初期に印加される（−）バイアス電圧に
より短点の潜伏時間が抑制されて厚さの均一性が改善さ
れ、薄膜蒸着の中期に印加される（＋）バイアス電圧に
より長点のCu成長膜の微細構造が変化して結晶粒度が増
加し、薄膜蒸着の後期に印加される（−）バイアス電圧
により短点の潜伏時間が抑制されて厚さの均一性が改善
される。
を、薄膜蒸着の初期には（−）バイアス電圧とし、薄膜
蒸着の中期には（＋）バイアス電圧とし、薄膜蒸着の後
期には（−）バイアス電圧とした。かかる構成によれ
ば、薄膜蒸着の初期に印加される（−）バイアス電圧に
より短点の潜伏時間が抑制されて厚さの均一性が改善さ
れ、薄膜蒸着の中期に印加される（＋）バイアス電圧に
より長点のCu成長膜の微細構造が変化して結晶粒度が増
加し、薄膜蒸着の後期に印加される（−）バイアス電圧
により短点の潜伏時間が抑制されて厚さの均一性が改善
される。
【００１３】請求項６記載の発明は、前記各（−）バイ
アス電圧を印加したとき、蒸着されるCu薄膜厚さの合計
を最終的に得ようとするCu薄膜厚さの50％以下に形成
し、（＋）バイアス電圧を印加したとき、蒸着されるCu
薄膜の厚さを最終的に得ようとするCu薄膜厚さの50％以
上に形成するようにした。かかる構成によれば、Cu薄膜
の微細構造がより一層向上する。
アス電圧を印加したとき、蒸着されるCu薄膜厚さの合計
を最終的に得ようとするCu薄膜厚さの50％以下に形成
し、（＋）バイアス電圧を印加したとき、蒸着されるCu
薄膜の厚さを最終的に得ようとするCu薄膜厚さの50％以
上に形成するようにした。かかる構成によれば、Cu薄膜
の微細構造がより一層向上する。
【００１４】
【発明の実施の形態】以下、添付図面を参照して本発明
の好ましい実施の形態について詳しく説明する。本発明
は、バイアス電圧(bias voltage)の印加によりCu成長膜
の微細構造が変化する現像を利用してCu薄膜の結晶粒度
(grain size) を増加し、薄膜成長初期にかかる潜伏時
間(incubation time：母材（基板）にCu １ mono-l
ayerの塗布される時間）を減少して優秀な配線特性を確
保し得る半導体素子のCu薄膜形成方法であって、理論的
背景及び実験結果を用いてその形成方法を次に具体的に
説明する。
の好ましい実施の形態について詳しく説明する。本発明
は、バイアス電圧(bias voltage)の印加によりCu成長膜
の微細構造が変化する現像を利用してCu薄膜の結晶粒度
(grain size) を増加し、薄膜成長初期にかかる潜伏時
間(incubation time：母材（基板）にCu １ mono-l
ayerの塗布される時間）を減少して優秀な配線特性を確
保し得る半導体素子のCu薄膜形成方法であって、理論的
背景及び実験結果を用いてその形成方法を次に具体的に
説明する。
【００１５】先ず、前記理論的背景については、CVD 法
を施して得られたCu薄膜のMOソースとして、物理的状
態、蒸気圧、蒸着温度、熱的安定性などの特性面でCu(h
fac)化合物が主に使用される。即ち、“P.Dopelt, MR
S Belletin, August 1994p41”に記載されたよう
にCu(hfc) 化合物は該化合物にくっつく配位子(Ligand
s) に従い多少異なる特性を示している。表１及び表２
にはこのようなCu(I)(hfc)化合物の種類が示されてい
る。
を施して得られたCu薄膜のMOソースとして、物理的状
態、蒸気圧、蒸着温度、熱的安定性などの特性面でCu(h
fac)化合物が主に使用される。即ち、“P.Dopelt, MR
S Belletin, August 1994p41”に記載されたよう
にCu(hfc) 化合物は該化合物にくっつく配位子(Ligand
s) に従い多少異なる特性を示している。表１及び表２
にはこのようなCu(I)(hfc)化合物の種類が示されてい
る。
【００１６】
【表１】
【００１７】
【表２】
【００１８】これらCu(hfc) 化合物の反応段階(reactio
n step) はG.S. Girolamiet alにより研究されてお
り、その過程は“Journal of American Chemical
society 115(1993) 1015 ”に報告されたように次の
6 段階に区分される。ここでは、一例として、Cu+1(hfa
c)(VTMS)MOソースを用いてCu薄膜を蒸着する場合を説明
する。
n step) はG.S. Girolamiet alにより研究されてお
り、その過程は“Journal of American Chemical
society 115(1993) 1015 ”に報告されたように次の
6 段階に区分される。ここでは、一例として、Cu+1(hfa
c)(VTMS)MOソースを用いてCu薄膜を蒸着する場合を説明
する。
【００１９】１段階：2Cu +1(hfac)(VTMS)(g) →2Cu +1
(hfac)(VTMS)(s) ２段階：2Cu +1(hfac)(VTMS)(s) →2Cu +1(hfac)(s) ＋
2VTMS(s) ３段階：2VTMS(s)→2VTMS(g) ４段階：2Cu +1(hfac)(s) →Cu0(hfac)(s)＋Cu+2(hfac)
(s) ５段階：Cu0(hfac)(s)＋Cu+2(hfac)(s) →Cu0(s)＋Cu+2
(hfac)2(s) ６段階：Cu+2(hfac)2(s)→Cu+2(hfac)2(g) このとき、前記反応段階中、4 段階からe-移送(transfe
r)が行われるときだけ、図１に示すようにCu+ (hfac)
(s) から(hfac)+ が分離してCuだけが基板10に蒸着され
る。即ち、既存の基板に電子が充満するか又は基板の電
気電導性が優秀であると、蒸着初期に前記段階の進行が
速くなってCu薄膜の蒸着速度が速くなる。
(hfac)(VTMS)(s) ２段階：2Cu +1(hfac)(VTMS)(s) →2Cu +1(hfac)(s) ＋
2VTMS(s) ３段階：2VTMS(s)→2VTMS(g) ４段階：2Cu +1(hfac)(s) →Cu0(hfac)(s)＋Cu+2(hfac)
(s) ５段階：Cu0(hfac)(s)＋Cu+2(hfac)(s) →Cu0(s)＋Cu+2
(hfac)2(s) ６段階：Cu+2(hfac)2(s)→Cu+2(hfac)2(g) このとき、前記反応段階中、4 段階からe-移送(transfe
r)が行われるときだけ、図１に示すようにCu+ (hfac)
(s) から(hfac)+ が分離してCuだけが基板10に蒸着され
る。即ち、既存の基板に電子が充満するか又は基板の電
気電導性が優秀であると、蒸着初期に前記段階の進行が
速くなってCu薄膜の蒸着速度が速くなる。
【００２０】これは、基板の変化、例えば、酸化膜上と
金属上とにおける薄膜蒸着速度が大いに異なるというこ
とを意味し、このような現象を利用すると選択的蒸着が
可能になる。従って、CVD 法を用いてCu薄膜を蒸着する
過程において、初期にバイアス電圧を基板に印加する
と、Cu核生成(nucleation)のサイト(site)形成を加速す
るか又は抑制することができるし、一旦、1 層(one la
yer)が蒸着された後は前記の現象は低下する。
金属上とにおける薄膜蒸着速度が大いに異なるというこ
とを意味し、このような現象を利用すると選択的蒸着が
可能になる。従って、CVD 法を用いてCu薄膜を蒸着する
過程において、初期にバイアス電圧を基板に印加する
と、Cu核生成(nucleation)のサイト(site)形成を加速す
るか又は抑制することができるし、一旦、1 層(one la
yer)が蒸着された後は前記の現象は低下する。
【００２１】以下、Cu薄膜をバイアス電圧の印加された
状態でCVD 法により形成した場合の微細構造の変化に対
し、実験を行って観察する。即ち、図２に示すCu薄膜形
成模型図で分かるように、Cu薄膜を蒸着する基板10表面
に(+) バイアス電圧と(-) 電圧とを夫々印加し、基板10
とプレート(plate)14間に電流が流れることを防ぐた
め、前記基板10とプレート14間を絶縁膜材質の試片皿12
を用いて絶縁させる。このとき、印加するバイアス電圧
は、(+) 電圧と(-) 電圧とに変換し得るように構成され
ている。
状態でCVD 法により形成した場合の微細構造の変化に対
し、実験を行って観察する。即ち、図２に示すCu薄膜形
成模型図で分かるように、Cu薄膜を蒸着する基板10表面
に(+) バイアス電圧と(-) 電圧とを夫々印加し、基板10
とプレート(plate)14間に電流が流れることを防ぐた
め、前記基板10とプレート14間を絶縁膜材質の試片皿12
を用いて絶縁させる。このとき、印加するバイアス電圧
は、(+) 電圧と(-) 電圧とに変換し得るように構成され
ている。
【００２２】本実施例では、(+) 、(-) 極とその電圧と
を可変しながら実験を行った。その結果、各電圧の大き
さによる差はそれほど大きくなかったが、(+) 電圧と
(-) 電圧との印加により大きく異なり、又蒸着(deposit
ion)条件によって異なるということが観察された。その
結果の一例として、180 ℃の温度及び0.5torr の圧力下
で4000Å厚さにCVD 法によりCu薄膜を蒸着した場合にお
ける、薄膜微細構造の変化を表３に示す。
を可変しながら実験を行った。その結果、各電圧の大き
さによる差はそれほど大きくなかったが、(+) 電圧と
(-) 電圧との印加により大きく異なり、又蒸着(deposit
ion)条件によって異なるということが観察された。その
結果の一例として、180 ℃の温度及び0.5torr の圧力下
で4000Å厚さにCVD 法によりCu薄膜を蒸着した場合にお
ける、薄膜微細構造の変化を表３に示す。
【００２３】
【表３】
【００２４】次いで、図４に示すバイアス電圧印加によ
るCu薄膜の微細構造変化の結果を利用し、該特性を一層
向上させるように薄膜を形成する方法について説明す
る。前記方法の基本的思想は、前述したように基板10表
面にバイアス電圧を印加しながらMOソースとして、Cu
（II）化合物のCu（II）（β-diketonate ）２と、Cu
（Ｉ）化合物の cyclopentadiene Cu（Ｉ）trialkyiph
ospine、Cu（Ｉ）t-butoxide tetramer及びLewis- bas
e stabiliged Cu（Ｉ）β-diketonate 化合物と、その
他MO Cu化合物を用いることである。
るCu薄膜の微細構造変化の結果を利用し、該特性を一層
向上させるように薄膜を形成する方法について説明す
る。前記方法の基本的思想は、前述したように基板10表
面にバイアス電圧を印加しながらMOソースとして、Cu
（II）化合物のCu（II）（β-diketonate ）２と、Cu
（Ｉ）化合物の cyclopentadiene Cu（Ｉ）trialkyiph
ospine、Cu（Ｉ）t-butoxide tetramer及びLewis- bas
e stabiliged Cu（Ｉ）β-diketonate 化合物と、その
他MO Cu化合物を用いることである。
【００２５】Cu 薄膜を形成する方法は大きく二つに区
分されるが、その一つは図３(A)(B)に示すように２段階
の工程を施して形成し、もう一つは図４(A)(C)に示すよ
うに３段階の工程を施して形成する。先ず、図３(A)(B)
に示した２段階工程により、Cu薄膜を形成する場合を説
明する。
分されるが、その一つは図３(A)(B)に示すように２段階
の工程を施して形成し、もう一つは図４(A)(C)に示すよ
うに３段階の工程を施して形成する。先ず、図３(A)(B)
に示した２段階工程により、Cu薄膜を形成する場合を説
明する。
【００２６】即ち、第１段階として、図3(A)に示すよう
に基板10表面に(-) バイアス電圧を印加した状態で、得
ようとする総Cu薄膜厚さの50％未満の厚さを有するよう
に、CVD 法により第１Cu薄膜16を形成する。次いで、第
２段階として、図３(B) に示すように基板10表面に(+)
バイアス電圧を印加し、該状態で得ようとする総Cu薄膜
厚さの50％以上の厚さを有するように、前記第１Cu薄膜
16’上に第２Cu薄膜16をCVD 法により形成して工程を終
了する。
に基板10表面に(-) バイアス電圧を印加した状態で、得
ようとする総Cu薄膜厚さの50％未満の厚さを有するよう
に、CVD 法により第１Cu薄膜16を形成する。次いで、第
２段階として、図３(B) に示すように基板10表面に(+)
バイアス電圧を印加し、該状態で得ようとする総Cu薄膜
厚さの50％以上の厚さを有するように、前記第１Cu薄膜
16’上に第２Cu薄膜16をCVD 法により形成して工程を終
了する。
【００２７】次に、図４(A) 〜(C) に示す３段階工程に
より、Cu薄膜を形成する場合を説明する。即ち、前記図
３(A)(B)に示す方法と同様に、第１段階及び第１段階の
工程を施して、図４(A)(B)に示すように、基板10表面に
第１Cu薄膜16及び第２Cu薄膜16'を順次形成する。
より、Cu薄膜を形成する場合を説明する。即ち、前記図
３(A)(B)に示す方法と同様に、第１段階及び第１段階の
工程を施して、図４(A)(B)に示すように、基板10表面に
第１Cu薄膜16及び第２Cu薄膜16'を順次形成する。
【００２８】その後、第３段階として、図４(C) に示す
ように、基板10表面に再び(-) バイアス電圧を印加し、
この状態で前記第２Cu薄膜16' 上に第３Cu薄膜16" をCV
D 法により形成して工程を終了する。且つ、この場合、
前記第１Cu薄膜16と第３Cu薄膜16”との厚さの和を得よ
うとする総Cu薄膜厚さの50％未満の厚さを有するように
形成し、前記第２Cu薄膜16'の厚さを総Cu薄膜厚さの50
％以上の厚さを有するように形成する。
ように、基板10表面に再び(-) バイアス電圧を印加し、
この状態で前記第２Cu薄膜16' 上に第３Cu薄膜16" をCV
D 法により形成して工程を終了する。且つ、この場合、
前記第１Cu薄膜16と第３Cu薄膜16”との厚さの和を得よ
うとする総Cu薄膜厚さの50％未満の厚さを有するように
形成し、前記第２Cu薄膜16'の厚さを総Cu薄膜厚さの50
％以上の厚さを有するように形成する。
【００２９】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、配線材の特性を一層向上させて、256MDRAM
級以上の高集積素子の配線材料に適合な薄膜を得ること
ができる。また、1)Cu薄膜の比抵抗値を2 μΩcm以下に
下げることができるため、半導体素子の動作速度をより
速くすることができ、2)結晶粒度が増加するに従い電子
移動性が改善されるため、薄膜蒸着初期にかかる潜伏時
間を抑制し処理量を向上することができる。
明によれば、配線材の特性を一層向上させて、256MDRAM
級以上の高集積素子の配線材料に適合な薄膜を得ること
ができる。また、1)Cu薄膜の比抵抗値を2 μΩcm以下に
下げることができるため、半導体素子の動作速度をより
速くすることができ、2)結晶粒度が増加するに従い電子
移動性が改善されるため、薄膜蒸着初期にかかる潜伏時
間を抑制し処理量を向上することができる。
【００３０】請求項２〜請求項６記載の発明によれば、
Cu薄膜の微細構造をより一層向上することができる。
Cu薄膜の微細構造をより一層向上することができる。
【図１】 本発明に係るCu+ (hfac)から(hfac)+ が分離
され基板にCuが蒸着される原理を示す説明図である。
され基板にCuが蒸着される原理を示す説明図である。
【図２】 本発明に係る半導体素子のCu薄膜形成模型図
である。
である。
【図３】 本発明に係る２段階工程によりCu薄膜を形成
する工程を示す図で、(A) は第１段階、(B) は第２段階
を示している。
する工程を示す図で、(A) は第１段階、(B) は第２段階
を示している。
【図４】 本発明に係る３段階工程によりCu薄膜を形成
する工程を示す図で、(A) は第１段階、(B) は第２段
階、(C) は第３段階を示している。
する工程を示す図で、(A) は第１段階、(B) は第２段
階、(C) は第３段階を示している。
【符号の説明】 １０ 基板 １２ 試片皿 １４ プレート １６ 第１Cu薄膜 １６’ 第２Cu薄膜 １６” 第３Cu薄膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ドン ウォン キム 大韓民国、ソウル、エウンピュン−ク、ブ ルクワン−ドン、245−111 (72)発明者 ウォン ジュン リー 大韓民国、ダエジョン、ユースン−ク、ク スン−ドン、373−１ (72)発明者 サ キュン ラー 大韓民国、ソウル、ジューングラン−ク、 ミュンモク−ドン、161−６ (72)発明者 キュン イル リー 大韓民国、ソウル、カンドン−ク、ドーン チョン−ドン、54
Claims (6)
- 【請求項１】半導体素子の製造時、基板表面にバイアス
電圧を印加しながらMO(metal organic)ソースを用いて
化学気相蒸着法によりCu薄膜を形成することを特徴とす
る半導体素子のCu薄膜形成方法。 - 【請求項２】前記MOソースを、Cu（II）化合物のCu（I
I）（β−diketonate）２と、Cu（Ｉ）化合物のcyclope
ntadiene Cu（Ｉ）trialkylphospine、Cu（Ｉ）t −but
oxidetetramer 及びLewis −base stailiged Cu （Ｉ）
β−diketonate化合物のいずれか１つと、で形成するこ
とを特徴とする請求項１記載の半導体素子のCu薄膜形成
方法。 - 【請求項３】前記バイアス電圧は、薄膜蒸着の初期には
（−）バイアス電圧であり、薄膜蒸着の後期には（＋）
バイアス電圧であることを特徴とする請求項１又は２に
記載の半導体素子のCu薄膜形成方法。 - 【請求項４】前記（−）バイアス電圧を印加したとき、
蒸着されるCu薄膜の厚さを最終的に得ようとするCu薄膜
厚さの50％以下に形成し、（＋）バイアス電圧を印加し
たとき、蒸着されるCu薄膜の厚さを最終的に得ようとす
るCu薄膜の厚さの50％以上に形成することを特徴とする
請求項３記載の半導体素子のCu薄膜形成方法。 - 【請求項５】前記バイアス電圧は、薄膜蒸着の初期には
（−）バイアス電圧であり、薄膜蒸着の中期には（＋）
バイアス電圧であり、薄膜蒸着の後期には（−）バイア
ス電圧であることを特徴とする請求項１又は２に記載の
半導体素子のCu薄膜形成方法。 - 【請求項６】前記各（−）バイアス電圧を印加したと
き、蒸着されるCu薄膜厚さの合計を最終的に得ようとす
るCu薄膜厚さの50％以下に形成し、（＋）バイアス電圧
を印加したとき、蒸着されるCu薄膜の厚さを最終的に得
ようとするCu薄膜厚さの50％以上に形成することを特徴
とする請求項５記載の半導体素子のCu薄膜形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR67319/1995 | 1995-12-29 | ||
| KR1019950067319A KR0179797B1 (ko) | 1995-12-29 | 1995-12-29 | 바이어스 전압이 인가된 Cu 박막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09293692A true JPH09293692A (ja) | 1997-11-11 |
| JP2932255B2 JP2932255B2 (ja) | 1999-08-09 |
Family
ID=19447647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8348078A Expired - Fee Related JP2932255B2 (ja) | 1995-12-29 | 1996-12-26 | 半導体素子のＣｕ薄膜形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5817367A (ja) |
| JP (1) | JP2932255B2 (ja) |
| KR (1) | KR0179797B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0975014A1 (en) * | 1998-07-24 | 2000-01-26 | Sharp Kabushiki Kaisha | Enhanced CVD copper adhesion by two-step deposition process |
| WO2020256515A1 (ko) * | 2019-06-21 | 2020-12-24 | 한양대학교에리카산학협력단 | 물질막 및 타겟 패턴의 선택적 제조 방법 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3304807B2 (ja) * | 1997-03-13 | 2002-07-22 | 三菱電機株式会社 | 銅薄膜の成膜方法 |
| US6066196A (en) * | 1998-09-18 | 2000-05-23 | Gelest, Inc. | Method for the chemical vapor deposition of copper-based films and copper source precursors for the same |
| US6037001A (en) * | 1998-09-18 | 2000-03-14 | Gelest, Inc. | Method for the chemical vapor deposition of copper-based films |
| JP3523509B2 (ja) * | 1998-11-27 | 2004-04-26 | シャープ株式会社 | 半導体装置の製造方法 |
| US6337148B1 (en) | 1999-05-25 | 2002-01-08 | Advanced Technology Materials, Inc. | Copper source reagent compositions, and method of making and using same for microelectronic device structures |
| US7166732B2 (en) * | 2004-06-16 | 2007-01-23 | Advanced Technology Materials, Inc. | Copper (I) compounds useful as deposition precursors of copper thin films |
| TW200745140A (en) * | 2006-06-02 | 2007-12-16 | Advanced Tech Materials | Copper (I) amidinates and guanidinates, mixed ligand copper complexes, and compositions for chemical vapor deposition, atomic layer deposition, and rapid vapor deposition of copper |
| TW200825200A (en) * | 2006-12-05 | 2008-06-16 | Advanced Tech Materials | Metal aminotroponiminates, bis-oxazolinates and guanidinates |
| US7750173B2 (en) | 2007-01-18 | 2010-07-06 | Advanced Technology Materials, Inc. | Tantalum amido-complexes with chelate ligands useful for CVD and ALD of TaN and Ta205 thin films |
| US8592312B2 (en) * | 2007-06-07 | 2013-11-26 | Globalfoundries Inc. | Method for depositing a conductive capping layer on metal lines |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5221416A (en) * | 1990-05-31 | 1993-06-22 | Matsushita Electric Industrial Co., Ltd. | Plasma surface treating method |
| US5096737A (en) * | 1990-10-24 | 1992-03-17 | International Business Machines Corporation | Ligand stabilized +1 metal beta-diketonate coordination complexes and their use in chemical vapor deposition of metal thin films |
| US5098516A (en) * | 1990-12-31 | 1992-03-24 | Air Products And Chemicals, Inc. | Processes for the chemical vapor deposition of copper and etching of copper |
| US5395642A (en) * | 1992-10-21 | 1995-03-07 | Solvay Deutschland Gmbh | Process for depositing layers having high specific electrical conductivity |
| US5358743A (en) * | 1992-11-24 | 1994-10-25 | University Of New Mexico | Selective and blanket chemical vapor deposition of Cu from (β-diketonate)Cu(L)n by silica surface modification |
| US5441766A (en) * | 1994-08-25 | 1995-08-15 | Korea Institute Of Science And Technology | Method for the production of highly pure copper thin films by chemical vapor deposition |
| US5534314A (en) * | 1994-08-31 | 1996-07-09 | University Of Virginia Patent Foundation | Directed vapor deposition of electron beam evaporant |
-
1995
- 1995-12-29 KR KR1019950067319A patent/KR0179797B1/ko not_active Expired - Fee Related
-
1996
- 1996-12-23 US US08/772,290 patent/US5817367A/en not_active Expired - Lifetime
- 1996-12-26 JP JP8348078A patent/JP2932255B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0975014A1 (en) * | 1998-07-24 | 2000-01-26 | Sharp Kabushiki Kaisha | Enhanced CVD copper adhesion by two-step deposition process |
| WO2020256515A1 (ko) * | 2019-06-21 | 2020-12-24 | 한양대학교에리카산학협력단 | 물질막 및 타겟 패턴의 선택적 제조 방법 |
| US11976364B2 (en) | 2019-06-21 | 2024-05-07 | Industry-University Cooperation Foundation Hanyang University Erica Campus | Method for selectively manufacturing material layer and target pattern |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2932255B2 (ja) | 1999-08-09 |
| KR970052543A (ko) | 1997-07-29 |
| US5817367A (en) | 1998-10-06 |
| KR0179797B1 (ko) | 1999-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2828540B2 (ja) | シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法 | |
| US7407876B2 (en) | Method of plasma enhanced atomic layer deposition of TaC and TaCN films having good adhesion to copper | |
| US6139699A (en) | Sputtering methods for depositing stress tunable tantalum and tantalum nitride films | |
| US5580823A (en) | Process for fabricating a collimated metal layer and contact structure in a semiconductor device | |
| US4424101A (en) | Method of depositing doped refractory metal silicides using DC magnetron/RF diode mode co-sputtering techniques | |
| US20020146513A1 (en) | Cvd ruthenium seed for cvd ruthenium deposition | |
| JPH09293692A (ja) | 半導体素子のＣｕ薄膜形成方法 | |
| JPH0390572A (ja) | 半導体ウェーハ上へのタングステン層のｃｖｄ蒸着方法 | |
| JP2001007204A (ja) | 多層配線の構造及びその製造方法 | |
| JPS62267472A (ja) | メタルシリサイドの低圧化学蒸着 | |
| CN112376024B (zh) | 一种氧化物薄膜的制备方法 | |
| JP3189780B2 (ja) | 半導体装置の製造装置及びその製造方法 | |
| JP2002517084A (ja) | 抵抗の温度係数が低い抵抗体およびその製造方法 | |
| US6436820B1 (en) | Method for the CVD deposition of a low residual halogen content multi-layered titanium nitride film having a combined thickness greater than 1000 Å | |
| WO1994019509A1 (fr) | Procede et appareil de formage d'une couche___________________ | |
| JPH06283453A (ja) | 半導体装置製造方法 | |
| JP2002510143A (ja) | 金属の化学蒸着におけるエッジ効果を除去する方法 | |
| JP2004536463A5 (ja) | ||
| JP2001520314A (ja) | 金属被膜の化学蒸着法 | |
| JPH07321068A (ja) | 金属配線形成方法及びこれに使用されるスパッタリング装置 | |
| TW202303763A (zh) | 通過pvd法控制低電阻材料的電阻率和結晶度的方法 | |
| JP3727693B2 (ja) | ＴｉＮ膜製造方法 | |
| CN112701036B (zh) | 一种半导体元件的制造方法 | |
| JPH0414493B2 (ja) | ||
| JP2003517514A (ja) | アルミニウム含有膜のスパッタ蒸着において水素及び酸素ガスを利用する方法及びそれによって得られるアルミニウム含有膜 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |