JPH09293760A - レベリング装置および半導体装置の製造方法 - Google Patents

レベリング装置および半導体装置の製造方法

Info

Publication number
JPH09293760A
JPH09293760A JP8106728A JP10672896A JPH09293760A JP H09293760 A JPH09293760 A JP H09293760A JP 8106728 A JP8106728 A JP 8106728A JP 10672896 A JP10672896 A JP 10672896A JP H09293760 A JPH09293760 A JP H09293760A
Authority
JP
Japan
Prior art keywords
bump
bump electrodes
leveling device
bump electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8106728A
Other languages
English (en)
Inventor
Yuichi Sakata
雄一 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP8106728A priority Critical patent/JPH09293760A/ja
Publication of JPH09293760A publication Critical patent/JPH09293760A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ヒゲを有するバンプ電極に対してレベリング
装置を用いると、それぞれのバンプ電極が頭頂が複数に
なるため、接着面積が広がるため導電性接着剤がはみ出
すこととなり、隣あったバンプ電極同士が導電性接着剤
によってショートしてしまうことを防止することを目的
とするものである。 【解決手段】 レベリング装置11の平坦部11aによ
り、バンプ電極14の頭頂部14aを潰してバンプ電極
14の高さを統一する。また、傾斜部11bがヒゲ14
bを内側に押し込みバンプ電極14の頭頂を一つにす
る。これにより、バンプ電極14の頭頂を一つにするこ
とができ、バンプ電極14同士が導電性接着剤によって
ショートすることを防止することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子と半導
体キャリヤとを接続するバンプ電極の高さを1つにする
半導体装置の製造方法およびレベリング装置に関するも
のである。
【0002】
【従来の技術】近年、半導体パッケージは多ピン化、狭
ピッチ化の傾向にある。
【0003】このような半導体パッケージを実現する技
術として、特公平6−224259号公報に記載された
製造方法がある。
【0004】この製造方法は、半導体素子と電極の集合
体である半導体キャリアとをバンプ電極によって接続す
ることにより、従来のワイヤーによる接続と比べて半導
体パッケージの小型化を図るものである。
【0005】以下、従来の半導体装置の製造方法につい
て説明する。まず、図4に示すように、半導体素子1の
パッド電極2上に、バンプ電極を形成する。形成方法と
しては、例えば特開平7−183303号公報に記載さ
れているように、ワイヤー先端のボール3をパッド電極
2に圧着(図4(b)参照)したのち、キャピラリ4を
半導体素子1の端へループ状に移動(同図(c)参照)
させることによってワイヤーを折り返し、そのテールを
圧着しバンプを形成する(同図(d)参照)。
【0006】次に、半導体素子1上に形成されたバンプ
電極と半導体キャリアとを接着するため、レベリングに
よってバンプ電極の高さを統一する。
【0007】図5は、従来のレベリングの工程図であ
り、5はレベリング装置、6は電極パッドに形成された
バンプ電極である。また、図6は半導体素子1を図5に
示す矢印の方向からみた外観図であり、バンプ電極6は
半導体素子1の外側に複数個並んでいる。
【0008】まず、図5のバンプ電極6を図7に示すよ
うにレベリング装置5に押し付けることにより全てのバ
ンプ電極6の高さhを統一する。なお、レベリング装置
5はレベリング専用のものである必要はなく、一般には
半導体キャリヤを用いる。
【0009】次に、バンプ電極6に導電性接着剤を転写
したのち、半導体キャリヤと接着する(図示せず)。
【0010】これにより、バンプ電極6の高さは統一さ
れ、全てのバンプ電極6と半導体キャリヤとが導電性接
着剤により接続される。
【0011】
【発明が解決しようとする課題】しかしながら、図8に
示すようなヒゲ6aを有するバンプ電極6が形成される
ことがある。このようなバンプ電極6に対して図5のレ
ベリング装置5を用いると、図9に示すようにそれぞれ
のバンプ電極6が頭頂6bとヒゲ6aのように複数にな
るため、導電性接着剤を転写するとバンプ電極6の頭頂
6bのみならずヒゲ6aの間にも導電性接着剤が付着す
る。
【0012】このため、バンプ電極6と半導体キャリヤ
(レベリング装置5)とを接着すると、接着面積が広が
るため導電性接着剤がはみ出すこととなり、隣あったバ
ンプ電極6同士が導電性接着剤によってショートしてし
まうという問題があった。
【0013】本発明は上記従来の問題点を解決するため
のもので、バンプ電極の頭頂を1つにすることができる
レベリング装置を提供することを目的とする。
【0014】
【課題を解決するための手段】この目的を達成するため
に本発明のレベリング装置は、バンプ電極に発生したヒ
ゲ不良をバンプ側に押し込むことによりバンプ電極の頭
頂を1つにすることを特徴とするものである。
【0015】
【発明の実施の形態】本発明は、バンプ電極に発生した
ヒゲ不良をバンプ電極側に押し込むことによりバンプ電
極の頭頂を1つにすることを特徴とするものであり、バ
ンプ電極の頭頂を1つにすることができるという作用を
有する。
【0016】以下、本発明の実施の形態について説明す
る。まず、従来の半導体装置の製造方法と同様に、図4
の工程を経て、図1に示すように半導体素子12のパッ
ド電極13上にバンプ電極14を形成する。
【0017】次に、図1のレベリング装置11の平坦部
11aが、バンプの頭頂部14aを潰してバンプ電極1
4の高さを統一する。これにより、バンプ電極14の高
さが統一されるため、全てのバンプ電極14が半導体キ
ャリアと接着することができる。すなわち、バンプ電極
14の高さが不統一であると、高いバンプ電極14のみ
が半導体キャリアと接着され、低いバンプ電極14は半
導体キャリアと接着されないという問題が生じるが、こ
れを防止することができる。
【0018】また、レベリング装置11の傾斜部11b
が、ヒゲ14bを内側に押し込みバンプ電極14の頭頂
部を1点にする(図3参照)。ヒゲ14bを内側に押し
込めるのは、図4の工程で隣り合うバンプ電極14また
は半導体素子にキャピラリ4が接触しないようにするた
め、キャピラリ4は半導体素子1の端に向かって移動す
るからである。このため、半導体素子12の端に向かっ
てのびているヒゲ14bを押し込めるため、バンプ電極
14に対する導電性ペーストの転写量が頭頂部14aの
面積に応じたものとなる。これにより、半導体キャリア
との接着のとき半導体接着剤がはみ出て隣のバンプ電極
14と接触しショートとなることを防止することができ
る。
【0019】次に、レベリング装置11の形状について
説明する。図2は、図1の矢印の方向からみたレベリン
グ装置11の外観図であり、傾斜部11bは平坦部11
aを囲うように設けられている。
【0020】なお、レベリング装置11の平坦部11a
の幅は、半導体素子12の両端のバンプ電極14間の距
離より大きくする必要がある。レベリング装置11の平
坦部11aの幅が小さいとバンプ電極14の高さを統一
することができないからである。但し、平坦部11aの
幅がバンプ電極14間の距離より大き過ぎると、傾斜部
11bによりヒゲ14bをバンプ電極14に押し付ける
ことができず頭頂が1つにできない。
【0021】また、レベリング装置11の傾斜部の角度
は、45度ぐらいが好ましい。90度に近づくと大きな
ヒゲに対して傾斜部が機能せず、0度に近づくとヒゲを
バンプ電極14に押し付けることができないからであ
る。
【0022】また、レベリング装置11の傾斜部11b
の高さs(図1参照)は、バンプ電極14をレベリング
したとき、半導体素子12およびこれの台に接触しない
ようにする必要がある。接触すると、レベリングができ
ないからである。
【0023】
【発明の効果】以上のように本発明は、傾斜部を設ける
ことによりバンプの頭頂を一つにすることができる優れ
たレベリング装置および半導体装置の製造方法を実現で
きるものである。
【図面の簡単な説明】
【図1】本発明の一実施の形態におけるレベリング装置
と半導体素子の外観図
【図2】レベリング装置11の外観図
【図3】レベリングの概念図
【図4】バンプ電極の形成工程図
【図5】従来のレベリングの概念図
【図6】半導体素子の上面図
【図7】レベリングの概念図
【図8】レベリング装置と半導体素子の外観図
【図9】レベリングの概念図
【符号の説明】
1 半導体素子 2 パッド電極 3 ワイヤー先端のボール 4 キャピラリ 5 レベリング装置 6 バンプ電極 11 レベリング装置 11a 平坦部 11b 傾斜部 12 半導体素子 13 パッド電極 14 バンプ電極 14a 頭頂部 14b ヒゲ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 バンプ電極に発生したヒゲ不良をバンプ
    電極側に押し込むことによりバンプ電極の頭頂を1つに
    することを特徴とするレベリング装置。
  2. 【請求項2】 バンプ電極の頭頂を押え込むことにより
    全てのバンプ電極の頭頂の高さを合わせるとともに、バ
    ンプ電極に発生したヒゲ不良を内側に押し込むことによ
    りバンプ電極の頭頂を1つにすることを特徴とするレベ
    リング装置。
  3. 【請求項3】 バンプ電極の頭頂を押え込むことにより
    全てのバンプ電極の頭頂の高さを合わせる平坦部と、バ
    ンプ電極に発生したヒゲ不良を内側に押し込む傾斜部と
    を有することを特徴とするレベリング装置。
  4. 【請求項4】 キャピラリ先端から導出された金属ワイ
    ヤーの先端に膨頭部を形成する工程と、 前記頭頂部を前記キャピラリ先端部で半導体素子上のパ
    ッド部に押し当てて、前記膨頭部を押しつぶし前記膨頭
    部と前記パッド部とを圧着する工程と、 前記キャピラリを半導体素子の端に向けて移動すること
    によりバンプ電極を形成する工程と、 前記バンプ電極に発生したヒゲをバンプ電極側に押し込
    むことによりバンプ電極の頭頂を1つにすることを特徴
    とする半導体装置の製造方法。
JP8106728A 1996-04-26 1996-04-26 レベリング装置および半導体装置の製造方法 Pending JPH09293760A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8106728A JPH09293760A (ja) 1996-04-26 1996-04-26 レベリング装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8106728A JPH09293760A (ja) 1996-04-26 1996-04-26 レベリング装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH09293760A true JPH09293760A (ja) 1997-11-11

Family

ID=14441006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8106728A Pending JPH09293760A (ja) 1996-04-26 1996-04-26 レベリング装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH09293760A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164630A (ja) * 1998-11-26 2000-06-16 Matsushita Electric Ind Co Ltd 電子部品の実装方法及び電子部品実装基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164630A (ja) * 1998-11-26 2000-06-16 Matsushita Electric Ind Co Ltd 電子部品の実装方法及び電子部品実装基板

Similar Documents

Publication Publication Date Title
US6359342B1 (en) Flip-chip bumping structure with dedicated test pads on semiconductor chip and method of fabricating the same
JPH11312711A (ja) 電子部品の接続方法
JPH11121543A (ja) チップスケールパッケージ
JPS61274333A (ja) 半導体装置
JP3430976B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JPH09293760A (ja) レベリング装置および半導体装置の製造方法
JPH10270623A (ja) ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法
JP3777840B2 (ja) 半導体装置の実装方法
JPS5930538Y2 (ja) 半導体装置
JPH0547836A (ja) 半導体装置の実装構造
JPH0713232Y2 (ja) サーディップ型半導体装置
JP3174238B2 (ja) 半導体装置およびその製造方法
JP2970755B2 (ja) 半導体装置
JPH0239445A (ja) 半導体装置
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JPH0677284A (ja) 半導体装置
JP2006041224A (ja) 電子装置および電子装置の実装構造
JPH02211643A (ja) 半導体装置
JPS63239852A (ja) 半導体装置
JPH0428241A (ja) 半導体装置の製造方法
JP2003007954A (ja) 樹脂封止型半導体装置の製造方法
JP2785441B2 (ja) 半導体装置とその製造方法
JPH09252020A (ja) 半導体装置およびその製造方法
JPS61125028A (ja) 半導体装置