JPH0547836A - 半導体装置の実装構造 - Google Patents
半導体装置の実装構造Info
- Publication number
- JPH0547836A JPH0547836A JP3200719A JP20071991A JPH0547836A JP H0547836 A JPH0547836 A JP H0547836A JP 3200719 A JP3200719 A JP 3200719A JP 20071991 A JP20071991 A JP 20071991A JP H0547836 A JPH0547836 A JP H0547836A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead frame
- lead
- leads
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 狭ピッチ、多リードの半導体装置を得るこ
と。 【構成】 半導体素子1の電極へ絶縁フィルムに形成し
たＴＡＢ式半導体装置10とリードフレーム2を接続し樹
脂4で封止したことにより従来のワイヤ接続方式と比べ
狭ピッチ、多リードの半導体装置が得られる。
と。 【構成】 半導体素子1の電極へ絶縁フィルムに形成し
たＴＡＢ式半導体装置10とリードフレーム2を接続し樹
脂4で封止したことにより従来のワイヤ接続方式と比べ
狭ピッチ、多リードの半導体装置が得られる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、さら
に詳しくは、半導体素子とリードフレームとの接続方式
を改良しさらに、接合性を高めたさせた半導体装置の実
装構造に関するものである。
に詳しくは、半導体素子とリードフレームとの接続方式
を改良しさらに、接合性を高めたさせた半導体装置の実
装構造に関するものである。
【０００２】
【従来の技術】最近の電子機器は、小形化、軽量化、高
機能化が著しく、これに伴って電子機器に搭載される半
導体装置も、小形、表面実装形、高密度実装の要求が強
くなっている。
機能化が著しく、これに伴って電子機器に搭載される半
導体装置も、小形、表面実装形、高密度実装の要求が強
くなっている。
【０００３】図５(a) はパッケージの四方にリードが設
けられた従来の半導体装置（以下ＱＦＰという）の一例
を示す平面図、図５(b) はそのＢ−Ｂ断面図である。図
において、1は半導体素子、2は半導体素子1の電極に対
応してリードフレーム（図示せず）に形成されたリード
で、以下半導体素子1と接続する側をインナーリード2
a、その反対側をアウターリード2bということがある。
3は金、アルミニウム等からなり、半導体素子1の電極
とこれに対応したリード2とを接続するワイヤである。4
は半導体素子1 、インナーリード2a及びワイヤ3を封止
したパッケージである。このような半導体装置は、リー
ドフレームのデバイスホール内に半導体素子1を搭載
し、ボンディングツールを用い半導体素子1の各電極と
これに対応したリード2とをそれぞれワイヤ3で接続す
る。ついで、これら各素子の劣化を防止するため、エポ
キシ樹脂などによりパッケージ4し、各リード2を必要な
長さでリードフレームから切断し、図５(b) 図に示すよ
うにフォーミングする。
けられた従来の半導体装置（以下ＱＦＰという）の一例
を示す平面図、図５(b) はそのＢ−Ｂ断面図である。図
において、1は半導体素子、2は半導体素子1の電極に対
応してリードフレーム（図示せず）に形成されたリード
で、以下半導体素子1と接続する側をインナーリード2
a、その反対側をアウターリード2bということがある。
3は金、アルミニウム等からなり、半導体素子1の電極
とこれに対応したリード2とを接続するワイヤである。4
は半導体素子1 、インナーリード2a及びワイヤ3を封止
したパッケージである。このような半導体装置は、リー
ドフレームのデバイスホール内に半導体素子1を搭載
し、ボンディングツールを用い半導体素子1の各電極と
これに対応したリード2とをそれぞれワイヤ3で接続す
る。ついで、これら各素子の劣化を防止するため、エポ
キシ樹脂などによりパッケージ4し、各リード2を必要な
長さでリードフレームから切断し、図５(b) 図に示すよ
うにフォーミングする。
【０００４】
【発明が解決しようとする課題】前途のように、半導体
装置は小形化、高密度実装の要求が高まっており、上途
のＱＦＰ形の半導体装置においては、現在既にリードの
数は200 本を越えておりさらに高密度化のすう勢にあ
る。
装置は小形化、高密度実装の要求が高まっており、上途
のＱＦＰ形の半導体装置においては、現在既にリードの
数は200 本を越えておりさらに高密度化のすう勢にあ
る。
【０００５】しかしながら、リードフレームのインナリ
ード2aのピッチＰは、エッチング能力から板厚ｔの２倍
程度、即ちＰ≒２ｔが限界であり、このような制約のた
めファインピッチ化することは困難である。一方、半導
体素子1の電極とインナーリード2aの先端部との間隔を
広くすればインナーリード2aの数をある程度増加するこ
とができるが、このためにはワイヤ3を長くしなければ
ならない。しかし、ワイヤ3を長くすると隣接するワイ
ヤ3と接触して短絡したり、パッケージ4の際に倒れたり
するため、一般にワイヤ3の長さは2.5mm程度とされてい
る。
ード2aのピッチＰは、エッチング能力から板厚ｔの２倍
程度、即ちＰ≒２ｔが限界であり、このような制約のた
めファインピッチ化することは困難である。一方、半導
体素子1の電極とインナーリード2aの先端部との間隔を
広くすればインナーリード2aの数をある程度増加するこ
とができるが、このためにはワイヤ3を長くしなければ
ならない。しかし、ワイヤ3を長くすると隣接するワイ
ヤ3と接触して短絡したり、パッケージ4の際に倒れたり
するため、一般にワイヤ3の長さは2.5mm程度とされてい
る。
【０００６】このように、従来のリードフレームを用い
てワイヤでボンディングする方式の半導体装置において
は、リードのピッチ及びワイヤの長さに技術的限界があ
り、リードの数をこれ以上増加することは困難であっ
た。
てワイヤでボンディングする方式の半導体装置において
は、リードのピッチ及びワイヤの長さに技術的限界があ
り、リードの数をこれ以上増加することは困難であっ
た。
【０００７】本発明は、上記の課題を解決すべくなされ
たもので、キャリアフィルムに接続した半導体素子をリ
ードフレームに実装することにより、狭ピッチ、多リー
ドの半導体装置の実装構造を得ることを目的としたもで
ある。
たもので、キャリアフィルムに接続した半導体素子をリ
ードフレームに実装することにより、狭ピッチ、多リー
ドの半導体装置の実装構造を得ることを目的としたもで
ある。
【０００８】
【課題を解決するための手段】本発明が係る半導体装置
は、半導体素子の電極へ絶縁性フィルムに形成した回路
パターンのインナーリードをそれぞれ接続して外形切断
したＴＡＢ式半導体装置と、多数のリードを有するリー
ドフレームとからなり、前記ＴＡＢ式半導体装置の回路
パターンのアウターリードをリードフレームのリードに
それぞれ接続して樹脂で封止したものである。
は、半導体素子の電極へ絶縁性フィルムに形成した回路
パターンのインナーリードをそれぞれ接続して外形切断
したＴＡＢ式半導体装置と、多数のリードを有するリー
ドフレームとからなり、前記ＴＡＢ式半導体装置の回路
パターンのアウターリードをリードフレームのリードに
それぞれ接続して樹脂で封止したものである。
【０００９】またリードフレームのインナーリードには
んだバンプを設け、あるいはＴＡＢ式半導体装置のアウ
ターリードにこのはんだバンプに対応して凹部を設けた
ものである。
んだバンプを設け、あるいはＴＡＢ式半導体装置のアウ
ターリードにこのはんだバンプに対応して凹部を設けた
ものである。
【００１０】
【実施例】図１(a) は本発明実施例の縦断面図である。
【００１１】図において、10はキャリアフィルムに設け
た回路パターンのインナーリード13aに半導体素子1 を
接続した半導体装置（以下ＴＡＢ式半導体装置という）
である。このＴＡＢ式半導体装置10は図４(a) に示すよ
うに、ポリイミドフィルム等からなり、所定の間隔で多
数のデバイスホール12が設けられた長尺（例えば300
ｍ）のキャリアフィルム11に、各デバイスホール12ごと
に銅箔等からなる多数の回路パターン13を形成してその
一端をデバイスホール12に突出させ、インナーリード13
a とする。そして、デバイスホール12に半導体素子1を
配設し、その各電極にボンディングツールによりインナ
ーリード13aを接続して、回路パターン13を１点鎖線14
の位置で切断したものである。この状態を図４(b) 示
す。なお、回路パターン13の下面には例えば錫メッキが
施してある。15はテスト用パッド、16はキャリアフィル
ム11を搬送するためのスプロケット穴である。2 はリー
ドフレームのリード（以下単にリードフレームという）
で、その上面にははんだメッキが施されている。4 は、
例えばエポキシ樹脂で封止したパッケージである。
た回路パターンのインナーリード13aに半導体素子1 を
接続した半導体装置（以下ＴＡＢ式半導体装置という）
である。このＴＡＢ式半導体装置10は図４(a) に示すよ
うに、ポリイミドフィルム等からなり、所定の間隔で多
数のデバイスホール12が設けられた長尺（例えば300
ｍ）のキャリアフィルム11に、各デバイスホール12ごと
に銅箔等からなる多数の回路パターン13を形成してその
一端をデバイスホール12に突出させ、インナーリード13
a とする。そして、デバイスホール12に半導体素子1を
配設し、その各電極にボンディングツールによりインナ
ーリード13aを接続して、回路パターン13を１点鎖線14
の位置で切断したものである。この状態を図４(b) 示
す。なお、回路パターン13の下面には例えば錫メッキが
施してある。15はテスト用パッド、16はキャリアフィル
ム11を搬送するためのスプロケット穴である。2 はリー
ドフレームのリード（以下単にリードフレームという）
で、その上面にははんだメッキが施されている。4 は、
例えばエポキシ樹脂で封止したパッケージである。
【００１２】上記のようなＴＡＢ式半導体装置10をリー
ドフレーム2に実装するには、リードフレームのデバイ
スホールにＴＡＢ式半導体装置10の半導体素子1を、そ
の能動面を上にして配設し、図１(c) に示すように各ア
ウターリード13b をリードフレーム2に整合させる。そ
して図１(b) に示すようにヒータを内蔵したボンディン
グツール20によりアウターリード13bを加圧かつ加熱す
れば、アウタリード13bに設けた錫メッキとリードフレ
ーム2に設けられたはんだメッキとが溶融し両者は強固
に熱圧着される。
ドフレーム2に実装するには、リードフレームのデバイ
スホールにＴＡＢ式半導体装置10の半導体素子1を、そ
の能動面を上にして配設し、図１(c) に示すように各ア
ウターリード13b をリードフレーム2に整合させる。そ
して図１(b) に示すようにヒータを内蔵したボンディン
グツール20によりアウターリード13bを加圧かつ加熱す
れば、アウタリード13bに設けた錫メッキとリードフレ
ーム2に設けられたはんだメッキとが溶融し両者は強固
に熱圧着される。
【００１３】各アウターリード13bとリードフレーム2と
の接合が終ったときは、半導体素子1、回路パターン13
を含むキャリアフィルム11及びリードフレームのインナ
ーリード2aを例えばエポキシ樹脂で封止してパッケージ
4し、リード2のアウターリード2bを切断してフォーミン
グすれば半導体装置の製造は終了する。
の接合が終ったときは、半導体素子1、回路パターン13
を含むキャリアフィルム11及びリードフレームのインナ
ーリード2aを例えばエポキシ樹脂で封止してパッケージ
4し、リード2のアウターリード2bを切断してフォーミン
グすれば半導体装置の製造は終了する。
【００１４】図２は本発明の他の実施例の要部を示すも
ので、図２(a) は側面図、図２(b)は平面図である。本
実施例はリードフレームのインナーリード2aの上にはん
だバンプ5を形成したものである。リードフレームのイ
ンナーリード2aを上記のように構成したことによりリー
ドフレームのインナーリード2aとＴＡＢ式半導体装置の
アウターリード 13bとの間にはんだ量が増えるため確実
に接合できさらに強度を向上することができる。
ので、図２(a) は側面図、図２(b)は平面図である。本
実施例はリードフレームのインナーリード2aの上にはん
だバンプ5を形成したものである。リードフレームのイ
ンナーリード2aを上記のように構成したことによりリー
ドフレームのインナーリード2aとＴＡＢ式半導体装置の
アウターリード 13bとの間にはんだ量が増えるため確実
に接合できさらに強度を向上することができる。
【００１５】図３は本発明のさらに他の実施例の要部を
示すもので図３(a)は側面図、図３(b) は平面図であ
る。本実施例においてはリードフレームのインナーリー
ド上に図２の実施例の場合と同様にはんだバンプ5を設
けると共に、ＴＡＢ式半導体装置のリードにリードフレ
ームのバンプと対応する位置にハーフエッチング等によ
り凹部13cを設けこの凹部13cとリードフレームのはんだ
バンプ5を合わせ両者を接合するようにしたものであ
る。
示すもので図３(a)は側面図、図３(b) は平面図であ
る。本実施例においてはリードフレームのインナーリー
ド上に図２の実施例の場合と同様にはんだバンプ5を設
けると共に、ＴＡＢ式半導体装置のリードにリードフレ
ームのバンプと対応する位置にハーフエッチング等によ
り凹部13cを設けこの凹部13cとリードフレームのはんだ
バンプ5を合わせ両者を接合するようにしたものであ
る。
【００１６】このように構成したことにより、ＴＡＢ式
半導体装置のリード13とリードフレームのリード2との
位置合わせが容易になり、そのうえ接合強度を高めるこ
とができる。
半導体装置のリード13とリードフレームのリード2との
位置合わせが容易になり、そのうえ接合強度を高めるこ
とができる。
【００１７】
【発明の効果】以上の説明から明らかなように、本発明
はワイヤを使用せず、狭ピッチ、多リードが可能なＴＡ
Ｂ式半導体装置のアウターリードをリードフレームのリ
ードに接続するようにしたので、半導体素子とリードフ
レームのリードの先端部との間隔を広げることができ、
このためリードの数を増加することができる。またワイ
ヤを使用しないのでピッチを小さくしても短絡事故を生
ずることもない。
はワイヤを使用せず、狭ピッチ、多リードが可能なＴＡ
Ｂ式半導体装置のアウターリードをリードフレームのリ
ードに接続するようにしたので、半導体素子とリードフ
レームのリードの先端部との間隔を広げることができ、
このためリードの数を増加することができる。またワイ
ヤを使用しないのでピッチを小さくしても短絡事故を生
ずることもない。
【００１８】さらに、ＴＡＢ式半導体装置を使用したの
で、半導体素子の特性試験が容易である。
で、半導体素子の特性試験が容易である。
【００１９】また、リードフレームのインナーリードに
はんだバンプを設け、あるいはＴＡＢ式半導体装置のア
ウターリードにこのはんだバンプに対応して凹部を設け
ることにより位置合わせが容易で接合強度を高めること
ができる等、実施による効果大である。
はんだバンプを設け、あるいはＴＡＢ式半導体装置のア
ウターリードにこのはんだバンプに対応して凹部を設け
ることにより位置合わせが容易で接合強度を高めること
ができる等、実施による効果大である。
【図１】(a) は本発明実施例の断面図。 (b) はその要部の側面図。 (c) は平面図。
【図２】(a) は本発明の他の実施例の要部を示す側面
図。 (b) はその平面図。
図。 (b) はその平面図。
【図３】(a) は本発明のさらに他の実施例の要部を示す
側面図。 (b) はその平面図。
側面図。 (b) はその平面図。
【図４】(a) はＴＡＢ式半導体装置の一例の平面図。 (b) はそのＡ−Ａ断面図。
【図５】(a) は従来のＱＦＰ形半導体装置の一例を示す
平面図。 (b) はそのＢ−Ｂ断面図。
平面図。 (b) はそのＢ−Ｂ断面図。
1： 半導体素子 2： リードフレーム 2a： リードフレームのインナーリード 2b： リードフレームのアウターリード 3： ワイヤ 4： パッケージ 5： はんだバンプ 10： ＴＡＢ式半導体装置 11： キャリアフィルム 12： デバイスホール 13： 回路パターン 13a： インナーリード 13b： アウターリード 13c： 凹部 15： テスト用パット 16： スプロケット穴 20： ツール
Claims (3)
- 【請求項１】 半導体素子の電極へ絶縁性フィルムに形
成した回路パターンのインナーリードをそれぞれ接続し
て外形切断したＴＡＢ式半導体装置と、多数のリードを
有するリードフレームとからなり、前記ＴＡＢ式半導体
装置の回路パターンのアウターリードを前記リードフレ
ームのリードにそれぞれ接続して樹脂で封止したことを
特徴とする半導体装置の実装構造。 - 【請求項２】 前記リードフレームのインナーリードに
はんだバンプを形成したことを特徴とする請求項１記載
の半導体装置の実装構造。 - 【請求項３】 前記リードフレームのインナーリードに
はんだバンプ形成すると共に、前記ＴＡＢ式半導体装置
の前記はんだバンプと対応する位置に凹部を設けてなる
請求項１記載の半導体装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3200719A JPH0547836A (ja) | 1991-08-09 | 1991-08-09 | 半導体装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3200719A JPH0547836A (ja) | 1991-08-09 | 1991-08-09 | 半導体装置の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547836A true JPH0547836A (ja) | 1993-02-26 |
Family
ID=16429069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3200719A Pending JPH0547836A (ja) | 1991-08-09 | 1991-08-09 | 半導体装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547836A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5474958A (en) * | 1993-05-04 | 1995-12-12 | Motorola, Inc. | Method for making semiconductor device having no die supporting surface |
| US5732465A (en) * | 1994-07-15 | 1998-03-31 | Shinko Electric Industries Co., Ltd. | Method of manufacturing one side resin sealing type semiconductor devices |
| JP2008177618A (ja) * | 2004-11-11 | 2008-07-31 | Sharp Corp | フレキシブル配線基板、及びそれを用いた半導体装置および電子機器 |
| US7977805B2 (en) | 2004-11-11 | 2011-07-12 | Sharp Kabushiki Kaisha | Flexible wiring substrate, semiconductor device and electronic device using flexible wiring substrate, and fabricating method of flexible wiring substrate |
| US8834364B2 (en) | 2006-11-01 | 2014-09-16 | Resmed Sensor Technologies Limited | System and method for monitoring cardiorespiratory parameters |
-
1991
- 1991-08-09 JP JP3200719A patent/JPH0547836A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5474958A (en) * | 1993-05-04 | 1995-12-12 | Motorola, Inc. | Method for making semiconductor device having no die supporting surface |
| US5732465A (en) * | 1994-07-15 | 1998-03-31 | Shinko Electric Industries Co., Ltd. | Method of manufacturing one side resin sealing type semiconductor devices |
| US5918746A (en) * | 1994-07-15 | 1999-07-06 | Shinko Electric Industries Co., Ltd. | Carrier frame used for circuit boards |
| EP0692820B1 (en) * | 1994-07-15 | 2002-10-02 | Shinko Electric Industries Co. Ltd. | Carrier and method of manufacturing one sided resin sealed semiconductor devices using said carrier |
| JP2008177618A (ja) * | 2004-11-11 | 2008-07-31 | Sharp Corp | フレキシブル配線基板、及びそれを用いた半導体装置および電子機器 |
| US7977805B2 (en) | 2004-11-11 | 2011-07-12 | Sharp Kabushiki Kaisha | Flexible wiring substrate, semiconductor device and electronic device using flexible wiring substrate, and fabricating method of flexible wiring substrate |
| US8834364B2 (en) | 2006-11-01 | 2014-09-16 | Resmed Sensor Technologies Limited | System and method for monitoring cardiorespiratory parameters |
| US10893811B2 (en) | 2006-11-01 | 2021-01-19 | Resmed Sensor Technologies Limited | System and method for monitoring cardiorespiratory parameters |
| US12226190B2 (en) | 2006-11-01 | 2025-02-18 | Resmed Sensor Technologies Limited | System and method for monitoring cardiorespiratory parameters |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6541848B2 (en) | Semiconductor device including stud bumps as external connection terminals | |
| KR100326822B1 (ko) | 감소된 두께를 갖는 반도체 장치 및 그의 제조 방법 | |
| JP3679199B2 (ja) | 半導体パッケージ装置 | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| KR20060121823A (ko) | 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법 | |
| JPH06302653A (ja) | 半導体装置 | |
| JP4819335B2 (ja) | 半導体チップパッケージ | |
| US5107329A (en) | Pin-grid array semiconductor device | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| US5704593A (en) | Film carrier tape for semiconductor package and semiconductor device employing the same | |
| JPS61274333A (ja) | 半導体装置 | |
| US20070096271A1 (en) | Substrate frame | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2602834B2 (ja) | 半導体装置 | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JPH0547837A (ja) | Ｔａｂ式半導体装置のリードフレームへの実装構造 | |
| JPH0547831A (ja) | Ｔａｂ式半導体装置のリードフレームへの実装構造 | |
| JPH0834282B2 (ja) | 半導体装置用リードフレーム | |
| JPH03291948A (ja) | 半導体装置 | |
| JP3061728B2 (ja) | 半導体パッケージ | |
| KR20030025481A (ko) | 플립칩 반도체패키지 및 그의 제조방법 | |
| JPH02252251A (ja) | フィルムキャリヤーテープ |