JPH09293837A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09293837A JPH09293837A JP8106842A JP10684296A JPH09293837A JP H09293837 A JPH09293837 A JP H09293837A JP 8106842 A JP8106842 A JP 8106842A JP 10684296 A JP10684296 A JP 10684296A JP H09293837 A JPH09293837 A JP H09293837A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- semiconductor device
- resin
- film
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】樹脂モールドを行ってもセルを拘束せずに変形
をさせ、メモリ動作を確保する。 【解決手段】シリコンウエハ上に誘電体薄膜を形成して
多数のキャパシターセルを形作り、薄膜下部から一方の
電極，上部から他方の電極を取り出す素子構造におい
て、セルの回りに溝を形成し、上記溝を埋めないで保持
した構造、上記溝と上記セルの上部に保護膜を付けた状
態でも上記溝が充填されないで溝形状を保持した。
をさせ、メモリ動作を確保する。 【解決手段】シリコンウエハ上に誘電体薄膜を形成して
多数のキャパシターセルを形作り、薄膜下部から一方の
電極，上部から他方の電極を取り出す素子構造におい
て、セルの回りに溝を形成し、上記溝を埋めないで保持
した構造、上記溝と上記セルの上部に保護膜を付けた状
態でも上記溝が充填されないで溝形状を保持した。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関す
る。
る。
【０００２】
【従来の技術】半導体素子ではＳｉ，Ａｓ基板に各種の
拡散層を形成してトランジスタ，メモリセル，ゲート，
配線，電極を作る。表面にはＳｉＯ2 膜，ＰＩＱ膜が付
けられる。こうして作られた半導体素子は多層膜構造と
なっており、隣接するセルを相互に分離させるため切り
込みがあり、その結果、素子表面は厚さ方向には凹凸形
態を呈する。この凹部には酸化膜を付け平坦化を行って
配線を形成している。また、ＰＩＱ膜を付けることによ
り凹部が埋められ表面は平らにされる。後工程ではリー
ド付け，ワイヤボンディング，樹脂モールドしてパッケ
ージに組み立てられるが、樹脂には石英を材料としたフ
ィラーが混在される。このフィラーが素子表面下の拡散
領域を押し付け、局部の応力を高め、欠陥を発生させる
危険性がある。この危険性を取り除くためＳｉＯ2 膜の
厚膜化，フィラー形状の適正化などの対策が施されてい
る。しかしながら、素子の高密度化，高速化が進められ
ると応力に対して敏感となり欠陥が発生し易くなるとい
う問題がある。
拡散層を形成してトランジスタ，メモリセル，ゲート，
配線，電極を作る。表面にはＳｉＯ2 膜，ＰＩＱ膜が付
けられる。こうして作られた半導体素子は多層膜構造と
なっており、隣接するセルを相互に分離させるため切り
込みがあり、その結果、素子表面は厚さ方向には凹凸形
態を呈する。この凹部には酸化膜を付け平坦化を行って
配線を形成している。また、ＰＩＱ膜を付けることによ
り凹部が埋められ表面は平らにされる。後工程ではリー
ド付け，ワイヤボンディング，樹脂モールドしてパッケ
ージに組み立てられるが、樹脂には石英を材料としたフ
ィラーが混在される。このフィラーが素子表面下の拡散
領域を押し付け、局部の応力を高め、欠陥を発生させる
危険性がある。この危険性を取り除くためＳｉＯ2 膜の
厚膜化，フィラー形状の適正化などの対策が施されてい
る。しかしながら、素子の高密度化，高速化が進められ
ると応力に対して敏感となり欠陥が発生し易くなるとい
う問題がある。
【０００３】また、強誘電体メモリではメモリ機能材料
として圧電体膜が使われる。この圧電体膜は電圧を印加
してメモリ動作を行う。プラス，マイナスの電圧印加に
よって圧電体膜は伸び，縮む。セルが自由に変形できる
状態でメモリの働きである残留分極を取り出すことがで
きる。しかし、従来のメモリセル構造ではメモリ動作の
電圧印加に対してセル周囲が拘束されているため、変形
が自由にできずメモリ残留分極が十分に取り出せない。
また、素子が樹脂モールドパッケージに組み込まれたと
き、セルの伸び，縮み変形がメモリ素子を包むモールド
樹脂によって加圧された状態で拘束されていると電圧印
加しても変形が自由にできない。このためメモリ機能が
十分に取り出せないという問題がある。
として圧電体膜が使われる。この圧電体膜は電圧を印加
してメモリ動作を行う。プラス，マイナスの電圧印加に
よって圧電体膜は伸び，縮む。セルが自由に変形できる
状態でメモリの働きである残留分極を取り出すことがで
きる。しかし、従来のメモリセル構造ではメモリ動作の
電圧印加に対してセル周囲が拘束されているため、変形
が自由にできずメモリ残留分極が十分に取り出せない。
また、素子が樹脂モールドパッケージに組み込まれたと
き、セルの伸び，縮み変形がメモリ素子を包むモールド
樹脂によって加圧された状態で拘束されていると電圧印
加しても変形が自由にできない。このためメモリ機能が
十分に取り出せないという問題がある。
【０００４】
【発明が解決しようとする課題】基板上に機能要素であ
るメモリセル，配線，電極が形成されて保護膜が付けら
れる。メモリセルの周囲酸化膜，樹脂膜等で囲まれ変形
が拘束された状態となっている。一方、強誘電体メモリ
は電圧印加によって本質的にセルの伸び，縮み現象を伴
う。この伸び，縮みを自由にさせることがメモリ動作を
適切に行うには必要となる。伸び，縮みを円滑にさせる
ことが課題となる。
るメモリセル，配線，電極が形成されて保護膜が付けら
れる。メモリセルの周囲酸化膜，樹脂膜等で囲まれ変形
が拘束された状態となっている。一方、強誘電体メモリ
は電圧印加によって本質的にセルの伸び，縮み現象を伴
う。この伸び，縮みを自由にさせることがメモリ動作を
適切に行うには必要となる。伸び，縮みを円滑にさせる
ことが課題となる。
【０００５】素子は樹脂モールドによってレジンパッケ
ージに組み立てられる。トランスモールドではモールド
マシーンから樹脂を加熱，加圧して金型内のキャビティ
に押し出しチップをモールドする。従って、封止され、
固められた素子は圧縮された状態になっており、同時に
素子表面に存在する充填粒子の先端がセル表面を局部的
に圧縮、あるいは接触する危険性が大きい。また、素子
が圧縮されているため強誘電体メモリ、例えば、ＰＺＴ
（チタン酸ジルコン酸鉛）ではメモリ動作を行う際の電
圧印加に対して所定の変形ができず、ヒステリシス特性
が悪化する。従って、樹脂モールドを行ってもセルを拘
束せずに変形をさせ、メモリ動作を確保するのが課題で
ある。
ージに組み立てられる。トランスモールドではモールド
マシーンから樹脂を加熱，加圧して金型内のキャビティ
に押し出しチップをモールドする。従って、封止され、
固められた素子は圧縮された状態になっており、同時に
素子表面に存在する充填粒子の先端がセル表面を局部的
に圧縮、あるいは接触する危険性が大きい。また、素子
が圧縮されているため強誘電体メモリ、例えば、ＰＺＴ
（チタン酸ジルコン酸鉛）ではメモリ動作を行う際の電
圧印加に対して所定の変形ができず、ヒステリシス特性
が悪化する。従って、樹脂モールドを行ってもセルを拘
束せずに変形をさせ、メモリ動作を確保するのが課題で
ある。
【０００６】
【課題を解決するための手段】この発明に係る半導体装
置は印加電圧したときメモリセルが拘束されずに変形で
きるようにセル周囲に溝を作って空間を設けた構造とす
ることによって解決する手段を取った。この場合の素子
のパッケージングにおける溝の空間を保持する方法とし
てはフィルム，粒状体で覆う封止，剛体プレートを用い
る手段を取った。
置は印加電圧したときメモリセルが拘束されずに変形で
きるようにセル周囲に溝を作って空間を設けた構造とす
ることによって解決する手段を取った。この場合の素子
のパッケージングにおける溝の空間を保持する方法とし
てはフィルム，粒状体で覆う封止，剛体プレートを用い
る手段を取った。
【０００７】ウエハ上に形成するセルの周囲に溝を作る
と、セルに電圧印加したとき溝空間があるため変形が拘
束されず面内，面外に自由に伸び，縮む。従って、電圧
印加により分極を起こさせたとき、これに伴う変形が自
由にできるため残留分極が低下せず目的とする電圧−分
極の十分なヒステリシス特性を得ることができ問題を解
決する。
と、セルに電圧印加したとき溝空間があるため変形が拘
束されず面内，面外に自由に伸び，縮む。従って、電圧
印加により分極を起こさせたとき、これに伴う変形が自
由にできるため残留分極が低下せず目的とする電圧−分
極の十分なヒステリシス特性を得ることができ問題を解
決する。
【０００８】このセル周囲の空間は樹脂モールドの構造
においても確保されるため実装された状態においても上
述のヒステリシス特性が得られ問題が解決される。
においても確保されるため実装された状態においても上
述のヒステリシス特性が得られ問題が解決される。
【０００９】
（実施例１）添付の図面を参照して本発明の説明をす
る。図１は強誘電体メモリ材料の一つであるＰＺＴ（チ
タン酸ジルコン酸鉛）を使ってセルで形成した本発明の
一例を示す図である。シリコンウエハ上にトタンジスタ
を形成する。トランジスタから引き出された配線はコン
タクトホール１を通じて誘電体セルの下部電極３に接続
させている。薄膜層２はメタル電極の結合密着性を確保
し、原子の拡散を防止するバリアメタル層である。電極
３に積層してＰＺＴ(チタン酸ジルコン酸鉛)薄膜層４を
形成した。ＰＺＴ層４の上に堆積して上部電極５を形成
している。ＰＺＴ，電極からなるメモリセルの側面には
絶縁膜７を付けた。次いで上部電極５の配線接続をとる
ため導電用メタル薄膜６を被せた。メタル薄膜６は並列
配列された多数のセルの電極に繋がっている。この構成
ではメタル層６を介して各セルに配線されており電気的
に同電位となっている。セルとセルの間には溝８の空間
を形成した。メタル薄膜６の上に保護膜としてＰＩＱ膜
を付ける場合もある。保護膜がある場合にも溝８の空間
は確保した。
る。図１は強誘電体メモリ材料の一つであるＰＺＴ（チ
タン酸ジルコン酸鉛）を使ってセルで形成した本発明の
一例を示す図である。シリコンウエハ上にトタンジスタ
を形成する。トランジスタから引き出された配線はコン
タクトホール１を通じて誘電体セルの下部電極３に接続
させている。薄膜層２はメタル電極の結合密着性を確保
し、原子の拡散を防止するバリアメタル層である。電極
３に積層してＰＺＴ(チタン酸ジルコン酸鉛)薄膜層４を
形成した。ＰＺＴ層４の上に堆積して上部電極５を形成
している。ＰＺＴ，電極からなるメモリセルの側面には
絶縁膜７を付けた。次いで上部電極５の配線接続をとる
ため導電用メタル薄膜６を被せた。メタル薄膜６は並列
配列された多数のセルの電極に繋がっている。この構成
ではメタル層６を介して各セルに配線されており電気的
に同電位となっている。セルとセルの間には溝８の空間
を形成した。メタル薄膜６の上に保護膜としてＰＩＱ膜
を付ける場合もある。保護膜がある場合にも溝８の空間
は確保した。
【００１０】図２はウエハに形成されたメモリセル１０
と溝１１の配列にフィルム９を接着する工程を示す。フ
ィルムは厚さ３μｍの接着剤付きのポリイミドフィルム
である。１００℃の高温域でフィルムを片面から押圧し
て張り付けた。フィルムの厚さと剛性を利用して溝とフ
ィルムとの間に空間１２を設けた。室温に下げたとき空
間の空気圧は低下するのでわずか撓んだ状態になる。フ
ィルムの接着は低圧雰囲気でフィルムを素子面に合わ
せ、片面からガス圧を用いて加圧させながら押圧して接
着する方法で行ってもよい。フィルムが接着されたとき
空間の空気圧をできるだけ下げるようなプロセスをと
る。これはフィルム接着後にワイヤボンディングして樹
脂モールドされて作成されたパッケージが回路基板には
んだ付けされるとき、２００℃を越える高温に曝されて
ガス圧が上昇したときのフィルムの剥離や、樹脂の破損
を起こす危険性を取り除くためである。
と溝１１の配列にフィルム９を接着する工程を示す。フ
ィルムは厚さ３μｍの接着剤付きのポリイミドフィルム
である。１００℃の高温域でフィルムを片面から押圧し
て張り付けた。フィルムの厚さと剛性を利用して溝とフ
ィルムとの間に空間１２を設けた。室温に下げたとき空
間の空気圧は低下するのでわずか撓んだ状態になる。フ
ィルムの接着は低圧雰囲気でフィルムを素子面に合わ
せ、片面からガス圧を用いて加圧させながら押圧して接
着する方法で行ってもよい。フィルムが接着されたとき
空間の空気圧をできるだけ下げるようなプロセスをと
る。これはフィルム接着後にワイヤボンディングして樹
脂モールドされて作成されたパッケージが回路基板には
んだ付けされるとき、２００℃を越える高温に曝されて
ガス圧が上昇したときのフィルムの剥離や、樹脂の破損
を起こす危険性を取り除くためである。
【００１１】（実施例２）図３は剛性のあるプレートを
介在させて溝の空間を形成した実施方法を示す。プレー
ト１５はエポキシ系樹脂からなる。プレートの厚さは
０.２mm であり、セルと接着される側の面には接着剤１
６をコートしてある。接着剤の代わりに薄い粘着性のテ
ープを張ったプレートを用いる場合もある。接着剤は気
密性を保持するが厚さが薄すぎると密着性がよすぎてセ
ル上部と剛体接合されることになる。剛体接合されると
温度変化，電圧印加によるセル稼働においてセルの変形
が一部拘束される不具合が生ずる。そのため、セルとプ
レートとの間で変形を吸収，緩和させるため所定の厚さ
が必要である。密着性と変形の吸収の両者を取り込んだ
最適な厚さを決め接着した。
介在させて溝の空間を形成した実施方法を示す。プレー
ト１５はエポキシ系樹脂からなる。プレートの厚さは
０.２mm であり、セルと接着される側の面には接着剤１
６をコートしてある。接着剤の代わりに薄い粘着性のテ
ープを張ったプレートを用いる場合もある。接着剤は気
密性を保持するが厚さが薄すぎると密着性がよすぎてセ
ル上部と剛体接合されることになる。剛体接合されると
温度変化，電圧印加によるセル稼働においてセルの変形
が一部拘束される不具合が生ずる。そのため、セルとプ
レートとの間で変形を吸収，緩和させるため所定の厚さ
が必要である。密着性と変形の吸収の両者を取り込んだ
最適な厚さを決め接着した。
【００１２】プレート材料は樹脂系材料の他にアルミニ
ウム，鉄系合金，銅などの金属材料を用いる場合もあ
る。金属プレートを使用すると放熱性がよくなること、
電気的には配線接続してグランドプレーンとすることに
よりノイズ低減，高速演算処理に対応できる。
ウム，鉄系合金，銅などの金属材料を用いる場合もあ
る。金属プレートを使用すると放熱性がよくなること、
電気的には配線接続してグランドプレーンとすることに
よりノイズ低減，高速演算処理に対応できる。
【００１３】溝を形成した素子を搭載したパッケージを
図４に示す。素子１６上の電極は素子中央の長手方向に
２列に形成している。電極の領域を除いた部分にサイズ
が合致する樹脂プレート１５を載せた。プレート１５は
素子上に中央の電極領域を挟んで２枚である。プレート
１５は接着剤が塗布されているので素子上に接着され
る。この接着はリード１７の接合の際にリード１７を加
圧してもプレート１５が位置ずれを起こさない程度の強
度を必要とする。プレート１５を接着した後、プレート
１５上に接着剤を印刷により塗布した。予めエッチング
によって形成したリードフレームをプレート１５に載
せ、リード端を加圧してプレートとリードを接着した。
リードは互いに電気的に絶縁されていることが必要であ
るためプレートが金属材料である場合には電気絶縁コー
ティングを施して使用する。リードを接合した後ワイヤ
１８をボンディングした。この状態で金型に挿入して樹
脂１９でモールドした。
図４に示す。素子１６上の電極は素子中央の長手方向に
２列に形成している。電極の領域を除いた部分にサイズ
が合致する樹脂プレート１５を載せた。プレート１５は
素子上に中央の電極領域を挟んで２枚である。プレート
１５は接着剤が塗布されているので素子上に接着され
る。この接着はリード１７の接合の際にリード１７を加
圧してもプレート１５が位置ずれを起こさない程度の強
度を必要とする。プレート１５を接着した後、プレート
１５上に接着剤を印刷により塗布した。予めエッチング
によって形成したリードフレームをプレート１５に載
せ、リード端を加圧してプレートとリードを接着した。
リードは互いに電気的に絶縁されていることが必要であ
るためプレートが金属材料である場合には電気絶縁コー
ティングを施して使用する。リードを接合した後ワイヤ
１８をボンディングした。この状態で金型に挿入して樹
脂１９でモールドした。
【００１４】次いでリードの他端をＵ字形に折り曲げ
た。この構造は素子上にリードが載せられたＬＯＣ（le
ad on Chip）構造である。本提案の素子はＬＯＣ構造以
外の構造にも容易に搭載可能である。また、プレートに
代わって前記実施例で述べたフィルムを用いる場合にも
同様に組み立てることができる。
た。この構造は素子上にリードが載せられたＬＯＣ（le
ad on Chip）構造である。本提案の素子はＬＯＣ構造以
外の構造にも容易に搭載可能である。また、プレートに
代わって前記実施例で述べたフィルムを用いる場合にも
同様に組み立てることができる。
【００１５】（実施例３）図５は柔らかい樹脂ボールを
素子表面のセルと溝の配列上に敷いた実施例を示す。樹
脂ボール１３はポリアクリル酸ブチル、あるいはシリコ
ンの材料で作られている。樹脂ボール１３の径は溝の開
口よりも大きいものを使用した。薄接着剤を塗布した素
子表面にボールを付けた。ボールを高さ方向に数個以上
積層させたシート状のものを形成して張り付ける場合も
ある。ボールを付けた後、ワイヤボンディングを行い、
トランスファモールドで樹脂封止した。
素子表面のセルと溝の配列上に敷いた実施例を示す。樹
脂ボール１３はポリアクリル酸ブチル、あるいはシリコ
ンの材料で作られている。樹脂ボール１３の径は溝の開
口よりも大きいものを使用した。薄接着剤を塗布した素
子表面にボールを付けた。ボールを高さ方向に数個以上
積層させたシート状のものを形成して張り付ける場合も
ある。ボールを付けた後、ワイヤボンディングを行い、
トランスファモールドで樹脂封止した。
【００１６】
【発明の効果】本発明の強誘電体の素子構造ではセル周
囲に溝が形成されており、この溝は樹脂封止型にパッケ
ージングされても溝周りの空間は確保される。このた
め、素子を働かせる電圧を印加しても誘電体の持つ特有
な挙動である伸び，縮みが拘束されない。これによっ
て、分極が低下せず強誘電体のメモリ機能を最大限に取
り出すことができ、同時に長期にわたる使用に耐えるこ
とができる。
囲に溝が形成されており、この溝は樹脂封止型にパッケ
ージングされても溝周りの空間は確保される。このた
め、素子を働かせる電圧を印加しても誘電体の持つ特有
な挙動である伸び，縮みが拘束されない。これによっ
て、分極が低下せず強誘電体のメモリ機能を最大限に取
り出すことができ、同時に長期にわたる使用に耐えるこ
とができる。
【図１】本発明の素子のセルの断面図。
【図２】本発明のフィルムとセルの構成による実施例の
説明図。
説明図。
【図３】本発明を実現する第二の実施例の説明図。
【図４】本発明を実現する樹脂封止装置の説明図。
【図５】本発明を実現する第三の実施例の説明図。
１…コンタクトホール、２…薄膜層、３…電極、４…Ｐ
ＺＴ層、５…上部電極、６…メタル、７…絶縁膜、８，
１１…溝、９…フィルム、１０…メモリセル、１２…空
間、１３，１９…樹脂、１４…ボール、１５…プレー
ト、１６…接着剤、１７…リード、１８…ワイヤ。
ＺＴ層、５…上部電極、６…メタル、７…絶縁膜、８，
１１…溝、９…フィルム、１０…メモリセル、１２…空
間、１３，１９…樹脂、１４…ボール、１５…プレー
ト、１６…接着剤、１７…リード、１８…ワイヤ。
Claims (7)
- 【請求項１】シリコンウエハ上に誘電体薄膜を形成して
多数のキャパシターセルを形作り、薄膜下部から一方の
電極，上部から他方の電極を取り出す素子構造におい
て、セルの回りに溝を形成し、上記溝を埋めないで保持
した構造，上記溝と上記セルの上部に保護膜を付けた状
態でも上記溝が充填されないで溝形状を保持した構造で
あることを特徴とする半導体装置。 - 【請求項２】請求項１の素子において、上記素子の表面
をフィルムで覆い、上記素子の表面凹凸の凹部である溝
に隙間空間が設けた状態とし、ワイヤボンディングを行
った後、樹脂を封止した半導体装置。 - 【請求項３】半導体素子，上記半導体素子にボンディン
グされるワイヤ，上記ワイヤに接続されたリード、およ
びこれらを封止する樹脂、あるいはケースから組み立て
た半導体装置において、上記素子の表面と封止樹脂との
間に弾性体を設け、上記素子の表面の凹凸の溝を確保し
たことを特徴とする半導体装置。 - 【請求項４】請求項３の上記弾性体は、樹脂からなりそ
の厚さは上記素子の表面の凹部の深さより厚いこと、あ
るいは、球形，楕円形からなる弾性体樹脂ボールであ
り、ボールの大きさは素子表面の溝凹部の径と等しい
か、径より大きい半導体装置。 - 【請求項５】請求項１において、上記素子の表面を剛性
のアルプレートで覆い、上記素子の表面の凹凸の凹部で
ある溝に隙間空間が設けた状態とし、ワイヤボンディン
グを行った後、樹脂を封止した半導体装置。 - 【請求項６】請求項１において、上記誘電体薄膜にヒス
テリシス特性を有する強誘電体材料を用いた半導体装
置。 - 【請求項７】請求項６において、上記強誘電体材料がチ
タン酸ジルコン酸鉛である半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8106842A JPH09293837A (ja) | 1996-04-26 | 1996-04-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8106842A JPH09293837A (ja) | 1996-04-26 | 1996-04-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09293837A true JPH09293837A (ja) | 1997-11-11 |
Family
ID=14443935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8106842A Pending JPH09293837A (ja) | 1996-04-26 | 1996-04-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09293837A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10270611A (ja) * | 1997-01-22 | 1998-10-09 | Hitachi Ltd | 樹脂封止型半導体装置およびその製造方法 |
| US6657245B2 (en) | 1997-01-22 | 2003-12-02 | Hitachi, Ltd. | Resin-encapsulated semiconductor apparatus and process for its fabrication |
| US7161793B2 (en) | 2002-11-14 | 2007-01-09 | Fujitsu Limited | Layer capacitor element and production process as well as electronic device |
-
1996
- 1996-04-26 JP JP8106842A patent/JPH09293837A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10270611A (ja) * | 1997-01-22 | 1998-10-09 | Hitachi Ltd | 樹脂封止型半導体装置およびその製造方法 |
| US6657245B2 (en) | 1997-01-22 | 2003-12-02 | Hitachi, Ltd. | Resin-encapsulated semiconductor apparatus and process for its fabrication |
| US7064368B2 (en) | 1997-01-22 | 2006-06-20 | Renesas Technology Corp. | Resin-encapsulated semiconductor apparatus and process for its fabrication |
| US7521744B2 (en) | 1997-01-22 | 2009-04-21 | Renesas Technology Corp. | Resin-encapsulated semiconductor apparatus and process for its fabrication |
| US7161793B2 (en) | 2002-11-14 | 2007-01-09 | Fujitsu Limited | Layer capacitor element and production process as well as electronic device |
| US7405921B2 (en) | 2002-11-14 | 2008-07-29 | Fujitsu Limited | Layer capacitor element and production process as well as electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5869888A (en) | Semiconductor device with lead structure on principal surface of chip | |
| JP2546192B2 (ja) | フィルムキャリア半導体装置 | |
| JP3007023B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP4188337B2 (ja) | 積層型電子部品の製造方法 | |
| US20020109216A1 (en) | Integrated electronic device and integration method | |
| US8980692B2 (en) | Semiconductor device manufacturing method | |
| JP2001144213A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2586344B2 (ja) | キャリアフィルム | |
| JP3274963B2 (ja) | 半導体装置 | |
| US12211775B2 (en) | Multiple substrate package systems and related methods | |
| JPH1027880A (ja) | 半導体装置 | |
| JP3476383B2 (ja) | 半導体積層パッケージ | |
| JPH09293837A (ja) | 半導体装置 | |
| TWI243437B (en) | Sliding type thin fingerprint sensor package | |
| JPH06140542A (ja) | 半導体装置 | |
| JP2004007051A (ja) | 封止用部材およびこれを用いた表面弾性波装置の製造方法 | |
| CN1905145A (zh) | 制造层叠芯片封装的方法 | |
| US20080093722A1 (en) | Encapsulation type semiconductor device and manufacturing method thereof | |
| JPH0345542B2 (ja) | ||
| JPH10256282A (ja) | リードオンチップ半導体パッケージの製造方法 | |
| JP2634249B2 (ja) | 半導体集積回路モジュール | |
| KR100212095B1 (ko) | 반도체장치 | |
| JP2003051511A (ja) | 半導体装置及びその製造方法 | |
| JP4020594B2 (ja) | 半導体装置の製造方法 | |
| JP2911409B2 (ja) | 半導体装置 |