JPH0345542B2 - - Google Patents

Info

Publication number
JPH0345542B2
JPH0345542B2 JP57132553A JP13255382A JPH0345542B2 JP H0345542 B2 JPH0345542 B2 JP H0345542B2 JP 57132553 A JP57132553 A JP 57132553A JP 13255382 A JP13255382 A JP 13255382A JP H0345542 B2 JPH0345542 B2 JP H0345542B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor
resin
stage
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57132553A
Other languages
English (en)
Other versions
JPS5922349A (ja
Inventor
Junichi Kasai
Rikio Sugiura
Akihiro Kubota
Toshuki Yoda
Katsushi Yoshitoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57132553A priority Critical patent/JPS5922349A/ja
Publication of JPS5922349A publication Critical patent/JPS5922349A/ja
Publication of JPH0345542B2 publication Critical patent/JPH0345542B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/121—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/435—Shapes or dispositions of insulating layers on leadframes, e.g. bridging members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は半導体装置に係り、特に樹脂封止型の
半導体装置に関する。
(b) 技術の背景 樹脂封止型例えば樹脂モールド型半導体集積回
路装置（IC）等に於て、集積度が向上し半導体
チツプが大型化するに伴つて、該半導体チツプ或
るいは半導体チツプステージと樹脂パツケージと
の間に生ずる応力が増大する。そのために半導体
チツプにクラツクが発生して素子特性が劣化した
り、又樹脂パツケージにクラツクが発生して素子
の信頼性が損われるという問題が生じている。
そこで近時、上記クラツクを防止する手法が、
各所に於て検討されている。
(c) 従来技術と問題点 上記クラツク防止のために従来からよく用いら
れる手段に、ワイヤ・ボンデイングを終つた半導
体チツプの主面上にシリコーン樹脂を滴下塗布
し、該シリコーン樹脂を所定の条件でキユアし
て、該半導体チツプの主面上に所望の弾力性を有
するシリコーン樹脂膜を形成し、該シリコーン樹
脂膜によつてモールド後半導体チツプと樹脂パツ
ケージとの間に生ずる応力を吸収する方法があ
る。
しかし、この方法はシリコーン樹脂の滴下塗布
及びキユアの作業が煩雑なため、製造効率が著し
く阻害されるという問題があつた。
(d) 発明の目的 本発明の目的は、弾力性を有する樹脂フイルム
を内部応力の吸収体として用いることにより、半
導体チツプ及び樹脂パツケージのクラツク発生を
防止した樹脂成形型半導体装置を提供するにあ
る。
(e) 発明の構成 即ち本発明は半導体装置に於て、弾力性を有す
る樹脂フイルムが半導体チツプの主面上及び半導
体チツプが取付けられるリードフレームのチツ
プ・ステージの背面上に添着された半導体チツプ
を具備し、樹脂成形されてなり、前記樹脂フイル
ムにより半導体チツプ或るいはチツプ・ステージ
と樹脂パツケージとの間に生ずる応力を吸収させ
たことを特徴とする。
(f) 発明の実施例 以下、本発明の実施例について図を用いて詳細
に説明する。
第１図は本発明の一実施例に於ける要部透視平
面図イ及びＡ−A′矢視リード端子延出方向断面
図ロである。
本発明の構造を有する半導体ICは、例えば第
１図イ，ロに示すように、通常通りリード・フレ
ームのチツプ・ステージ１１上に例えば金−シリ
コンの合金等からなる通常のろう材１２によつて
半導体ICチツプ１３が固着され、該半導体ICチ
ツプ１３のボンデイング・パツド（図示せず）と
リード・フレームのリード端子１４とが通常通り
例えば金の細線等のボンデイング・ワイヤ１５に
よつて接続されている。
そして、該半導体ICチツプ１３の主面のワイ
ヤ・ボンデイング領域１６を除く領域上と、半導
体ICチツプ１３が取り付けられるリードフレー
ムのチツプ・ステージ１１の背面に、250〔℃〕程
度以上の耐熱性を有し、且つ弾力性を有する厚さ
25〜125〔μｍ〕程度の樹脂フイルム例えばポリイ
ミド・フイルム１７ａ，１７ｂが、ふつ素樹脂或
るいはシリコーン樹脂、エポキシ樹脂等からなる
熱硬化性接着剤１８によつて固着され、該チツ
プ・ステージ１１とボンデイング・ワイヤ１５が
接続されたリード端子１４の先端部とを含む領域
が、通常通りシリコーン或るいはエポキシ等のモ
ールド樹脂からなる樹脂パツケージ１９内に成形
封入されてなつている。
上記実施例の構造を有する半導体ICを形成す
るに際しては通常通りダイボンダを用いてリード
フレームのチツプ・ステージ１１上に半導体IC
チツプ１２をろう付けした後、通常のワイヤボン
ダを用い半導体ICチツプ１３のボンデイング・
パツド（図示せず）とリードフレームのリード端
子１４のチツプ・ステージ１１に向う先端部との
間をボンデイング・ワイヤ１５により接続する。
次いで、例えばテープボンダを用い半導体IC
チツプ１３を150〜350〔℃〕程度に加熱した状態
で、該半導体ICチツプ１２のワイヤ・ボンデイ
ング領域１６の中側領域上に、該領域を殆んど完
全に覆い、且つ前記厚さを有し下面に前記熱硬化
性接着剤１８膜を有するポリイミド・フイルム１
７ａを熱圧着固定する。そして、リードフレーム
のチツプ・ステージ１１の背面にも同様に、ポリ
イミド・フイルム１７ｂを熱圧着固定する。な
お、該熱圧着の時間は１〜５〔秒〕程度である。
次いで、通常通りトランスフアモールド技術を
用い、半導体ICチツプ１３が搭載されたチツプ
ステージ１１及びボンデイング・ワイヤ１５の接
続されたリード端子１４先端部を含む領域を前記
樹脂パツケージ１９内に封入する。
該実施例の構造に於ては、ポリイミド・フイル
ム１７ａ，１７ｂによつて半導体ICチツプ１３
と樹脂パツケージ１９間と、チツプ・ステージ１
１と樹脂パツケージ１９間とに生ずる応力の吸収
がなされ、半導体ICチツプ１３及び樹脂パツケ
ージ１９のクラツクが防止される。
以上説明したように本発明の一実施例では、半
導体ICチツプ１３の主面と、リードフレームの
チツプ・ステージ１１の背面との両方に、ポリイ
ミド・フイルム１７ａ，１７ｂを貼り着けること
により、半導体ICチツプ１３に上下から加わる
応力を吸収することができる。
(g) 発明の効果 以上説明したように本発明の構造を有する樹脂
成形型の半導体装置に於ては、半導体チツプ或る
いはチツプ・ステージと樹脂パツケージとの間に
生ずる応力が、ポリイミド・フイルムによつて吸
収される。そのため例えば−65〜＋150〔℃〕程度
の過酷な温度サイクル試験を1000〔サイクル〕程
度行つても、樹脂クラツク等の発生は見られず、
且つ従来構造に比べ効果のばらつきが少ないこと
が確認された。
以上本発明によれば、樹脂成形型半導体装置に
於けるチツプ・クラツク、樹脂クラツク等が防止
され、その信頼性が向上する。又本発明の構造は
テープボンダ等を用い容易に形成でき、樹脂成形
型半導体装置の作業効率向上に有効である。
【図面の簡単な説明】
第１図は本発明の一実施例に於ける要部透視平
面図イ及びＡ−A′矢視リード端子延出方向断面
図ロである。 図に於て、１１はチツプ・ステージ、１２はろ
う材、１３は半導体ICチツプ、１４はリード端
子、１５はボンデイング・ワイヤ、１６はワイ
ヤ・ボンデイング領域、１７，１７ａ，１７ｂは
ポリイミド・フイルム、１８は熱硬化性接着剤、
１９は樹脂パツケージを示す。

Claims (1)

    【特許請求の範囲】
  1. １ 弾性力を有する樹脂フイルムを半導体チツプ
    の主面上、及び半導体チツプが取り付けられるリ
    ードフレームのチツプ・ステージの背面上に貼着
    し、樹脂封止してなることを特徴とする半導体装
    置。
JP57132553A 1982-07-29 1982-07-29 半導体装置 Granted JPS5922349A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57132553A JPS5922349A (ja) 1982-07-29 1982-07-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57132553A JPS5922349A (ja) 1982-07-29 1982-07-29 半導体装置

Publications (2)

Publication Number Publication Date
JPS5922349A JPS5922349A (ja) 1984-02-04
JPH0345542B2 true JPH0345542B2 (ja) 1991-07-11

Family

ID=15083973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57132553A Granted JPS5922349A (ja) 1982-07-29 1982-07-29 半導体装置

Country Status (1)

Country Link
JP (1) JPS5922349A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4777520A (en) * 1986-03-27 1988-10-11 Oki Electric Industry Co. Ltd. Heat-resistant plastic semiconductor device
JPS63293955A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 樹脂封止型半導体装置
US5313102A (en) * 1989-12-22 1994-05-17 Texas Instruments Incorporated Integrated circuit device having a polyimide moisture barrier coating
KR100234824B1 (ko) * 1991-03-20 1999-12-15 윌리엄 비. 켐플러 반도체 장치
JPH08195169A (ja) * 1995-01-18 1996-07-30 Mitsubishi Electric Corp カラー陰極線管の蛍光面の形成方法及びカラー陰極線管の蛍光面形成用露光機
US11443958B2 (en) 2019-12-02 2022-09-13 Stmicroelectronics S.R.L. Semiconductor device and corresponding method

Also Published As

Publication number Publication date
JPS5922349A (ja) 1984-02-04

Similar Documents

Publication Publication Date Title
JP2531382B2 (ja) ボ―ルグリッドアレイ半導体装置およびその製造方法
US5888847A (en) Technique for mounting a semiconductor die
JP3332516B2 (ja) 露出裏面を有する熱強化型半導体デバイスと、その製造方法
JPH0444347A (ja) 半導体装置及びその製造方法
JPH0345542B2 (ja)
WO1999049512A1 (en) Semiconductor device and method of manufacturing the same
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2005142452A (ja) 半導体装置及びその製造方法
JPH08236560A (ja) 半導体集積回路装置およびその製造方法
JP3642545B2 (ja) 樹脂封止型半導体装置
JP2003051511A (ja) 半導体装置及びその製造方法
JPH09330992A (ja) 半導体装置実装体とその製造方法
JP4020594B2 (ja) 半導体装置の製造方法
JP3555790B2 (ja) 半導体装置
KR100214857B1 (ko) 멀티 칩 패키지
JPH1117082A (ja) 樹脂封止型半導体装置
JPH07302863A (ja) 樹脂封止半導体装置及びその製造方法
JPH0637221A (ja) 樹脂封止型半導体装置
JP2779322B2 (ja) 半導体パッケージの製造方法
JP2001015633A (ja) 半導体装置
JPS6354731A (ja) 半導体装置
JP3145892B2 (ja) 樹脂封止型半導体装置
JPS6163042A (ja) 樹脂封止半導体装置
JPH05152495A (ja) 半導体装置
JPS61240664A (ja) 半導体装置