JPH09294029A - Push-pull amplifier circuit - Google Patents
Push-pull amplifier circuitInfo
- Publication number
- JPH09294029A JPH09294029A JP10781396A JP10781396A JPH09294029A JP H09294029 A JPH09294029 A JP H09294029A JP 10781396 A JP10781396 A JP 10781396A JP 10781396 A JP10781396 A JP 10781396A JP H09294029 A JPH09294029 A JP H09294029A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- capacitor
- resistors
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 28
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、出力信号の電力増
幅を行うプシュプル増幅回路に関するもので、特に出力
信号の振幅を十分に確保できるプシュプル増幅回路に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a push-pull amplifier circuit for amplifying the power of an output signal, and more particularly to a push-pull amplifier circuit capable of sufficiently securing the amplitude of an output signal.
【0002】[0002]
【従来の技術】プシュプル増幅回路は、シングル増幅に
比べて出力信号が大きく偶数時歪みや電源リップルが打
ち消される利点があり、広く用いられる。プシュプル増
幅回路の出力トランジスタの形態としては、NPNトラ
ンジスタとPNPトランジスタを組み合わせたものと、
NPNトランジスタを2つ使用するものがある。2. Description of the Related Art A push-pull amplifier circuit is widely used because it has an advantage that an output signal is large and even-numbered distortion and power supply ripple are canceled as compared with single amplification. As a form of the output transistor of the push-pull amplifier circuit, a combination of an NPN transistor and a PNP transistor,
Some use two NPN transistors.
【0003】NPNトランジスタとPNPトランジスタ
を組み合わせたものは、一方がオンしているときは、他
方がオフするので電力消費量が少ない、という利点を有
する。しかしながら、PNPトランジスタの使用は、出
力信号の周波数特性を悪化させる、という問題がある。
そこで、電力効率は高くないが出力信号の周波数特性を
考慮すると、NPNトランジスタを2つ使用したものが
よい。A combination of an NPN transistor and a PNP transistor has an advantage that power consumption is small because one of them is turned on while the other is turned off. However, the use of the PNP transistor has a problem that the frequency characteristic of the output signal is deteriorated.
Therefore, although the power efficiency is not high, it is preferable to use two NPN transistors in consideration of the frequency characteristics of the output signal.
【0004】図2は、そのようなNPNトランジスタを
2つ使用したプシュプル増幅回路を示す回路図でトラン
ジスタ(1)には電源(2)から直流バイアスが印加さ
れ、信号源(3)から交流信号が印加される。すると、
トランジスタ(1)のコレクタとエミッタには図示のよ
うな互いに逆位相を出力信号が発生する。そのため、出
力トランジスタを形成するNPNトランジスタ(4)
(5)は、互いに逆位相の信号が印加され駆動される。FIG. 2 is a circuit diagram showing a push-pull amplifier circuit using two such NPN transistors. A direct current bias is applied to the transistor (1) from a power source (2), and an AC signal is applied from a signal source (3). Is applied. Then
Output signals having opposite phases to each other are generated at the collector and the emitter of the transistor (1). Therefore, the NPN transistor (4) that forms the output transistor
In (5), signals having opposite phases are applied and driven.
【0005】その結果、出力端子(6)にプシュプル増
幅された出力信号が得られる。As a result, a push-pull amplified output signal is obtained at the output terminal (6).
【0006】[0006]
【発明が解決しようとする課題】しかしながら、図2の
回路はトランジスタ(1)でのダイナミックレンジが狭
く(約Vcc/2)出力信号の振幅を大きくとることができ
なかった。又、バイアスの設計自由度が狭いという問題
があった。However, in the circuit of FIG. 2, the dynamic range of the transistor (1) is narrow (about Vcc / 2) and the amplitude of the output signal cannot be made large. Further, there is a problem that the degree of freedom in designing the bias is narrow.
【0007】[0007]
【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、入力信号を増幅し互いに逆位相の出
力信号を発生する差動増幅器と、該差動増幅器の一方の
出力信号が印加される第1コンデンサと、前記差動増幅
器の他方の出力信号が印加される第2コンデンサと、前
記第1コンデンサからの交流信号に直流電圧を与える第
1及び第2抵抗と、前記第2コンデンサからの交流信号
に直流電圧を与える第3及び第4抵抗と、前記第1及び
第2抵抗の接続点からの信号がベースに印加される第1
トランジスタと、前記第3及び第4抵抗の接続点からの
信号がベースに印加され、コレクタが前記第1トランジ
スタのエミッタに接続された第2トランジスタと、前記
第1トランジスタのエミッタに接続された出力端子とを
備えることを特徴とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and a differential amplifier for amplifying an input signal to generate output signals having mutually opposite phases, and one output of the differential amplifier. A first capacitor to which a signal is applied, a second capacitor to which the other output signal of the differential amplifier is applied, first and second resistors for applying a DC voltage to the AC signal from the first capacitor, and A first and a third resistor for applying a DC voltage to the AC signal from the second capacitor, and a signal from a connection point of the first and second resistors is applied to the base.
A signal from a connection point of the transistor and the third and fourth resistors is applied to the base, a second transistor whose collector is connected to the emitter of the first transistor, and an output connected to the emitter of the first transistor. And a terminal.
【0008】[0008]
【発明の実施の形態】図1は、本発明のプシュプル増幅
回路の実施の形態を示すもので、(7)は入力信号を増
幅し互いに逆位相の出力信号を発生する差動増幅器、
(8)は差動増幅器(7)の一方の出力信号が印加され
る第1コンデンサ、(9)は差動増幅器(7)の他方の
出力信号が印加される第2コンデンサ、(10)(1
1)は前記第1コンデンサ(8)からの交流信号に直流
電圧を与える第1及び第2抵抗、(12)(13)は前
記第2コンデンサ(9)からの交流信号に直流電圧を与
える第3及び第4抵抗、(14)は前記第1及び第2抵
抗(10)(11)の接続点からの信号がベースに印加
される第1トランジスタ、(15)は前記第3及び第4
抵抗(12)(13)の接続点からの信号がベースに印
加され、コレクタが前記第1トランジスタ(14)のエ
ミッタに接続された第2トランジスタである。FIG. 1 shows an embodiment of a push-pull amplifier circuit according to the present invention. (7) is a differential amplifier for amplifying an input signal and generating output signals having mutually opposite phases,
(8) is a first capacitor to which one output signal of the differential amplifier (7) is applied, (9) is a second capacitor to which the other output signal of the differential amplifier (7) is applied, (10) ( 1
1) is a first and second resistor for applying a DC voltage to the AC signal from the first capacitor (8), and (12) and (13) is a first resistor for applying a DC voltage to the AC signal from the second capacitor (9). A third transistor and a fourth resistor, (14) is a first transistor to which a signal from the connection point of the first and second resistors (10) and (11) is applied to the base, and (15) is the third and fourth resistors.
It is a second transistor in which a signal from the connection point of the resistors (12) and (13) is applied to the base, and the collector is connected to the emitter of the first transistor (14).
【0009】尚、図1において、図2と同一の回路素子
については同一の符号を付し、その説明を省略する。図
1の信号源(3)からの交流信号は、互いに逆位相で差
動増幅器(7)を構成するトランジスタ(16)(1
7)のベースに印加され、トランジスタ(16)(1
7)のコレクタには互いに逆位相の信号が発生する。ト
ランジスタ(16)(17)のコレクタには電源電圧に
近いダイナミックレンジの出力信号が発生する。In FIG. 1, the same circuit elements as those in FIG. 2 are designated by the same reference numerals, and the description thereof will be omitted. The alternating current signals from the signal source (3) in FIG. 1 have opposite phases to each other and form transistors (16) (1)
7) applied to the base of transistor (16) (1
Signals of opposite phases are generated at the collector of 7). An output signal having a dynamic range close to the power supply voltage is generated at the collectors of the transistors (16) and (17).
【0010】トランジスタ(16)のコレクタ信号は、
第1コンデンサ(8)により直流分を除去され、交流成
分のみが第1トランジスタ(14)のベースに印加され
る。第1トランジスタ(14)のベースの直流レベル
は、第1及び第2抵抗(10)(11)の抵抗比と電源
電圧Vccにより定まる。又、第1トランジスタ(1
4)のベースの交流レベルは、第1コンデンサ(8)の
容量値と第1及び第2抵抗(10)(11)のトータル
抵抗値とにより定まる。このため、第1トランジスタ
(14)のベースのバイアス及び交流信号レベルは自由
に設定できる。The collector signal of the transistor (16) is
The direct current component is removed by the first capacitor (8), and only the alternating current component is applied to the base of the first transistor (14). The DC level of the base of the first transistor (14) is determined by the resistance ratio of the first and second resistors (10) and (11) and the power supply voltage Vcc. In addition, the first transistor (1
The AC level of the base of 4) is determined by the capacitance value of the first capacitor (8) and the total resistance value of the first and second resistors (10) and (11). Therefore, the bias of the base of the first transistor (14) and the AC signal level can be freely set.
【0011】トランジスタ(17)のコレクタ信号は、
第2コンデンサ(9)により直流分を除去され、交流成
分のみが第2トランジスタ(15)のベースに印加され
る。第2トランジスタ(15)のベースのバイアス及び
信号レベルも第1トランジスタ(14)のそれと同様に
設定できる。即ち、第1トランジスタ(14)と第2ト
ランジスタ(15)は、バイアス及び信号レベルが独立
に設定できるため、バイアス回路の設計自由度が大きく
なる。同時に、信号を広いダイナミックレンジで変化さ
せることが可能なので出力信号の振幅を大きくとること
ができる。The collector signal of the transistor (17) is
The direct current component is removed by the second capacitor (9), and only the alternating current component is applied to the base of the second transistor (15). The bias and signal level of the base of the second transistor (15) can be set similarly to that of the first transistor (14). That is, since the bias and the signal level of the first transistor (14) and the second transistor (15) can be set independently, the degree of freedom in designing the bias circuit is increased. At the same time, since the signal can be changed in a wide dynamic range, the amplitude of the output signal can be increased.
【0012】第1トランジスタ(14)と第2トランジ
スタ(15)のベースに加わる信号は、周波数特性が等
しくなる必要がある。一方、第1トランジスタ(14)
と第2トランジスタ(15)のベースバイアスレベルは
異なる。そこで、図1の抵抗R1とR2の比、R3とR
4の比は所定値を維持しながら、抵抗R1、R2、R
3、R4の絶対値を調整することにより、前記周波数特
性を等しくする。The signals applied to the bases of the first transistor (14) and the second transistor (15) need to have the same frequency characteristics. Meanwhile, the first transistor (14)
And the base bias level of the second transistor (15) is different. Therefore, the ratio of resistors R1 and R2 in FIG.
The ratio of 4 is maintained at a predetermined value and the resistances R1, R2, R
The frequency characteristics are made equal by adjusting the absolute values of 3 and R4.
【0013】図1の構成であれば、差動増幅器(7)に
より第1トランジスタ(14)と第2トランジスタ(1
5)を駆動できる。差動増幅器の2つの出力信号は、振
幅、位相の誤差が少なく正確な信号伝送が可能となる。In the configuration shown in FIG. 1, the differential amplifier (7) includes a first transistor (14) and a second transistor (1).
5) can be driven. The two output signals of the differential amplifier have few amplitude and phase errors, and accurate signal transmission is possible.
【0014】[0014]
【発明の効果】以上述べた如く、本発明によれば、2つ
の出力トランジスタのバイアス及び信号レベルが独立に
設定できるため、バイアス回路の設計自由度が大きくな
る。同時に、信号を広いダイナミックレンジで変化させ
ることが可能なので出力信号の振幅を大きくとることが
できる。As described above, according to the present invention, since the bias and signal level of the two output transistors can be set independently, the degree of freedom in designing the bias circuit is increased. At the same time, since the signal can be changed in a wide dynamic range, the amplitude of the output signal can be increased.
【0015】又、本発明によれば、差動増幅器(7)に
より2つの出力トランジスタを駆動できるので、2つの
出力信号は、振幅、位相の誤差が少なく正確な信号伝送
が可能となる。Further, according to the present invention, since the two output transistors can be driven by the differential amplifier (7), the two output signals can be accurately transmitted with little error in amplitude and phase.
【図1】本発明のプシュプル増幅回路を示す回路図であ
る。FIG. 1 is a circuit diagram showing a push-pull amplifier circuit of the present invention.
【図2】従来のプシュプル増幅回路を示す回路図であ
る。FIG. 2 is a circuit diagram showing a conventional push-pull amplifier circuit.
( 7) 差動増幅器 ( 8) 第1コンデンサ ( 9) 第2コンデンサ (14) 第1トランジスタ (15) 第2トランジスタ (7) Differential amplifier (8) First capacitor (9) Second capacitor (14) First transistor (15) Second transistor
Claims (3)
号を発生する差動増幅器と、 該差動増幅器の一方の出力信号が印加される第1コンデ
ンサと、 前記差動増幅器の他方の出力信号が印加される第2コン
デンサと、 前記第1コンデンサからの交流信号に直流電圧を与える
第1及び第2抵抗と、 前記第2コンデンサからの交流信号に直流電圧を与える
第3及び第4抵抗と、 前記第1及び第2抵抗の接続点からの信号がベースに印
加される第1トランジスタと、 前記第3及び第4抵抗の接続点からの信号がベースに印
加され、コレクタが前記第1トランジスタのエミッタに
接続された第2トランジスタと、 前記第1トランジスタのエミッタに接続された出力端子
とを備えることを特徴とするプシュプル増幅回路。1. A differential amplifier that amplifies an input signal and generates output signals having mutually opposite phases, a first capacitor to which one output signal of the differential amplifier is applied, and an output of the other of the differential amplifier. A second capacitor to which a signal is applied, first and second resistors that apply a DC voltage to the AC signal from the first capacitor, and third and fourth resistors that apply a DC voltage to the AC signal from the second capacitor A first transistor to which the signal from the connection point of the first and second resistors is applied to the base; and a signal from the connection point of the third and fourth resistor to the base, and the collector to the first A push-pull amplifier circuit comprising: a second transistor connected to the emitter of the transistor; and an output terminal connected to the emitter of the first transistor.
号を発生する差動増幅器と、 該差動増幅器の一方の出力信号が印加される第1コンデ
ンサと、 前記差動増幅器の他方の出力信号が印加される第2コン
デンサと、 前記第1コンデンサからの交流信号に直流電圧を与える
第1及び第2抵抗と、 前記第2コンデンサからの交流信号に直流電圧を与える
第3及び第4抵抗と、 前記第1及び第2抵抗の接続点からの信号がベースに印
加される第1トランジスタと、 前記第3及び第4抵抗の接続点からの信号がベースに印
加され、コレクタが前記第1トランジスタのエミッタに
接続された第2トランジスタと、 前記第1トランジスタのエミッタに接続された出力端子
とを備え前記第1及び第2抵抗の抵抗比により直流電圧
レベルを定めるとともに前記第1及び第2抵抗の抵抗値
の和により交流信号の大きさを定めるようにしたことを
特徴とするプシュプル増幅回路。2. A differential amplifier that amplifies an input signal to generate output signals having mutually opposite phases, a first capacitor to which one output signal of the differential amplifier is applied, and an output of the other of the differential amplifier. A second capacitor to which a signal is applied, first and second resistors that apply a DC voltage to the AC signal from the first capacitor, and third and fourth resistors that apply a DC voltage to the AC signal from the second capacitor A first transistor to which the signal from the connection point of the first and second resistors is applied to the base; and a signal from the connection point of the third and fourth resistor to the base, and the collector to the first A second transistor connected to the emitter of the transistor; and an output terminal connected to the emitter of the first transistor, the direct current voltage level being determined by the resistance ratio of the first and second resistors. Push-pull amplifier circuit is characterized in that so as to determine the magnitude of the AC signal by the sum of the first and the resistance value of the second resistor.
号を発生する差動増幅器と、 該差動増幅器の一方の出力信号が印加される第1コンデ
ンサと、 前記差動増幅器の他方の出力信号が印加される第2コン
デンサと、 前記第1コンデンサからの交流信号に直流電圧を与える
第1及び第2抵抗と、 前記第2コンデンサからの交流信号に直流電圧を与える
第3及び第4抵抗と、 前記第1及び第2抵抗の接続点からの信号がベースに印
加される第1トランジスタと、 前記第3及び第4抵抗の接続点からの信号がベースに印
加され、コレクタが前記第1トランジスタのエミッタに
接続された第2トランジスタと、 前記第1トランジスタのエミッタに接続された出力端子
とを備え前記第3及び第4抵抗の抵抗比により直流電圧
レベルを定めるとともに前記第3及び第4抵抗の抵抗値
の和により交流信号の大きさを定めるようにしたことを
特徴とするプシュプル増幅回路。3. A differential amplifier that amplifies an input signal and generates output signals having mutually opposite phases, a first capacitor to which one output signal of the differential amplifier is applied, and an output of the other of the differential amplifier. A second capacitor to which a signal is applied, first and second resistors that apply a DC voltage to the AC signal from the first capacitor, and third and fourth resistors that apply a DC voltage to the AC signal from the second capacitor A first transistor to which the signal from the connection point of the first and second resistors is applied to the base; and a signal from the connection point of the third and fourth resistor to the base, and the collector to the first A second transistor connected to the emitter of the transistor; and an output terminal connected to the emitter of the first transistor, wherein the direct current voltage level is determined by the resistance ratio of the third and fourth resistors. Push-pull amplifier circuit is characterized in that so as to determine the magnitude of the AC signal by the sum of the third and the resistance value of the fourth resistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10781396A JPH09294029A (en) | 1996-04-26 | 1996-04-26 | Push-pull amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10781396A JPH09294029A (en) | 1996-04-26 | 1996-04-26 | Push-pull amplifier circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09294029A true JPH09294029A (en) | 1997-11-11 |
Family
ID=14468693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10781396A Pending JPH09294029A (en) | 1996-04-26 | 1996-04-26 | Push-pull amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09294029A (en) |
-
1996
- 1996-04-26 JP JP10781396A patent/JPH09294029A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH057883B2 (en) | ||
| JPH04227104A (en) | Amplifier circuit | |
| KR20040045902A (en) | A power amplifier module | |
| US5115204A (en) | Differential amplifier | |
| JPS59207715A (en) | Amplifier | |
| JP2739952B2 (en) | Audio amplifier circuit | |
| JP3080488B2 (en) | Differential amplifier | |
| JP2711411B2 (en) | Operational amplifier circuit | |
| JPS5915124Y2 (en) | power amplifier circuit | |
| JPH0527282B2 (en) | ||
| JP2932502B2 (en) | Differential amplifier circuit | |
| JP3441356B2 (en) | Amplifier circuit | |
| JP2548419B2 (en) | Amplifier circuit | |
| JP2600648B2 (en) | Differential amplifier circuit | |
| JPS6121857Y2 (en) | ||
| JPH0349460Y2 (en) | ||
| JPH0818398A (en) | Impedance conversion circuit | |
| JPS6223133Y2 (en) | ||
| JPS6119546Y2 (en) | ||
| JPH0346574Y2 (en) | ||
| JPH0474887B2 (en) | ||
| JPH08340224A (en) | Differential amplifier circuit | |
| JPH0832443A (en) | Gate circuit | |
| JPS6155805B2 (en) | ||
| JPS6161727B2 (en) |