JPH09294031A - 高周波切替回路 - Google Patents

Abstract

(57)【要約】 【課題】 小形化、広帯域化した切替回路を得る。 【解決手段】 バイアス電圧又はバイアス電流を変化さ
せることにより“オン”状態あるいは“オフ”状態とす
ることが可能な素子が個々に設けられ、一方の素子が
“オン”状態のとき他方が“オフ”状態に制御される第
１、第２の入力線路と、その第１、第２入力線路を共通
の出力線路に接続するための結合部分に設けた、相互に
直流的に分離されている３本の平行線路からなる直流カ
ットフィルタとを具備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、２つの入力線路に
入力する高周波信号の一方を共通の出力線路に出力する
高周波切替回路に関するものである。

【０００２】

【従来の技術】図３は入力線路に各々１以上の利得を持
つ増幅手段を備えた高周波増幅器の切替回路の構成を示
すブロック図である。１１は第１入力線路側の入力端
子、１２は入力整合回路、１３はＦＥＴ（又はＨＥＭ
Ｔ、以下同じ）、１４は出力整合回路、１５はインピー
ダンス調整用の伝送線路、１６はバイアス分離を行なう
ための直流カット用のキャパシタである。また、２１は
第２入力線路側の入力端子、２２は入力整合回路、２３
はＦＥＴ（又はＨＥＭＴ）、２４は出力整合回路、２５
はインピーダンス調整用の伝送線路、２６はバイアス分
離を行なうための直流カット用のキャパシタである。４
０は両入力線路の接続部であり、共通の出力線路に接続
される出力端子５０に接続されている。

【０００３】この高周波増幅器の切替回路では、増幅素
子としてＦＥＴ１３、２３を用いた低雑音増幅回路が構
成されている。両増幅回路には、チョークコイルにより
高周波成分をカットしたバイアス回路及びドレイン電源
供給部分が構成されるが、ここでは図示していない。

【０００４】各増幅回路では、ＦＥＴのバイアス条件を
切り替えることにより、“オン”状態と“オフ”状態の
一方を選択することが可能となっており、一方の増幅回
路が“オン”状態であるとき、他方が“オフ”状態とな
るように、両方のバイアス回路の切替部分が構成されて
いる。“オン”状態の増幅回路は低い雑音指数と高い信
号利得を有し、“オフ”状態ではその利得が１以下で、
且つ前記接続部４０から当該“オフ”状態となった入力
線路側を見たときのインピーダンス（Ｚ１、Ｚ２）が高
インピーダンスとなるように、入力整合回路１２、２
２、出力整合回路１４、２４、伝送線路１５、２５等が
構成されている。

【０００５】したがって、この回路は、ＦＥＴのバイア
ス状態を切り替えることによって、第１、第２の入力線
路から一方の入力線路を選択することができ、選択され
た入力線路側の入力信号のみが、低雑音、高利得で増幅
され、共通の出力線路に伝送される切替回路として、動
作する。

【０００６】図４は別の従来の高周波増幅器の切替回路
の構成を示すブロック図である。図３と同じものには同
一の符号を附している。ここでは、バイアス分離用に、
キャパシタ１６、２６に代えて、パターンで形成される
長さ約λ／４（λは使用する周波数帯域の中心周波数の
波長）の平行線路型の直流カットフィルタ１７、２７が
用いられている。

【０００７】

【発明が解決しようとする課題】しかしながら、図３に
示した切替回路では、バイアス分離用に２個のキャパシ
タ１６、２６がディスクリート部品として必要であり、
またこのキャパシタ１６、２６は特にマイクロ波帯域で
は自己共振周波数に充分注意して選定する必要がある。

【０００８】一方、図４に示した切替回路では、基板上
に伝送線路１５、２５と同時に形成されるパターンのフ
ィルタ１７、２７によってバイアス分離が行なわれるの
で、前記した部品点数の増加とキャパシタの自己共振周
波数の問題に関してはこれを避けることができるが、パ
ターンのフィルタ１７、２７は各入力線路側に必要であ
り比較的大きな基板面積を必要とするという問題があ
る。

【０００９】また、低雑音増幅回路の回路構成あるいは
デバイスの特性によっては、つまり、例えばＦＥＴ１
３、２３の“オフ”状態時のドレイン・ソース間のイン
ピーダンス等によっては、接続点４０からみた“オフ”
状態の入力線路側のインピーダンスＺ１、Ｚ２を高イン
ピーダンスにするために必要な線路長がλ／４以下の場
合もある。

【００１０】このような場合、前記したようにパターン
のフィルタ１７、２７がλ／４の長さを有するために、
伝送線路１５、２５の部分において、線路長に更に約λ
／２を加える必要があり、形状が大きくなるだけでな
く、動作周波数帯域が狭くなるという問題がある。

【００１１】本発明の目的は、上記した問題を解決し、
部品点数の削減や回路の小形化を図ると共に、共通接続
点から“オフ”状態側の入力線路側を見たインピーダン
を高インピーダンスにするための伝送線路を最短・最適
な長さで構成でき、広帯域に安定した特性を得ることが
できるようにした高周波切替回路を提供することであ
る。

【００１２】

【課題を解決するための手段】第１の発明は、各々バイ
アス電圧又はバイアス電流を変化させることにより“オ
ン”状態あるいは“オフ”状態とすることが可能な素子
を備えた２つの入力線路が共通の出力線路に接続され、
前記素子の一方を“オン”状態に、他方を“オフ”状態
に切り替えることにより入力を選択する高周波切替回路
において、前記両入力線路と前記出力線路とを接続する
部分に、相互に直流的に分離された３本の平行線路から
なる直流カットフィルタを用い、該直流カットフィルタ
により、前記両素子の相互間のバイアス分離、前記“オ
ン”状態の素子の側の入力線路と前記出力線路との間の
信号伝達結合、および前記“オフ”状態の素子の側の入
力線路と前記出力線路との間の信号伝達遮断を行なった
ことを特徴とする高周波切替回路として構成した。

【００１３】第２の発明は、第１の発明において、前記
直流カットフィルタの３本の平行線路を、使用する周波
数帯域の中心周波数の約１／４波長の長さで両端を揃え
た配置構成とし、中央の線路の一端を前記出力線路に接
続すると共に他端を開放端とし、両外側の線路は前記中
央の線路の開放端側に前記入力線路を各々接続すると共
に他端を開放端としたことを特徴とする高周波切替回路
として構成した。

【００１４】第３の発明は、第２の発明において、“オ
フ”状態の前記素子の側の入力線路に接続されている前
記直流カットフィルタの前記外側の線路が、前記入力線
路との接続点から前記入力線路をみたインピーダンスを
高インピーダンスとすることにより、前記直流カットフ
ィルタの他の線路との間で信号伝達遮断状態となること
を特徴とする高周波切替回路として構成した。

【００１５】

【発明の実施の形態】図１は本発明の実施の形態の高周
波切替回路の回路構成を示すブロック図である。図３に
示したものと同一のものについては同一の符号を附して
その詳しい説明は省略する。本発明では、第１、第２の
入力線路の伝送線路１５、２５と出力端子５０との間
を、３平行線路型結合回路からなる直流カットフィルタ
３０により接続している。

【００１６】この直流カットフィルタ３０は、図２に示
すように、下面に接地導体を設けた絶縁基板上に、絶縁
し両端を揃えて配置された相互に平行な３本のマイクロ
ストリップ線路３１〜３３からなり、その中央の線路３
３は、一端が開放端で他端が共通出力端子５０に接続さ
れ、この中央の線路３２の外側の線路３１、３２は、共
通出力端子５０側が開放端となり他端が各々伝送線路１
５、２５に接続されている。

【００１７】この直流カットフィルタ３０の線路長は、
ほぼλ／４であり、その各線路３１〜３３の線路幅や相
互間のギャップは、使用する線路の特性インピーダン
ス、例えば５０Ωが得られるような値に設定されてい
る。

【００１８】また、前記伝送線路１５、２５は対応する
線路のＦＥＴ１３、２３が“オフ”状態となったとき
に、直流カットフィルタ３０と各入力線路の接続部にお
いて、ＦＥＴ１３、２３側を見たインピーダンスＺ１、
Ｚ２が高インピーダンスとなるように電気長を補正する
ために使用される。この伝送線路１５、２５は直流カッ
トフィルタ３０と出力整合回路１４、２４との間に接続
され、かつその部分には図３、図４に示したような他の
素子は接続されないので、この伝送線路１５、２５の長
さは、“オフ”状態となった入力線路のインピーダンス
Ｚ１、Ｚ２が所望の高インピーダンスとなるよう最短・
最適な長さに設定できる。

【００１９】さて、例えば、第１入力線路側のＦＥＴ１
３が“オン”、第２入力線路側のＦＥＴ２３が“オフ”
の状態となるように、図示しないバイアス回路を切り替
えたとき、入力端子１１から入力した信号はＦＥＴ１３
の側の増幅回路で低雑音増幅されて、出力端子５０に伝
達される。

【００２０】このとき、第２入力線路のＦＥＴ２３が
“オフ”状態であり、第２入力線路と直流カットフィル
タ３０を接続するＢ点からＦＥＴ２３側をみたインピー
ダンスＺ２は高インピーダンスを呈している。したがっ
て、直流カットフィルタ３０の線路３２は、λ／４の両
端開放のパターンと等価となり、使用周波数において他
の２本の線路３１、３２とは共振することができず、そ
れらとの信号伝達は遮断状態となる。なお、当然なが
ら、第１入力線路側のバイアス電流等も第２入力線路側
の増幅回路に対して遮断される。

【００２１】このため、本回路は“オフ”状態となって
いるＦＥＴ２３の側の入力線路を無視することができ、
“オン”状態となっているＦＥＴ１３の側の入力線路の
みが直流カットフィルタ３０を介して共通出力端子５０
に接続される。このように本回路は、各々の入力線路の
低雑音増幅回路に含まれるＦＥＴを、バイアス回路によ
り“オン”、“オフ”することにより、低雑音、高利得
特性を有する切替回路として動作する。

【００２２】以上、入力線路に増幅手段を備えた高周波
増幅器の切替回路を例にとり、本発明の実施の形態につ
いて説明を行なったが、本発明の切替回路は、高周波増
幅器に限定されることはなく、バイアス電圧又はバイア
ス電流を変化させることにより、“オン”状態あるいは
“オフ”状態とすることが可能な素子、例えばダイオー
ド、高周波リレーを備えた入力線路の一方を選択する高
周波回路に適用することができる。

【００２３】

【発明の効果】以上から本発明によれば、キャパシタ等
のディスクリート部品を使用しないので、高い周波数ま
で安定して使用でき、設計が容易で、安定した特性を得
ることができ、材料費削減による低コスト化も図ること
ができる。また、個々の入力線路毎に直流カットフィル
タを使用する場合に比較して回路の小形化を図ることも
できる。

【００２４】さらに、２個の入力線路を共通の出力線路
に結合する部分に３平行線路型結合回路からなる直流カ
ットフィルタを用いたので、その結合部分と各入力線路
との間に挿入する伝送線路には、“オフ”状態時に高イ
ンピーダンスを実現するための線路長を最短・最適に、
容易に設定することができ、これにより広帯域に安定し
た特性を得ることができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態の切替回路の構成を示す
ブロック図である。

【図２】 図１の回路の直流カットフィルタ部分の拡大
図である。

【図３】 従来の切替回路の構成を示すブロック図であ
る。

【図４】 従来の別の切替回路の構成を示すブロック図
である。

【符号の説明】

１１、２１：入力端子、１２、２２：入力整合回路、１
３、２３：ＦＥＴ又はＨＥＭＴ、１４、２４：出力整合
回路、１５、２５：伝送線路、１６、２６：キャパシ
タ、１７、２７、３０：直流カットフィルタ、４０：接
続部、５０：出力端子。

Claims (3)

【特許請求の範囲】
1. 【請求項１】各々バイアス電圧又はバイアス電流を変化
   させることにより“オン”状態あるいは“オフ”状態と
   することが可能な素子を備えた２つの入力線路が共通の
   出力線路に接続され、前記素子の一方を“オン”状態
   に、他方を“オフ”状態に切り替えることにより入力を
   選択する高周波切替回路において、 前記両入力線路と前記出力線路とを接続する部分に、相
   互に直流的に分離された３本の平行線路からなる直流カ
   ットフィルタを用い、 該直流カットフィルタにより、前記両素子の相互間のバ
   イアス分離、前記“オン”状態の素子の側の入力線路と
   前記出力線路との間の信号伝達結合、および前記“オ
   フ”状態の素子の側の入力線路と前記出力線路との間の
   信号伝達遮断を行なったことを特徴とする高周波切替回
   路。
2. 【請求項２】前記直流カットフィルタの３本の平行線路
   を、使用する周波数帯域の中心周波数の約１／４波長の
   長さで両端を揃えた配置構成とし、中央の線路の一端を
   前記出力線路に接続すると共に他端を開放端とし、両外
   側の線路は前記中央の線路の開放端側に前記入力線路を
   各々接続すると共に他端を開放端としたことを特徴とす
   る請求項１に記載の高周波切替回路。
3. 【請求項３】“オフ”状態の前記素子の側の入力線路に
   接続されている前記直流カットフィルタの前記外側の線
   路が、前記入力線路との接続点から前記入力線路をみた
   インピーダンスを高インピーダンスとすることにより、
   前記直流カットフィルタの他の線路との間で信号伝達遮
   断状態となることを特徴とする請求項２に記載の高周波
   切替回路。