JPH09294033A - 電力増幅装置 - Google Patents
電力増幅装置Info
- Publication number
- JPH09294033A JPH09294033A JP8107818A JP10781896A JPH09294033A JP H09294033 A JPH09294033 A JP H09294033A JP 8107818 A JP8107818 A JP 8107818A JP 10781896 A JP10781896 A JP 10781896A JP H09294033 A JPH09294033 A JP H09294033A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- power supply
- amplifier
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 25
- 230000003321 amplification Effects 0.000 claims description 17
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 17
- 101000684181 Homo sapiens Selenoprotein P Proteins 0.000 abstract 2
- 102100023843 Selenoprotein P Human genes 0.000 abstract 2
- 229940119265 sepp Drugs 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 229920001098 polystyrene-block-poly(ethylene/propylene) Polymers 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】スイッチング電源のコイルを小型化する。
【解決手段】出力直流レベルがアースレベルに近い値に
設定された半波信号で負荷をＢＴＬ駆動する電力増幅装
置において、第１及び第２ＳＥＰＰ増幅回路４及び５の
電源電圧Ｖｘは第１及び第２ＳＥＰＰ増幅回路４及び５
を加算して発生する加算回路８の出力信号に応じてスイ
ッチング電源回路１２がスイッチング動作することによ
り発生する。第１差動増幅回路１の正及び負入力端子の
入力信号がクリップ検出回路１３の増幅回路１４で増幅
された後、比較回路１５で基準レベルと比較される。増
幅回路１４の出力信号が基準レベルより高いと比較回路
１３の出力信号に応じて停止信号が停止信号発生回路１
６から発生しトランジスタ１７がオンする。その為、加
算回路８の出力信号がスイッチング電源回路１２に印加
されず、スイッチング動作が停止する。
設定された半波信号で負荷をＢＴＬ駆動する電力増幅装
置において、第１及び第２ＳＥＰＰ増幅回路４及び５の
電源電圧Ｖｘは第１及び第２ＳＥＰＰ増幅回路４及び５
を加算して発生する加算回路８の出力信号に応じてスイ
ッチング電源回路１２がスイッチング動作することによ
り発生する。第１差動増幅回路１の正及び負入力端子の
入力信号がクリップ検出回路１３の増幅回路１４で増幅
された後、比較回路１５で基準レベルと比較される。増
幅回路１４の出力信号が基準レベルより高いと比較回路
１３の出力信号に応じて停止信号が停止信号発生回路１
６から発生しトランジスタ１７がオンする。その為、加
算回路８の出力信号がスイッチング電源回路１２に印加
されず、スイッチング動作が停止する。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
の改良を施した電力増幅装置に関する。
の改良を施した電力増幅装置に関する。
【０００２】
【従来の技術】従来、増幅器の中点電圧を電源電圧の１
／２に設定せずにアースに非常に近い値に設定すること
により、増幅器の高効率化及び増幅器の出力信号のノン
クリップ化を達成した技術について、特開平６−３３８
７３８号に開示される電力増幅装置がある。このような
電力増幅装置においては、スイッチング電源の数を大幅
に削減することができた。
／２に設定せずにアースに非常に近い値に設定すること
により、増幅器の高効率化及び増幅器の出力信号のノン
クリップ化を達成した技術について、特開平６−３３８
７３８号に開示される電力増幅装置がある。このような
電力増幅装置においては、スイッチング電源の数を大幅
に削減することができた。
【０００３】図２において、例えば、正弦波の入力信号
は第１差動増幅器（１）の負入力端子に印加され、第１
差動増幅器（１）の正及び負出力端子から互いに逆相の
出力信号が発生する。第１差動増幅器（１）の正及び負
出力信号は第１及び第２バイアス回路（２）及び（３）
でバイアスが重畳された後第１及び第２ＳＥＰＰ（シン
グルエンデッドプッシュプル）増幅器（４）及び（５）
に印加される。第１及び第２ＳＥＰＰ増幅器（４）及び
（５）はＢＴＬ増幅器を成し、第１及び第２ＳＥＰＰ増
幅器（４）及び（５）の出力信号によって負荷ＲＬがＢ
ＴＬ駆動される。
は第１差動増幅器（１）の負入力端子に印加され、第１
差動増幅器（１）の正及び負出力端子から互いに逆相の
出力信号が発生する。第１差動増幅器（１）の正及び負
出力信号は第１及び第２バイアス回路（２）及び（３）
でバイアスが重畳された後第１及び第２ＳＥＰＰ（シン
グルエンデッドプッシュプル）増幅器（４）及び（５）
に印加される。第１及び第２ＳＥＰＰ増幅器（４）及び
（５）はＢＴＬ増幅器を成し、第１及び第２ＳＥＰＰ増
幅器（４）及び（５）の出力信号によって負荷ＲＬがＢ
ＴＬ駆動される。
【０００４】また、第１及び第２ＳＥＰＰ増幅器（４）
及び（５）は非線形加算回路（６）で非線形加算され
る。非線形加算回路（６）は、第１及び第２ＳＥＰＰ増
幅器（４）及び（５）の出力信号レベルが所定レベル以
下の時加算回路として動作するとともに、前記出力信号
レベルが所定レベル以上のときクランプ回路として動作
するものである。非線形加算回路（６）の出力信号は第
２差動増幅器（７）の負入力端子に印加され、正入力端
子の基準電圧Ｖｒｅｆとの差に応じた出力信号が第１差
動増幅器（１）の共通端子に印加される。前記共通端子
は第１及び第２ＳＥＰＰ増幅器（４）及び（５）の出力
直流電圧を定めるための端子であり、第１及び第２ＳＥ
ＰＰ増幅器（４）及び（５）の出力信号に応じて前記出
力直流電圧を制御することにより、第１及び第２ＳＥＰ
Ｐ増幅器（４）及び（５）の出力直流電圧がアースレベ
ルに近い電圧に設定され、第１及び第２ＳＥＰＰ増幅器
（４）及び（５）の出力信号は半波出力信号となる。
及び（５）は非線形加算回路（６）で非線形加算され
る。非線形加算回路（６）は、第１及び第２ＳＥＰＰ増
幅器（４）及び（５）の出力信号レベルが所定レベル以
下の時加算回路として動作するとともに、前記出力信号
レベルが所定レベル以上のときクランプ回路として動作
するものである。非線形加算回路（６）の出力信号は第
２差動増幅器（７）の負入力端子に印加され、正入力端
子の基準電圧Ｖｒｅｆとの差に応じた出力信号が第１差
動増幅器（１）の共通端子に印加される。前記共通端子
は第１及び第２ＳＥＰＰ増幅器（４）及び（５）の出力
直流電圧を定めるための端子であり、第１及び第２ＳＥ
ＰＰ増幅器（４）及び（５）の出力信号に応じて前記出
力直流電圧を制御することにより、第１及び第２ＳＥＰ
Ｐ増幅器（４）及び（５）の出力直流電圧がアースレベ
ルに近い電圧に設定され、第１及び第２ＳＥＰＰ増幅器
（４）及び（５）の出力信号は半波出力信号となる。
【０００５】またさらに、第１及び第２ＳＥＰＰ増幅器
（４）及び（５）の出力信号は加算回路（８）で加算さ
れる。加算回路（８）の出力信号はツェナーダイオード
（９）でレベルシフトされた後、トランジスタ（１０）
のベースに印加される。また、トランジスタ（１０）の
エミッタには第１及び第２ＳＥＰＰ増幅器（４）及び
（５）の電源電圧Ｖｘが印加される。その為、トランジ
スタ（１０）のベース−エミッタ間電圧に応じてコレク
タ電流がトランジスタ（１１）に供給される。よって、
前記コレクタ電流の大きさに応じてトランジスタ（１
１）がオン・オフ動作し、スイッチング電源回路（１
２）から第１及び第２ＳＥＰＰ増幅器（４）及び（５）
の出力信号の相似形の電源電圧Ｖｘが発生する。
（４）及び（５）の出力信号は加算回路（８）で加算さ
れる。加算回路（８）の出力信号はツェナーダイオード
（９）でレベルシフトされた後、トランジスタ（１０）
のベースに印加される。また、トランジスタ（１０）の
エミッタには第１及び第２ＳＥＰＰ増幅器（４）及び
（５）の電源電圧Ｖｘが印加される。その為、トランジ
スタ（１０）のベース−エミッタ間電圧に応じてコレク
タ電流がトランジスタ（１１）に供給される。よって、
前記コレクタ電流の大きさに応じてトランジスタ（１
１）がオン・オフ動作し、スイッチング電源回路（１
２）から第１及び第２ＳＥＰＰ増幅器（４）及び（５）
の出力信号の相似形の電源電圧Ｖｘが発生する。
【０００６】
【発明が解決しようとする課題】ところで、図３（イ）
に出力電力と消費電力との関係を示す。図３（イ）にお
いて、実線は図２の従来例の増幅装置の出力電力と消費
電力との関係を示し、点線は固定の電源電圧を用いたＢ
ＴＬ増幅器の出力電力と消費電力との関係を示す。図３
（イ）より明らかな如く、図２の電力増幅装置の高効率
化が達成されていることがわかる。しかしながら、図２
において、出力電力が大きいとスイッチング電源回路
（１２）は高い電源電圧を発生する必要があった。その
際、スイッチング電源回路（１２）に流れる電流は大き
くなる。そこで、実際は、出力電力が大きくなることを
想定してスイッチング電源回路（１２）のコイルの電流
容量を大きくしておくので、コイルの形状が大きくなる
という問題あった。その為、図２の電力増幅装置は、ス
ペース上の制約のある小型ポータブル機器に不向きであ
った。
に出力電力と消費電力との関係を示す。図３（イ）にお
いて、実線は図２の従来例の増幅装置の出力電力と消費
電力との関係を示し、点線は固定の電源電圧を用いたＢ
ＴＬ増幅器の出力電力と消費電力との関係を示す。図３
（イ）より明らかな如く、図２の電力増幅装置の高効率
化が達成されていることがわかる。しかしながら、図２
において、出力電力が大きいとスイッチング電源回路
（１２）は高い電源電圧を発生する必要があった。その
際、スイッチング電源回路（１２）に流れる電流は大き
くなる。そこで、実際は、出力電力が大きくなることを
想定してスイッチング電源回路（１２）のコイルの電流
容量を大きくしておくので、コイルの形状が大きくなる
という問題あった。その為、図２の電力増幅装置は、ス
ペース上の制約のある小型ポータブル機器に不向きであ
った。
【０００７】
【課題を解決するための手段】本発明は、第１及び第２
出力信号を発生し、負荷をＢＴＬ駆動する第１及び第２
出力増幅器と、前記第１及び第２出力増幅器の出力信号
を非線形加算する非線形加算回路と、入力信号を増幅す
るとともに、前記非線形加算回路の出力信号に応じて制
御され、前記第１及び第２出力増幅器の入力信号を発生
する非線形増幅器と、を備える非線形回路は電力増幅装
置において、前記第１及び第２出力増幅器の出力信号に
応じて前記第１及び第２出力増幅器の電源電圧を発生す
るスイッチング電源と、前記第１及び第２出力増幅器の
出力信号のクリップを検出する検出回路と、前記クリッ
プ検出回路の出力信号に応じてスイッチング電源のスイ
ッチング動作をオフ制御するスイッチング制御回路と、
を備え、スイッチング動作のオフ時スイッチング電源は
電源電圧をそのまま前記第１及び第２出力増幅器に印加
することを特徴とする。
出力信号を発生し、負荷をＢＴＬ駆動する第１及び第２
出力増幅器と、前記第１及び第２出力増幅器の出力信号
を非線形加算する非線形加算回路と、入力信号を増幅す
るとともに、前記非線形加算回路の出力信号に応じて制
御され、前記第１及び第２出力増幅器の入力信号を発生
する非線形増幅器と、を備える非線形回路は電力増幅装
置において、前記第１及び第２出力増幅器の出力信号に
応じて前記第１及び第２出力増幅器の電源電圧を発生す
るスイッチング電源と、前記第１及び第２出力増幅器の
出力信号のクリップを検出する検出回路と、前記クリッ
プ検出回路の出力信号に応じてスイッチング電源のスイ
ッチング動作をオフ制御するスイッチング制御回路と、
を備え、スイッチング動作のオフ時スイッチング電源は
電源電圧をそのまま前記第１及び第２出力増幅器に印加
することを特徴とする。
【０００８】また、前記クリップ検出回路は、前記非線
形増幅回路の入力信号を増幅する増幅回路と、前記増幅
回路の出力信号を基準レベルと比較する比較回路とから
成ることを特徴とする。
形増幅回路の入力信号を増幅する増幅回路と、前記増幅
回路の出力信号を基準レベルと比較する比較回路とから
成ることを特徴とする。
【０００９】
【発明の実施の形態】図１は本発明の実施の形態を示す
図であり、（１３）は、第１差動増幅回路（１）の２つ
の入力信号を増幅する増幅器（１４）と、増幅器（１
４）の出力信号を基準レベルと比較する比較回路（１
５）とから成り、クリップの発生を検出するクリップ検
出回路、（１６）はクリップ検出回路（１３）の出力信
号に応じて停止信号を発生する停止信号発生回路、（１
７）はクリップ検出回路（１３）の出力信号に応じてト
ランジスタ（１１）のベースを短絡し、スイッチング電
源回路（１２）の動作を停止させるためのトランジスタ
である。尚、図１において、図２の従来例と同一の素子
については、図２と同一の符号を付し説明を省略する。
図であり、（１３）は、第１差動増幅回路（１）の２つ
の入力信号を増幅する増幅器（１４）と、増幅器（１
４）の出力信号を基準レベルと比較する比較回路（１
５）とから成り、クリップの発生を検出するクリップ検
出回路、（１６）はクリップ検出回路（１３）の出力信
号に応じて停止信号を発生する停止信号発生回路、（１
７）はクリップ検出回路（１３）の出力信号に応じてト
ランジスタ（１１）のベースを短絡し、スイッチング電
源回路（１２）の動作を停止させるためのトランジスタ
である。尚、図１において、図２の従来例と同一の素子
については、図２と同一の符号を付し説明を省略する。
【００１０】まず、図１の電力増幅装置の増幅動作は図
２の従来例と同一なため、動作説明を省略する。次に、
図１における、大入力印加時クリップ検出による動作を
説明する。第１差動増幅回路（１）の入力信号は、増幅
器（１４）に印加される。増幅器（１４）の一方の入力
端に第１ＳＥＰＰ増幅器（４）からの帰還信号と入力信
号とを加算した信号と、他方の入力端子に第２ＳＥＰＰ
増幅器（５）からの帰還信号が印加される。増幅回路
（１４）の出力信号は、２つの入力信号を同相増幅する
ことによって入力信号の相似形であって入力信号の波形
をすべて上側波形とした信号が得られ、比較回路（１
５）の正入力端子に印加される。前記出力信号レベルが
基準レベルより高いと、比較回路（１５）から出力信号
が発生する。前記基準レベルは、第１及び第２ＳＥＰＰ
増幅器（４）及び（５）の出力信号にクリップが発生す
るレベルに設定されている。その為、比較回路（１５）
の出力信号は、第１及び第２ＳＥＰＰ増幅器（４）及び
（５）の出力信号中にクリップ部分に相当する期間だけ
「Ｈ」レベルになる。よって、クリップが検出される
と、クリップ検出回路（１３）から「Ｈ」と「Ｌ」レベ
ルが繰り返される出力信号が発生する。
２の従来例と同一なため、動作説明を省略する。次に、
図１における、大入力印加時クリップ検出による動作を
説明する。第１差動増幅回路（１）の入力信号は、増幅
器（１４）に印加される。増幅器（１４）の一方の入力
端に第１ＳＥＰＰ増幅器（４）からの帰還信号と入力信
号とを加算した信号と、他方の入力端子に第２ＳＥＰＰ
増幅器（５）からの帰還信号が印加される。増幅回路
（１４）の出力信号は、２つの入力信号を同相増幅する
ことによって入力信号の相似形であって入力信号の波形
をすべて上側波形とした信号が得られ、比較回路（１
５）の正入力端子に印加される。前記出力信号レベルが
基準レベルより高いと、比較回路（１５）から出力信号
が発生する。前記基準レベルは、第１及び第２ＳＥＰＰ
増幅器（４）及び（５）の出力信号にクリップが発生す
るレベルに設定されている。その為、比較回路（１５）
の出力信号は、第１及び第２ＳＥＰＰ増幅器（４）及び
（５）の出力信号中にクリップ部分に相当する期間だけ
「Ｈ」レベルになる。よって、クリップが検出される
と、クリップ検出回路（１３）から「Ｈ」と「Ｌ」レベ
ルが繰り返される出力信号が発生する。
【００１１】クリップ検出回路（１３）からクリップ検
出したことを示す信号が停止信号発生回路（１６）に印
加されると、停止信号が停止信号発生回路（１６）から
発生する。前記停止信号に応じて、トランジスタ（１
７）はオンする。これにより、トランジスタ（１１）の
ベースはアースされる為、加算回路（８）の出力信号に
よらずトランジスタ（１１）は常にオンする。よって、
スイッチング電源回路（１２）はスイッチング動作を行
わず、第１及び第２ＳＥＰＰ増幅器（４）及び（５）の
電源電圧Ｖｘは、電源電圧Ｖｃｃと略等しくなる。クリ
ップ時に、スイッチング動作をオフすることにより、ス
イッチング電源回路（１２）の出力電圧が電源電圧Ｖｃ
ｃとなるので、スイッチング電源回路（１２）のコイル
は電流容量の小さいものを使用することが出来る。
出したことを示す信号が停止信号発生回路（１６）に印
加されると、停止信号が停止信号発生回路（１６）から
発生する。前記停止信号に応じて、トランジスタ（１
７）はオンする。これにより、トランジスタ（１１）の
ベースはアースされる為、加算回路（８）の出力信号に
よらずトランジスタ（１１）は常にオンする。よって、
スイッチング電源回路（１２）はスイッチング動作を行
わず、第１及び第２ＳＥＰＰ増幅器（４）及び（５）の
電源電圧Ｖｘは、電源電圧Ｖｃｃと略等しくなる。クリ
ップ時に、スイッチング動作をオフすることにより、ス
イッチング電源回路（１２）の出力電圧が電源電圧Ｖｃ
ｃとなるので、スイッチング電源回路（１２）のコイル
は電流容量の小さいものを使用することが出来る。
【００１２】また、小・中入力時、第１及び第２ＳＥＰ
Ｐ増幅器（４）及び（５）の出力信号にクリップは発生
しない。増幅回路（１４）の出力信号は比較回路（１
５）の基準レベルより低く、クリップ検出回路（１３）
から出力信号は発生しない。その為、停止信号発生回路
（１６）から停止信号は発生せず、トランジスタ（１
７）はオフする。その結果、スイッチング電源回路（１
２）は第１及び第２ＳＥＰＰ増幅回路（４）及び（５）
の出力信号に応じて動作するので、第１及び第２ＳＥＰ
Ｐ増幅器（４）及び（５）の電源電圧Ｖｘは、第１及び
第２ＳＥＰＰ増幅器（４）及び（５）の出力信号と相似
形に変化する。よって、消費電力の高効率化が達成され
る。
Ｐ増幅器（４）及び（５）の出力信号にクリップは発生
しない。増幅回路（１４）の出力信号は比較回路（１
５）の基準レベルより低く、クリップ検出回路（１３）
から出力信号は発生しない。その為、停止信号発生回路
（１６）から停止信号は発生せず、トランジスタ（１
７）はオフする。その結果、スイッチング電源回路（１
２）は第１及び第２ＳＥＰＰ増幅回路（４）及び（５）
の出力信号に応じて動作するので、第１及び第２ＳＥＰ
Ｐ増幅器（４）及び（５）の電源電圧Ｖｘは、第１及び
第２ＳＥＰＰ増幅器（４）及び（５）の出力信号と相似
形に変化する。よって、消費電力の高効率化が達成され
る。
【００１３】ところで、図１の電力増幅装置の出力電力
と消費電力との関係を図３（ロ）に示す。尚、実線は図
１の本発明に係わる増幅装置の出力電力と消費電力との
関係を示し、点線は固定の電源電圧を用いたＢＴＬ増幅
器の出力電力と消費電力との関係を示す。小・中入力の
領域では、スイッチング電源回路（１２）がスイッチン
グ動作するので、図１の電力増幅装置の消費電力が少な
い。しかし、大入力となると、スイッチング電源回路
（１２）のスイッチング電源はオフするので、消費電力
は固定電源電圧のＢＴＬ増幅器の消費電力と等しくな
る。しかしながら、図３（イ）より大入力時スイッチン
グ電源回路（１２）のスイッチング動作を行わせていて
も消費電力の削減の効果が小さい。その為、大入力時ス
イッチング電源回路の（１２）の動作を停止することに
よる消費電力削減への悪影響を小さくすることが出来
る。また、大入力時クリップが発生することにより消費
電力の削減の効果の悪化が起こるので、クリップレベル
でスイッチング電源回路（１２）のスイッチング動作を
停止させれば、高効率化とコイルの電流容量の低減とを
両立させることが出来る。
と消費電力との関係を図３（ロ）に示す。尚、実線は図
１の本発明に係わる増幅装置の出力電力と消費電力との
関係を示し、点線は固定の電源電圧を用いたＢＴＬ増幅
器の出力電力と消費電力との関係を示す。小・中入力の
領域では、スイッチング電源回路（１２）がスイッチン
グ動作するので、図１の電力増幅装置の消費電力が少な
い。しかし、大入力となると、スイッチング電源回路
（１２）のスイッチング電源はオフするので、消費電力
は固定電源電圧のＢＴＬ増幅器の消費電力と等しくな
る。しかしながら、図３（イ）より大入力時スイッチン
グ電源回路（１２）のスイッチング動作を行わせていて
も消費電力の削減の効果が小さい。その為、大入力時ス
イッチング電源回路の（１２）の動作を停止することに
よる消費電力削減への悪影響を小さくすることが出来
る。また、大入力時クリップが発生することにより消費
電力の削減の効果の悪化が起こるので、クリップレベル
でスイッチング電源回路（１２）のスイッチング動作を
停止させれば、高効率化とコイルの電流容量の低減とを
両立させることが出来る。
【００１４】
【実施例】図４は、クリップ検出回路（１３）の具体回
路例を示す回路図であり、（１８）は、トランジスタ
（１８ａ）及び（１８ｂ）から成る増幅器、（１９）
は、ベースに前記トランジスタ（１８ａ）及び（１８
ｂ）のコレクタからの出力信号がそれぞれ印加されるト
ランジスタ（１９ａ）及び（１９ｂ）と、エミッタが前
記トランジスタ（１９ａ）及び（１９ｂ）のエミッタと
共通接続されるトランジスタ（１９ｃ）とから成るバッ
ファ増幅回路、（２０）は前記トランジスタ（１９ａ）
及び（１９ｂ）のコレクタからの出力信号レベルを検出
する検出トランジスタ、（２１）は前記検出トランジス
タ（２０）の出力信号に応じてクリップ検出信号を発生
する出力段トランジスタ、（２２）は定電流源、（２
３）はトランジスタ（２３ａ）乃至（２３ｄ）から成
り、増幅器（１８）及びバッファ増幅器（１９）に定電
流源（２２）の出力電流を供給する電流ミラー回路、
（２４ａ）及び（２４ｂ）はベースにそれぞれ第１差動
増幅器（１）の負及び正入力端子への帰還信号が印加さ
れるトランジスタである。
路例を示す回路図であり、（１８）は、トランジスタ
（１８ａ）及び（１８ｂ）から成る増幅器、（１９）
は、ベースに前記トランジスタ（１８ａ）及び（１８
ｂ）のコレクタからの出力信号がそれぞれ印加されるト
ランジスタ（１９ａ）及び（１９ｂ）と、エミッタが前
記トランジスタ（１９ａ）及び（１９ｂ）のエミッタと
共通接続されるトランジスタ（１９ｃ）とから成るバッ
ファ増幅回路、（２０）は前記トランジスタ（１９ａ）
及び（１９ｂ）のコレクタからの出力信号レベルを検出
する検出トランジスタ、（２１）は前記検出トランジス
タ（２０）の出力信号に応じてクリップ検出信号を発生
する出力段トランジスタ、（２２）は定電流源、（２
３）はトランジスタ（２３ａ）乃至（２３ｄ）から成
り、増幅器（１８）及びバッファ増幅器（１９）に定電
流源（２２）の出力電流を供給する電流ミラー回路、
（２４ａ）及び（２４ｂ）はベースにそれぞれ第１差動
増幅器（１）の負及び正入力端子への帰還信号が印加さ
れるトランジスタである。
【００１５】図４において、第１差動増幅回路（１）の
負入力端子及び正入力端子への帰還信号は、それぞれト
ランジスタ（２４ａ）及び（２４ｂ）のベースに印加さ
れ、トランジスタのベース−エミッタ間電圧Ｖｂｅだけ
レベルシフトされる。トランジスタ（２４ｂ）のベース
が抵抗Ｒ１を介して接地されるので、トランジスタ（１
８ｂ）のベース電圧は略一定の電圧である。トランジス
タ（１８ａ）のベースへの入力電圧は増幅器（１８）に
おいて差動増幅される。即ち、トランジスタ（１８ａ）
及び（１８ｂ）のコレクタ電流は第１差動増幅回路
（１）の負入力端子への帰還信号に応じて変化する。そ
の為、トランジスタ（１８ａ）及び（１８ｂ）のコレク
タに接続された負荷抵抗（２５）及び（２６）の一端に
発生する増幅器（１８）の出力信号は互いに逆相の信号
となる。増幅器（１８）の出力信号は、トランジスタ
（１９ａ）及び（１９ｂ）のベースに印加され、トラン
ジスタ（１９ｃ）のベースには、抵抗（２７）の一端に
発生する基準電圧が印加される。トランジスタ（１９
ａ）及び（１９ｂ）のベース電圧のうち、前記基準電圧
より高いベース電圧のトランジスタがオンする。ここ
で、クリップが発生すると、トランジスタ（１９ａ）及
び（１９ｂ）のうち一方がオンし、バッファ増幅回路
（１９）を構成するトランジスタ（１９ａ）及び（１９
ａ）のコレクタから出力信号が発生する。尚、基準電圧
は、第１及び第２ＳＥＰＰ増幅器（４）及び（５）増幅
器（１９）の出力信号がクリップするレベルに設定され
ているので、クリップが検出されると、バッファ増幅器
（１９）から出力信号が発生する。
負入力端子及び正入力端子への帰還信号は、それぞれト
ランジスタ（２４ａ）及び（２４ｂ）のベースに印加さ
れ、トランジスタのベース−エミッタ間電圧Ｖｂｅだけ
レベルシフトされる。トランジスタ（２４ｂ）のベース
が抵抗Ｒ１を介して接地されるので、トランジスタ（１
８ｂ）のベース電圧は略一定の電圧である。トランジス
タ（１８ａ）のベースへの入力電圧は増幅器（１８）に
おいて差動増幅される。即ち、トランジスタ（１８ａ）
及び（１８ｂ）のコレクタ電流は第１差動増幅回路
（１）の負入力端子への帰還信号に応じて変化する。そ
の為、トランジスタ（１８ａ）及び（１８ｂ）のコレク
タに接続された負荷抵抗（２５）及び（２６）の一端に
発生する増幅器（１８）の出力信号は互いに逆相の信号
となる。増幅器（１８）の出力信号は、トランジスタ
（１９ａ）及び（１９ｂ）のベースに印加され、トラン
ジスタ（１９ｃ）のベースには、抵抗（２７）の一端に
発生する基準電圧が印加される。トランジスタ（１９
ａ）及び（１９ｂ）のベース電圧のうち、前記基準電圧
より高いベース電圧のトランジスタがオンする。ここ
で、クリップが発生すると、トランジスタ（１９ａ）及
び（１９ｂ）のうち一方がオンし、バッファ増幅回路
（１９）を構成するトランジスタ（１９ａ）及び（１９
ａ）のコレクタから出力信号が発生する。尚、基準電圧
は、第１及び第２ＳＥＰＰ増幅器（４）及び（５）増幅
器（１９）の出力信号がクリップするレベルに設定され
ているので、クリップが検出されると、バッファ増幅器
（１９）から出力信号が発生する。
【００１６】さらに、バッファ増幅回路（１９）の出力
信号に応じて、電圧降下による抵抗（２８）の両端電圧
が検出トランジスタ（２０）のベース−エミッタ間電圧
より高くなり、検出トランジスタ（２０）はオンする。
その為、出力段トランジスタ（２１）がオンし、出力端
子（２９）からクリップを検出したことを示す出力信号
が発生する。また、定常動作時、抵抗（２８）の電圧降
下による電圧が検出トランジスタ（２０）のベース−エ
ミッタ間電圧より高くならないので、検出トランジスタ
（２０）及び出力段トランジスタ（２１）はオフし、ク
リップ検出を示す信号は発生しない。
信号に応じて、電圧降下による抵抗（２８）の両端電圧
が検出トランジスタ（２０）のベース−エミッタ間電圧
より高くなり、検出トランジスタ（２０）はオンする。
その為、出力段トランジスタ（２１）がオンし、出力端
子（２９）からクリップを検出したことを示す出力信号
が発生する。また、定常動作時、抵抗（２８）の電圧降
下による電圧が検出トランジスタ（２０）のベース−エ
ミッタ間電圧より高くならないので、検出トランジスタ
（２０）及び出力段トランジスタ（２１）はオフし、ク
リップ検出を示す信号は発生しない。
【００１７】
【発明の効果】以上述べた如く、本発明によれば、クリ
ップ検出時、電力増幅装置の電源電圧を発生するスイッ
チング電源のスイッチング動作を停止させ、大入力時ス
イッチング動作により高い電源電圧を発生させる必要が
なく、小・中入力時のみスイッチング動作を行わせるの
で、スイッチング電源を構成するコイルを小型化でき、
スペース上制約の大きい小型ポータブル機器に用いて好
適な電力増幅回路を提供できる。
ップ検出時、電力増幅装置の電源電圧を発生するスイッ
チング電源のスイッチング動作を停止させ、大入力時ス
イッチング動作により高い電源電圧を発生させる必要が
なく、小・中入力時のみスイッチング動作を行わせるの
で、スイッチング電源を構成するコイルを小型化でき、
スペース上制約の大きい小型ポータブル機器に用いて好
適な電力増幅回路を提供できる。
【００１８】また、非線形増幅回路の入力信号及び帰還
信号を用いてクリップを検出するので、直流レベルがア
ースレベルに近い信号で負荷をＢＴＬ駆動する電力増幅
装置の出力信号のクリップを確実に検出できる。
信号を用いてクリップを検出するので、直流レベルがア
ースレベルに近い信号で負荷をＢＴＬ駆動する電力増幅
装置の出力信号のクリップを確実に検出できる。
【図１】本発明の実施の形態を示すブロック図である。
【図２】従来例を示すブロック図である。
【図３】本発明と従来例との出力電力と消費電力との関
係を示す図である。
係を示す図である。
【図４】クリップ検出回路１３の具体回路例を示す図で
ある。
ある。
１３ クリップ検出回路 １４ 増幅回路 １５ 比較回路 １６ 停止信号発生回路
Claims (2)
- 【請求項１】第１及び第２出力信号を発生し、負荷をＢ
ＴＬ駆動する第１及び第２出力増幅器と、前記第１及び
第２出力増幅器の出力信号を非線形加算する非線形加算
回路と、入力信号を増幅するとともに、前記非線形加算
回路の出力信号に応じて制御され、前記第１及び第２出
力増幅器の入力信号を発生する非線形増幅器と、を備え
る非線形回路は電力増幅装置において、 前記第１及び第２出力増幅器の出力信号に応じて前記第
１及び第２出力増幅器の電源電圧を発生するスイッチン
グ電源と、 前記第１及び第２出力増幅器の出力信号のクリップを検
出する検出回路と、 前記クリップ検出回路の出力信号に応じてスイッチング
電源のスイッチング動作をオフ制御するスイッチング制
御回路と、 を備え、スイッチング動作のオフ時スイッチング電源は
電源電圧をそのまま前記第１及び第２出力増幅器に印加
することを特徴とする電力増幅装置。 - 【請求項２】前記クリップ検出回路は、 前記非線形増幅回路の入力信号を増幅する増幅回路と、
前記増幅回路の出力信号を基準レベルと比較する比較回
路とから成ることを特徴とする請求項１記載の電力増幅
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8107818A JPH09294033A (ja) | 1996-04-26 | 1996-04-26 | 電力増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8107818A JPH09294033A (ja) | 1996-04-26 | 1996-04-26 | 電力増幅装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09294033A true JPH09294033A (ja) | 1997-11-11 |
Family
ID=14468822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8107818A Pending JPH09294033A (ja) | 1996-04-26 | 1996-04-26 | 電力増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09294033A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100528107B1 (ko) * | 1996-11-19 | 2006-02-02 | 산요덴키가부시키가이샤 | 전력증폭장치 |
| WO2016047090A1 (ja) * | 2014-09-26 | 2016-03-31 | Ｎｅｃスペーステクノロジー株式会社 | 出力電力制御装置 |
-
1996
- 1996-04-26 JP JP8107818A patent/JPH09294033A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100528107B1 (ko) * | 1996-11-19 | 2006-02-02 | 산요덴키가부시키가이샤 | 전력증폭장치 |
| WO2016047090A1 (ja) * | 2014-09-26 | 2016-03-31 | Ｎｅｃスペーステクノロジー株式会社 | 出力電力制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3459442B2 (ja) | 差動増幅回路及びそれを用いた電力増幅装置 | |
| US4115739A (en) | Power amplifier | |
| US4472687A (en) | Audio power amplifier for supplying electric power to a load by switching of power supply voltage | |
| KR100394302B1 (ko) | 전력증폭장치 | |
| US5977829A (en) | Low distortion current feedback amplifier with dynamic biasing | |
| KR100499850B1 (ko) | 전력증폭장치 | |
| JPH09294033A (ja) | 電力増幅装置 | |
| KR100528107B1 (ko) | 전력증폭장치 | |
| US4737696A (en) | Actuator drive circuit | |
| JP3316357B2 (ja) | クリップ検出回路 | |
| JP3281798B2 (ja) | 電力増幅回路 | |
| US5905390A (en) | Inductive load drive circuit | |
| JP3316353B2 (ja) | クリップ検出回路 | |
| US6169453B1 (en) | Error amplifier with a high common mode rejection | |
| JPH0253229A (ja) | インピーダンス負荷駆動回路 | |
| JPH09331219A (ja) | 負荷ショート検出回路 | |
| JPH0865061A (ja) | アイドリング電流制御回路 | |
| JP2762333B2 (ja) | 増幅回路及び信号増幅ｉｃ | |
| JP3462579B2 (ja) | 増幅回路 | |
| JP3439030B2 (ja) | 増幅回路 | |
| JP3092244B2 (ja) | 増幅回路 | |
| JPS6244574Y2 (ja) | ||
| JPH10209776A (ja) | 電力増幅装置 | |
| JPH06260858A (ja) | 電力増幅装置 | |
| JPH09246890A (ja) | 電力増幅装置 |