JPH09294051A - ループフィルタ回路 - Google Patents
ループフィルタ回路Info
- Publication number
- JPH09294051A JPH09294051A JP8129154A JP12915496A JPH09294051A JP H09294051 A JPH09294051 A JP H09294051A JP 8129154 A JP8129154 A JP 8129154A JP 12915496 A JP12915496 A JP 12915496A JP H09294051 A JPH09294051 A JP H09294051A
- Authority
- JP
- Japan
- Prior art keywords
- loop filter
- resistor
- frequency
- filter circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 57
- 238000012544 monitoring process Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 7
- 239000000470 constituent Substances 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 230000004043 responsiveness Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 230000005526 G1 to G0 transition Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 入力信号の周波数が大きく急変した時にはバ
ッファアンプを介して接続したレベルリミッタを動作さ
せる一方、入力信号の周波数が大きく急変しない時には
レベルリミッタを動作させない。 【解決手段】 ＰＬＬに用いられるループフィルタ回路
において、位相比較器Ｉから出力された位相比較信号Ｖ
ｉをオペアンプＯＡの負極性端子に入力し、且つ、抵抗
Ｒ２及びこの抵抗Ｒ２と直列に接続した第１のコンデン
サＣ１と、第２のコンデンサＣ２とをオペアンプＯＡの
負極性端子と出力端子間に夫々並列に接続する。
ッファアンプを介して接続したレベルリミッタを動作さ
せる一方、入力信号の周波数が大きく急変しない時には
レベルリミッタを動作させない。 【解決手段】 ＰＬＬに用いられるループフィルタ回路
において、位相比較器Ｉから出力された位相比較信号Ｖ
ｉをオペアンプＯＡの負極性端子に入力し、且つ、抵抗
Ｒ２及びこの抵抗Ｒ２と直列に接続した第１のコンデン
サＣ１と、第２のコンデンサＣ２とをオペアンプＯＡの
負極性端子と出力端子間に夫々並列に接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＬＬに用いられ
るループフィルタ回路に関するものである。
るループフィルタ回路に関するものである。
【０００２】
【従来の技術】一般的に、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ）は、図８に示すように、内部に位相
比較器Ｉ，ループフィルタ回路ＬＦ，誤差信号増幅器
Ａ，電圧制御発振器ＶＣＯ（Voltage Controlled Oscil
lator ）を有する帰還系である。上記位相比較器Ｉは、
入力信号Ｖの周波数ならびに位相と、ＶＣＯの発振周波
数ならびに位相とを比較し、その誤差に比例した位相比
較信号Ｖｉを発生する。この位相比較信号Ｖｉはループ
フィルタ回路ＬＦを通って制御信号ＶｃとしてＶＣＯに
加えられ、入力信号ＶとＶＣＯの出力信号Ｏとの周波数
差ならびに位相差を低減する方向にＶＣＯの発生周波数
を変化させるものである。
ｋｅｄ Ｌｏｏｐ）は、図８に示すように、内部に位相
比較器Ｉ，ループフィルタ回路ＬＦ，誤差信号増幅器
Ａ，電圧制御発振器ＶＣＯ（Voltage Controlled Oscil
lator ）を有する帰還系である。上記位相比較器Ｉは、
入力信号Ｖの周波数ならびに位相と、ＶＣＯの発振周波
数ならびに位相とを比較し、その誤差に比例した位相比
較信号Ｖｉを発生する。この位相比較信号Ｖｉはループ
フィルタ回路ＬＦを通って制御信号ＶｃとしてＶＣＯに
加えられ、入力信号ＶとＶＣＯの出力信号Ｏとの周波数
差ならびに位相差を低減する方向にＶＣＯの発生周波数
を変化させるものである。
【０００３】一方、図９及び図１０に示したように、こ
の種のＰＬＬに用いられる従来の一般的なループフィル
タ回路１００，２００は、周知の抵抗，コンデンサ，オ
ペアンプを用いて夫々図示のように接続して構成されて
おり、図９及び図１０に構成部材の符号だけを付す。
の種のＰＬＬに用いられる従来の一般的なループフィル
タ回路１００，２００は、周知の抵抗，コンデンサ，オ
ペアンプを用いて夫々図示のように接続して構成されて
おり、図９及び図１０に構成部材の符号だけを付す。
【０００４】上記ループフィルタ回路１００，２００
は、共にチャージポンプ式と呼ばれる手法によるもので
ある。そして、前者のループフィルタ回路１００は定常
位相誤差をなくしつつ安定な応答特性を得るものであ
り、一方、後者のループフィルタ回路２００は更に高域
ジッタの抑圧をも狙った回路である。
は、共にチャージポンプ式と呼ばれる手法によるもので
ある。そして、前者のループフィルタ回路１００は定常
位相誤差をなくしつつ安定な応答特性を得るものであ
り、一方、後者のループフィルタ回路２００は更に高域
ジッタの抑圧をも狙った回路である。
【０００５】また、ＰＬＬに用いられる従来の一般的な
ループフィルタ回路の他例が特開平３−１１９８１８号
公報に図１１に示した如く開示されている。
ループフィルタ回路の他例が特開平３−１１９８１８号
公報に図１１に示した如く開示されている。
【０００６】図１１に示した如く、リミッタ回路３０６
を採用したループフィルタ回路３００では、位相比較器
（図示せず）から出力された位相比較信号Ｖｉが抵抗３
０１を介してオペアンプ３０２の反転入力端子に接続さ
れている。また、オペアンプ３０２の反転入力端子と出
力端子との間には、コンデンサ３０３及びこのコンデン
サ３０３と直列に接続した抵抗３０４と、コンデンサ３
０５及びこのコンデンサ３０５と直列に接続したリミッ
タ回路３０６とが夫々並列に接続されている。この際、
リミッタ回路３０６は２個のダイオード３０６ａ，３０
６ｂを用いて図示のように接続されている。
を採用したループフィルタ回路３００では、位相比較器
（図示せず）から出力された位相比較信号Ｖｉが抵抗３
０１を介してオペアンプ３０２の反転入力端子に接続さ
れている。また、オペアンプ３０２の反転入力端子と出
力端子との間には、コンデンサ３０３及びこのコンデン
サ３０３と直列に接続した抵抗３０４と、コンデンサ３
０５及びこのコンデンサ３０５と直列に接続したリミッ
タ回路３０６とが夫々並列に接続されている。この際、
リミッタ回路３０６は２個のダイオード３０６ａ，３０
６ｂを用いて図示のように接続されている。
【０００７】上記の構成によるループフィルタ回路３０
０において、位相比較信号Ｖｉに振幅の大きい交流電圧
が加わった時には、ダイオード３０６ａ，３０６ｂのイ
ンピーダンスがダイオード３０６ａ，３０６ｂに加わる
電圧に対して指数的に低くなるため、コンデンサ３０５
のインピーダンスが十分低くなるような周波数であれば
出力振幅はダイオード３０６ａ，３０６ｂのオン電圧に
制限される。このため、位相比較信号Ｖｉがある程度高
い周波数であり且つ振幅の大きい信号に対してリミッタ
回路３０６が動作して不要な信号を制限し且つオペアン
プ３０２の飽和を防いでいる。この回路目的は、ＰＬＬ
のデッドロックに結びつくオペアンプ３０２の飽和を防
ぐことが第一義であり、この結果としてリミッタ回路３
０６が動作する時は不要な高域ジッタが制限されたと理
解できるものである。
０において、位相比較信号Ｖｉに振幅の大きい交流電圧
が加わった時には、ダイオード３０６ａ，３０６ｂのイ
ンピーダンスがダイオード３０６ａ，３０６ｂに加わる
電圧に対して指数的に低くなるため、コンデンサ３０５
のインピーダンスが十分低くなるような周波数であれば
出力振幅はダイオード３０６ａ，３０６ｂのオン電圧に
制限される。このため、位相比較信号Ｖｉがある程度高
い周波数であり且つ振幅の大きい信号に対してリミッタ
回路３０６が動作して不要な信号を制限し且つオペアン
プ３０２の飽和を防いでいる。この回路目的は、ＰＬＬ
のデッドロックに結びつくオペアンプ３０２の飽和を防
ぐことが第一義であり、この結果としてリミッタ回路３
０６が動作する時は不要な高域ジッタが制限されたと理
解できるものである。
【０００８】
【発明が解決しようとする課題】ところで、上記リミッ
タ回路３０６を採用したループフィルタ回路３００で
は、入力信号Ｖの高域ジッタが大きい場合に想定される
ような、位相比較信号Ｖｉがある程度高い周波数であり
且つ振幅の大きい信号に対してリミッタ回路３０６が動
作しているものの、入力信号Ｖの周波数が例えばステッ
プ状に大きく急変した時にＰＬＬを速く応答させるため
のものでなく、更に、入力信号Ｖの周波数が大きく急変
しない時に高域ジッタの発生を押さえるものでない。
タ回路３０６を採用したループフィルタ回路３００で
は、入力信号Ｖの高域ジッタが大きい場合に想定される
ような、位相比較信号Ｖｉがある程度高い周波数であり
且つ振幅の大きい信号に対してリミッタ回路３０６が動
作しているものの、入力信号Ｖの周波数が例えばステッ
プ状に大きく急変した時にＰＬＬを速く応答させるため
のものでなく、更に、入力信号Ｖの周波数が大きく急変
しない時に高域ジッタの発生を押さえるものでない。
【０００９】また、前述した一般的なループフィルタ回
路１００，２００も、入力信号Ｖの周波数が大きく急変
した時にＰＬＬの速い応答性が得られるものでない。そ
の理由を以下に述べる。
路１００，２００も、入力信号Ｖの周波数が大きく急変
した時にＰＬＬの速い応答性が得られるものでない。そ
の理由を以下に述べる。
【００１０】上記ループフィルタ回路１００，２００，
３００において、入力信号Ｖの周波数がステップ状に大
きく急変した時のＰＬＬの追従性の速さは、例えば図１
１中のコンデンサ３０３及び抵抗３０４で設定される時
定数に依存するところが大である。ここで、時定数が小
さいほど応答性が良くなるものの、時定数が小さいと低
域変動に追従し易くなるために低域ジッタは多くなる。
つまり、ループフィルタ回路１００，２００，３００で
は、入力信号Ｖの周波数が大きく変化した時の応答性の
良さと、低域ジッタの少なさとの両立が困難である。
３００において、入力信号Ｖの周波数がステップ状に大
きく急変した時のＰＬＬの追従性の速さは、例えば図１
１中のコンデンサ３０３及び抵抗３０４で設定される時
定数に依存するところが大である。ここで、時定数が小
さいほど応答性が良くなるものの、時定数が小さいと低
域変動に追従し易くなるために低域ジッタは多くなる。
つまり、ループフィルタ回路１００，２００，３００で
は、入力信号Ｖの周波数が大きく変化した時の応答性の
良さと、低域ジッタの少なさとの両立が困難である。
【００１１】そこで、入力信号Ｖの周波数変化に対応し
て、大きな変化時には速い応答性を持ち、且つ、小さな
変化時にはジッタを抑圧できるループゲイン特性の良い
ループフィルタ回路が望まれている。
て、大きな変化時には速い応答性を持ち、且つ、小さな
変化時にはジッタを抑圧できるループゲイン特性の良い
ループフィルタ回路が望まれている。
【００１２】
【課題を解決するための手段】本発明は上記課題に鑑み
てなされたものであり、第１の発明は、ＰＬＬに用いら
れるループフィルタ回路において、位相比較器から出力
された位相比較信号を負極性端子に入力され、且つ、抵
抗及びこの抵抗と直列に接続した第１のコンデンサと、
第２のコンデンサとを前記負極性端子と出力端子間に夫
々並列に接続したオペアンプと、前記抵抗の両端間にバ
ッファアンプを介して接続したレベルリミッタとを具備
したことを特徴とするループフィルタ回路である。ま
た、第２の発明は、ＰＬＬに用いられるループフィルタ
回路において、位相比較器から出力された位相比較信号
を負極性端子に入力され、且つ、抵抗及びこの抵抗と直
列に接続した第１のコンデンサと、第２のコンデンサと
を前記負極性端子と出力端子間に夫々並列に接続したオ
ペアンプと、前記抵抗の両端間の電位差を監視する電位
差監視回路と、前記電位差監視回路で監視した前記電位
差が所定の設定レベルを越えたことを判別するレベル判
別回路と、前記レベル判別回路で判別した結果により前
記抵抗のいずれか一方の端子に電流を加算する電流加算
回路とを具備したことを特徴とするループフィルタ回路
である。
てなされたものであり、第１の発明は、ＰＬＬに用いら
れるループフィルタ回路において、位相比較器から出力
された位相比較信号を負極性端子に入力され、且つ、抵
抗及びこの抵抗と直列に接続した第１のコンデンサと、
第２のコンデンサとを前記負極性端子と出力端子間に夫
々並列に接続したオペアンプと、前記抵抗の両端間にバ
ッファアンプを介して接続したレベルリミッタとを具備
したことを特徴とするループフィルタ回路である。ま
た、第２の発明は、ＰＬＬに用いられるループフィルタ
回路において、位相比較器から出力された位相比較信号
を負極性端子に入力され、且つ、抵抗及びこの抵抗と直
列に接続した第１のコンデンサと、第２のコンデンサと
を前記負極性端子と出力端子間に夫々並列に接続したオ
ペアンプと、前記抵抗の両端間の電位差を監視する電位
差監視回路と、前記電位差監視回路で監視した前記電位
差が所定の設定レベルを越えたことを判別するレベル判
別回路と、前記レベル判別回路で判別した結果により前
記抵抗のいずれか一方の端子に電流を加算する電流加算
回路とを具備したことを特徴とするループフィルタ回路
である。
【００１３】
【発明の実施の形態】以下に本発明に係わるループフィ
ルタ回路の実施例を図１乃至図７を参照して＜第１実施
例＞，＜第２実施例＞，＜第３実施例＞の順に詳細に説
明する。
ルタ回路の実施例を図１乃至図７を参照して＜第１実施
例＞，＜第２実施例＞，＜第３実施例＞の順に詳細に説
明する。
【００１４】
＜第１実施例＞図１は本発明に係わる第１実施例のルー
プフィルタ回路を示した図、図２は同第１実施例のルー
プフィルタ回路を採用したＰＬＬのループゲイン特性を
説明するための図、図３（Ａ），（Ｂ）は同第１実施例
のループフィルタ回路の動作を説明するための波形図で
ある。
プフィルタ回路を示した図、図２は同第１実施例のルー
プフィルタ回路を採用したＰＬＬのループゲイン特性を
説明するための図、図３（Ａ），（Ｂ）は同第１実施例
のループフィルタ回路の動作を説明するための波形図で
ある。
【００１５】図１に示した本発明に係わる第１実施例の
ループフィルタ回路ＬＦ１は、先に図８を用いて説明し
たＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）に用
いられるものである。
ループフィルタ回路ＬＦ１は、先に図８を用いて説明し
たＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）に用
いられるものである。
【００１６】即ち、図１に示した本発明に係わる第１実
施例のループフィルタ回路ＬＦ１において、位相比較器
Ｉは入力信号Ｖと電圧制御発振器ＶＣＯ（Voltage Cont
rolled Oscillator ）からの出力信号Ｏとを位相比較し
て位相比較信号Ｖｉを出力している。この位相比較信号
Ｖｉは、ハイレベルＨ，又は入力がないハイ・インピー
ダンスＨＺ，又はローレベルＬの３つの状態を取り得る
ものである。ここで、位相比較信号Ｖｉは第１の抵抗Ｒ
１を介してオペアンプＯＡの負（−）極性端子に入力さ
れる一方、位相比較信号ＶｉのハイレベルＨとローレベ
ルＬのの中間の電位となるリファレンス信号ＲＥＦがオ
ペアンプＯＡの正（＋）極性端子に入力されている。
施例のループフィルタ回路ＬＦ１において、位相比較器
Ｉは入力信号Ｖと電圧制御発振器ＶＣＯ（Voltage Cont
rolled Oscillator ）からの出力信号Ｏとを位相比較し
て位相比較信号Ｖｉを出力している。この位相比較信号
Ｖｉは、ハイレベルＨ，又は入力がないハイ・インピー
ダンスＨＺ，又はローレベルＬの３つの状態を取り得る
ものである。ここで、位相比較信号Ｖｉは第１の抵抗Ｒ
１を介してオペアンプＯＡの負（−）極性端子に入力さ
れる一方、位相比較信号ＶｉのハイレベルＨとローレベ
ルＬのの中間の電位となるリファレンス信号ＲＥＦがオ
ペアンプＯＡの正（＋）極性端子に入力されている。
【００１７】また、オペアンプＯＡの負（−）極性端子
と出力端子との間には、第２の抵抗Ｒ２及びこの抵抗Ｒ
２と直列に接続した第１のコンデンサＣ１と、第２のコ
ンデンサＣ２とが夫々並列に接続されている。
と出力端子との間には、第２の抵抗Ｒ２及びこの抵抗Ｒ
２と直列に接続した第１のコンデンサＣ１と、第２のコ
ンデンサＣ２とが夫々並列に接続されている。
【００１８】更に、抵抗Ｒ２の両端間には、本発明の要
部となるバッファアンプＢＡと、２個のダイオード
Ｄ１，Ｄ２を用いたレベルリミッタＬＬとが直列に接続
されている。即ち、抵抗Ｒ２のオペアンプＯＡとの接続
部からバッファアンプＢＡの入力端子へ入力している。
また、バッファアンプＢＡの出力端子からレベルリミッ
タＬＬの一端に接続し、且つ、レベルリミッタＬＬの他
端は抵抗Ｒ２とコンデンサＣ１のとの間に接続されてい
る。ここで、抵抗Ｒ２の両端間にバッファアンプＢＡを
介して接続したレベルリミッタＬＬは、２個のダイオー
ドＤ１，Ｄ２の向きを図示のように−＋の互いの逆極を
各々接続し、且つ、ダイオードＤ１，Ｄ２の接続部がレ
ベルリミッタＬＬの一端，他端となるように設けてい
る。
部となるバッファアンプＢＡと、２個のダイオード
Ｄ１，Ｄ２を用いたレベルリミッタＬＬとが直列に接続
されている。即ち、抵抗Ｒ２のオペアンプＯＡとの接続
部からバッファアンプＢＡの入力端子へ入力している。
また、バッファアンプＢＡの出力端子からレベルリミッ
タＬＬの一端に接続し、且つ、レベルリミッタＬＬの他
端は抵抗Ｒ２とコンデンサＣ１のとの間に接続されてい
る。ここで、抵抗Ｒ２の両端間にバッファアンプＢＡを
介して接続したレベルリミッタＬＬは、２個のダイオー
ドＤ１，Ｄ２の向きを図示のように−＋の互いの逆極を
各々接続し、且つ、ダイオードＤ１，Ｄ２の接続部がレ
ベルリミッタＬＬの一端，他端となるように設けてい
る。
【００１９】次に、図２に示した如く、上記の構成によ
る第１実施例のループフィルタ回路ＬＦ１を採用したＰ
ＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）のループ
ゲイン特性は、ＰＬＬをかけるための入力信号Ｖの周波
数ｆが、例えば周波数ｆ１以下の範囲では−１２ｄＢ／
ＯＣＴの傾斜となり、周波数ｆ１より高く且つ周波数ｆ
２より低い範囲では−６ｄＢ／ＯＣＴの傾斜となり、周
波数ｆ２以上の範囲では−１２ｄＢ／ＯＣＴの傾斜とな
り、各傾斜の交点となる周波数ｆ１，ｆ２で傾斜が緩や
かにクロスしている。
る第１実施例のループフィルタ回路ＬＦ１を採用したＰ
ＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）のループ
ゲイン特性は、ＰＬＬをかけるための入力信号Ｖの周波
数ｆが、例えば周波数ｆ１以下の範囲では−１２ｄＢ／
ＯＣＴの傾斜となり、周波数ｆ１より高く且つ周波数ｆ
２より低い範囲では−６ｄＢ／ＯＣＴの傾斜となり、周
波数ｆ２以上の範囲では−１２ｄＢ／ＯＣＴの傾斜とな
り、各傾斜の交点となる周波数ｆ１，ｆ２で傾斜が緩や
かにクロスしている。
【００２０】この際、コンデンサＣ１の値がコンデンサ
Ｃ２の値より十分大きいとして第１実施例のループフィ
ルタ回路ＬＦ１を設計するならば、周波数ｆ１はコンデ
ンサＣ１と抵抗Ｒ２により算出できその概略値は周波数
ｆ１＝１／２πＣ１Ｒ２となり、周波数ｆ２はコンデン
サＣ２と抵抗Ｒ２により算出できその概略値は周波数ｆ
２＝１／２πＣ２Ｒ２となると共に、周波数ｆ１と周波
数ｆ２の間の−６ｄＢ／ＯＣＴの傾斜と０ｄＢゲインラ
インとが交わる点にループゲイン交点周波数ｆｘがあ
る。
Ｃ２の値より十分大きいとして第１実施例のループフィ
ルタ回路ＬＦ１を設計するならば、周波数ｆ１はコンデ
ンサＣ１と抵抗Ｒ２により算出できその概略値は周波数
ｆ１＝１／２πＣ１Ｒ２となり、周波数ｆ２はコンデン
サＣ２と抵抗Ｒ２により算出できその概略値は周波数ｆ
２＝１／２πＣ２Ｒ２となると共に、周波数ｆ１と周波
数ｆ２の間の−６ｄＢ／ＯＣＴの傾斜と０ｄＢゲインラ
インとが交わる点にループゲイン交点周波数ｆｘがあ
る。
【００２１】次に、上記の構成による第１実施例のルー
プフィルタ回路ＬＦ１の動作を、入力信号Ｖの周波数
ｆが大きく急変した時と、入力信号Ｖの周波数ｆが大
きく急変しない時とに別けて、図１乃至図３を併用して
説明する。
プフィルタ回路ＬＦ１の動作を、入力信号Ｖの周波数
ｆが大きく急変した時と、入力信号Ｖの周波数ｆが大
きく急変しない時とに別けて、図１乃至図３を併用して
説明する。
【００２２】まず、入力信号Ｖの周波数ｆが大きく急
変した時には、抵抗Ｒ２の両端にバッファアンプＢＡを
介して接続したレベルリミッタＬＬが動作する。即ち、
図３（Ａ）に示した如く、入力信号Ｖの周波数ｆが大き
く急変する時には、位相比較器Ｉから出力された位相比
較信号Ｖｉが例えばハイ・インピーダンスＨＺから長時
間に亘ってローレベルＬに変化する。このローレベルＬ
の期間中において、抵抗Ｒ２の両端電圧ＥＲ２がコンデ
ンサＣ２のチャージが進むある時間を過ぎるとレベルリ
ミッタＬＬの両端電圧ＥＬＬに押さえられる。この場合
には、バッファアンプＢＡからの電流をレベルリミッタ
ＬＬを介してコンデンサＣ１に供給して、コンデンサＣ
１へのチャージを強力に行うことで、実質的にコンデン
サＣ１の容量が低くなったように動作するため、入力信
号Ｖのうちでループゲイン交点周波数ｆｘ以下の周波数
ｆ１が一時的に高くなり応答性の良いループフィルタを
実現できる。これを、ＶＣＯへのコントロール信号Ｃの
変化で見ると、レベルリミッタＬＬがない場合に比べて
早い時間で立ち上がっており、位相誤差が少ない状態で
希望するコントロール電圧へ達する優れた応答性が得ら
れている。
変した時には、抵抗Ｒ２の両端にバッファアンプＢＡを
介して接続したレベルリミッタＬＬが動作する。即ち、
図３（Ａ）に示した如く、入力信号Ｖの周波数ｆが大き
く急変する時には、位相比較器Ｉから出力された位相比
較信号Ｖｉが例えばハイ・インピーダンスＨＺから長時
間に亘ってローレベルＬに変化する。このローレベルＬ
の期間中において、抵抗Ｒ２の両端電圧ＥＲ２がコンデ
ンサＣ２のチャージが進むある時間を過ぎるとレベルリ
ミッタＬＬの両端電圧ＥＬＬに押さえられる。この場合
には、バッファアンプＢＡからの電流をレベルリミッタ
ＬＬを介してコンデンサＣ１に供給して、コンデンサＣ
１へのチャージを強力に行うことで、実質的にコンデン
サＣ１の容量が低くなったように動作するため、入力信
号Ｖのうちでループゲイン交点周波数ｆｘ以下の周波数
ｆ１が一時的に高くなり応答性の良いループフィルタを
実現できる。これを、ＶＣＯへのコントロール信号Ｃの
変化で見ると、レベルリミッタＬＬがない場合に比べて
早い時間で立ち上がっており、位相誤差が少ない状態で
希望するコントロール電圧へ達する優れた応答性が得ら
れている。
【００２３】次に、入力信号Ｖの周波数ｆが大きく急
変しない時には、レベルリミッタＬＬが動作しない。即
ち、図３（Ｂ）に示した如く、入力信号Ｖの周波数ｆが
大きく急変しない時には、位相比較器Ｉから出力された
位相比較信号Ｖｉが例えばハイ・インピーダンスＨＺか
ら短時間に亘ってローレベルＬに変化する。このローレ
ベルＬの期間中では、抵抗Ｒ２の両端電圧ＥＲ２がコン
デンサＣ２のチャージに伴って、ある程度まで上昇する
ものの、ほどなくコントロール電圧が希望値に達するた
め、レベルリミッタＬＬの両端電圧ＥＬＬの値まで到達
しない。この場合には、レベルリミッタＬＬが動作しな
いため、本来のコンデンサＣ１の効果が発揮でき、入力
信号Ｖのうちでループゲイン交点周波数ｆｘ以下の周波
数ｆ１を低く保って低域ジッタの少ないループフィルタ
を実現できる。
変しない時には、レベルリミッタＬＬが動作しない。即
ち、図３（Ｂ）に示した如く、入力信号Ｖの周波数ｆが
大きく急変しない時には、位相比較器Ｉから出力された
位相比較信号Ｖｉが例えばハイ・インピーダンスＨＺか
ら短時間に亘ってローレベルＬに変化する。このローレ
ベルＬの期間中では、抵抗Ｒ２の両端電圧ＥＲ２がコン
デンサＣ２のチャージに伴って、ある程度まで上昇する
ものの、ほどなくコントロール電圧が希望値に達するた
め、レベルリミッタＬＬの両端電圧ＥＬＬの値まで到達
しない。この場合には、レベルリミッタＬＬが動作しな
いため、本来のコンデンサＣ１の効果が発揮でき、入力
信号Ｖのうちでループゲイン交点周波数ｆｘ以下の周波
数ｆ１を低く保って低域ジッタの少ないループフィルタ
を実現できる。
【００２４】更に、入力信号Ｖの周波数ｆが急変する時
もしない時も、ループゲイン交点周波数ｆｘ以上の高い
周波数ｆ２を越える範囲に対してコンデンサＣ２の働き
により高域ジッタを押さえることができる。
もしない時も、ループゲイン交点周波数ｆｘ以上の高い
周波数ｆ２を越える範囲に対してコンデンサＣ２の働き
により高域ジッタを押さえることができる。
【００２５】＜第２実施例＞図４は本発明に係わる第２
実施例のループフィルタ回路を示した図、図５は本発明
に係わる第２実施例のループフィルタ回路を一部変形し
て示した図である。
実施例のループフィルタ回路を示した図、図５は本発明
に係わる第２実施例のループフィルタ回路を一部変形し
て示した図である。
【００２６】図４に示した本発明に係わる第２実施例の
ループフィルタ回路ＬＦ２Ａは、先に説明した第１実施
例のループフィルタ回路ＬＦ１と一部を除いて同様の構
成であり、ここでは説明の便宜上、先に示した構成部材
に対しては同一の符号を付し、且つ、異なる構成部材に
新たな符号を付して、第１実施例と異なる点を中心に説
明する。
ループフィルタ回路ＬＦ２Ａは、先に説明した第１実施
例のループフィルタ回路ＬＦ１と一部を除いて同様の構
成であり、ここでは説明の便宜上、先に示した構成部材
に対しては同一の符号を付し、且つ、異なる構成部材に
新たな符号を付して、第１実施例と異なる点を中心に説
明する。
【００２７】図４に示した如く、本発明に係わる第２実
施例のループフィルタ回路ＬＦ２Ａでは、レベルリミッ
タＬＬに２個のトランジスタＴｒ１，Ｔｒ２を用いた点
のみが第１実施例と異なっている。
施例のループフィルタ回路ＬＦ２Ａでは、レベルリミッ
タＬＬに２個のトランジスタＴｒ１，Ｔｒ２を用いた点
のみが第１実施例と異なっている。
【００２８】即ち、レベルリミッタＬＬを構成する２個
のトランジスタＴｒ１，Ｔｒ２は、ｎｐｎ型とｐｎｐ型
とを閉ループ状態で接続し、且つ、トランジスタＴ
ｒ１，Ｔｒ２間にレベルリミッタＬＬの一端，他端を夫
々設けている。
のトランジスタＴｒ１，Ｔｒ２は、ｎｐｎ型とｐｎｐ型
とを閉ループ状態で接続し、且つ、トランジスタＴ
ｒ１，Ｔｒ２間にレベルリミッタＬＬの一端，他端を夫
々設けている。
【００２９】この第２実施例のループフィルタ回路ＬＦ
２Ａでも、先に説明した第１実施例のループフィルタ回
路ＬＦ１と同様に、入力信号Ｖの周波数ｆが大きく急
変した時にはレベルリミッタＬＬが動作する一方、入
力信号Ｖの周波数ｆが大きく急変しない時にはレベルリ
ミッタＬＬが動作しないため、第１実施例と同様の効果
を得られる。
２Ａでも、先に説明した第１実施例のループフィルタ回
路ＬＦ１と同様に、入力信号Ｖの周波数ｆが大きく急
変した時にはレベルリミッタＬＬが動作する一方、入
力信号Ｖの周波数ｆが大きく急変しない時にはレベルリ
ミッタＬＬが動作しないため、第１実施例と同様の効果
を得られる。
【００３０】尚、図５に示した如く、第２実施例を一部
変形したループフィルタ回路ＬＦ２Ｂは、第１のコンデ
ンサＣ１を抵抗Ｒ２の前に接続し、これに伴ってレベル
リミッタＬＬ，バッファアンプＢＡも図示のように接続
して構成したものであり、上記ループフィルタ回路ＬＦ
２Ａと略同様な動作により略同様な効果が得られるもの
である。
変形したループフィルタ回路ＬＦ２Ｂは、第１のコンデ
ンサＣ１を抵抗Ｒ２の前に接続し、これに伴ってレベル
リミッタＬＬ，バッファアンプＢＡも図示のように接続
して構成したものであり、上記ループフィルタ回路ＬＦ
２Ａと略同様な動作により略同様な効果が得られるもの
である。
【００３１】＜第３実施例＞図６は本発明に係わる第３
実施例のループフィルタ回路を示した図、図７は本発明
に係わる第３実施例のループフィルタ回路を一部変形し
て示した図である。
実施例のループフィルタ回路を示した図、図７は本発明
に係わる第３実施例のループフィルタ回路を一部変形し
て示した図である。
【００３２】図６に示した本発明に係わる第３実施例の
ループフィルタ回路ＬＦ３Ａは、先に説明した第１，第
２実施例のループフィルタ回路ＬＦ１，ＬＦ２Ａ，ＬＦ
２Ｂと一部を除いて同様の構成であり、ここでは説明の
便宜上、先に示した構成部材に対しては同一の符号を付
し、且つ、異なる構成部材に新たな符号を付して、第１
実施例と異なる点を中心に説明する。
ループフィルタ回路ＬＦ３Ａは、先に説明した第１，第
２実施例のループフィルタ回路ＬＦ１，ＬＦ２Ａ，ＬＦ
２Ｂと一部を除いて同様の構成であり、ここでは説明の
便宜上、先に示した構成部材に対しては同一の符号を付
し、且つ、異なる構成部材に新たな符号を付して、第１
実施例と異なる点を中心に説明する。
【００３３】図６に示した如く、本発明に係わる第３実
施例のループフィルタ回路ＬＦ３Ａでは、第１，第２実
施例で説明したバッファアンプＢＡとレベルリミッタＬ
Ｌとを設けることなく、これらに代えて抵抗Ｒ２の両端
に電位差監視回路ＶＫ，レベル判別回路ＬＨ，電流加算
回路ＩＫを順に接続している。
施例のループフィルタ回路ＬＦ３Ａでは、第１，第２実
施例で説明したバッファアンプＢＡとレベルリミッタＬ
Ｌとを設けることなく、これらに代えて抵抗Ｒ２の両端
に電位差監視回路ＶＫ，レベル判別回路ＬＨ，電流加算
回路ＩＫを順に接続している。
【００３４】即ち、抵抗Ｒ２の両端に接続した電位差監
視回路ＶＫは、抵抗Ｒ２の両端間の電位差を監視し、こ
の監視した電位差をレベル判別回路ＬＨに出力してい
る。レベル判別回路ＬＨは、監視した電位差と、ここに
入力した所定の設定レベルとを比較して、監視した電位
差が所定の設定レベルを越えたことを判別すると、電流
加算制御信号を電流加算回路ＩＫに出力するので、電流
加算回路ＩＫは電流を抵抗Ｒ２の図示した一方の端子に
出力して、この電流を第１のコンデンサＣ１に供給して
いる。
視回路ＶＫは、抵抗Ｒ２の両端間の電位差を監視し、こ
の監視した電位差をレベル判別回路ＬＨに出力してい
る。レベル判別回路ＬＨは、監視した電位差と、ここに
入力した所定の設定レベルとを比較して、監視した電位
差が所定の設定レベルを越えたことを判別すると、電流
加算制御信号を電流加算回路ＩＫに出力するので、電流
加算回路ＩＫは電流を抵抗Ｒ２の図示した一方の端子に
出力して、この電流を第１のコンデンサＣ１に供給して
いる。
【００３５】従って、上記構成に伴う動作によって、と
くに、入力信号Ｖの周波数ｆが大きく急変した時に
は、抵抗Ｒ２の両端間の電位差が所定の設定レベルを越
え、これに伴って電流加算回路ＩＫから電流を第１のコ
ンデンサＣ１に供給して、第１のコンデンサＣ１へのチ
ャージを強力に行うことで、実質的に第１のコンデンサ
Ｃ１の容量が低くなったように動作するため、入力信号
Ｖのうちでループゲイン交点周波数ｆｘ以下の周波数ｆ
１が一時的に高くなり応答性の良いループフィルタを実
現できる。
くに、入力信号Ｖの周波数ｆが大きく急変した時に
は、抵抗Ｒ２の両端間の電位差が所定の設定レベルを越
え、これに伴って電流加算回路ＩＫから電流を第１のコ
ンデンサＣ１に供給して、第１のコンデンサＣ１へのチ
ャージを強力に行うことで、実質的に第１のコンデンサ
Ｃ１の容量が低くなったように動作するため、入力信号
Ｖのうちでループゲイン交点周波数ｆｘ以下の周波数ｆ
１が一時的に高くなり応答性の良いループフィルタを実
現できる。
【００３６】一方、入力信号Ｖの周波数ｆが大きく急
変しない時には、電流加算回路ＩＫが動作しないため、
本来のコンデンサＣ１の効果が発揮でき、入力信号Ｖの
うちでループゲイン交点周波数ｆｘ以下の周波数ｆ１を
低く保って低域ジッタの少ないループフィルタを実現で
きる。
変しない時には、電流加算回路ＩＫが動作しないため、
本来のコンデンサＣ１の効果が発揮でき、入力信号Ｖの
うちでループゲイン交点周波数ｆｘ以下の周波数ｆ１を
低く保って低域ジッタの少ないループフィルタを実現で
きる。
【００３７】更に、入力信号Ｖの周波数ｆが急変する時
もしない時も、ループゲイン交点周波数ｆｘ以上の高い
周波数ｆ２を越える範囲に対してコンデンサＣ２の働き
により高域ジッタを押さえることができる。
もしない時も、ループゲイン交点周波数ｆｘ以上の高い
周波数ｆ２を越える範囲に対してコンデンサＣ２の働き
により高域ジッタを押さえることができる。
【００３８】尚、図７に示した如く、第３実施例を一部
変形したループフィルタ回路ＬＦ３Ｂは、第１のコンデ
ンサＣ１を抵抗Ｒ２の前に接続し、これに伴って電流加
算回路ＩＫからの電流を抵抗Ｒ２の図示した他方の端子
に出力して、この電流を抵抗Ｒ２の前に接続した第１の
コンデンサＣ１に供給するように構成したものであり、
上記ループフィルタ回路ＬＦ３Ａと略同様な動作により
略同様な効果が得られるものである。
変形したループフィルタ回路ＬＦ３Ｂは、第１のコンデ
ンサＣ１を抵抗Ｒ２の前に接続し、これに伴って電流加
算回路ＩＫからの電流を抵抗Ｒ２の図示した他方の端子
に出力して、この電流を抵抗Ｒ２の前に接続した第１の
コンデンサＣ１に供給するように構成したものであり、
上記ループフィルタ回路ＬＦ３Ａと略同様な動作により
略同様な効果が得られるものである。
【００３９】
【発明の効果】以上詳述した本発明に係わるループフィ
ルタ回路ＬＦにおいて、第１の発明によると、位相比較
器Ｉから出力された位相比較信号ＶｉをオペアンプＯＡ
の負極性端子に入力し、且つ、抵抗Ｒ２及びこの抵抗Ｒ
２と直列に接続した第１のコンデンサＣ１と、第２のコ
ンデンサＣ２とをオペアンプＯＡの負極性端子と出力端
子間に夫々並列に接続すると共に、前記抵抗Ｒ２の両端
間にバッファアンプＢＡを介してレベルリミッタＬＬを
接続したため、入力信号Ｖの周波数ｆが大きく急変し
た時には、抵抗Ｒ２の両端にバッファアンプＢＡを介し
て接続したレベルリミッタＬＬが動作することにより、
バッファアンプＢＡからの電流をレベルリミッタＬＬを
介して第１のコンデンサＣ１に供給して、第１のコンデ
ンサＣ１へのチャージを強力に行うことで、実質的に第
１のコンデンサＣ１の容量が低くなったように動作する
ため、入力信号Ｖのうちでループゲイン交点周波数ｆｘ
以下の周波数ｆ１が一時的に高くなり応答性の良いルー
プフィルタを実現できる。一方、入力信号Ｖの周波数
ｆが大きく急変しない時には、レベルリミッタＬＬが動
作しないため、本来のコンデンサＣ１の効果が発揮で
き、入力信号Ｖのうちでループゲイン交点周波数ｆｘ以
下の周波数ｆ１を低く保って低域ジッタの少ないループ
フィルタを実現できる。更に、入力信号Ｖの周波数ｆが
急変する時もしない時も、ループゲイン交点周波数ｆｘ
以上の高い周波数ｆ２を越える範囲に対してコンデンサ
Ｃ２の働きにより高域ジッタを押さえることができる。
また、第２の発明によると、位相比較器Ｉから出力され
た位相比較信号ＶｉをオペアンプＯＡの負極性端子に入
力し、且つ、抵抗Ｒ２及びこの抵抗Ｒ２と直列に接続し
た第１のコンデンサＣ１と、第２のコンデンサＣ２とを
オペアンプＯＡの負極性端子と出力端子間に夫々並列に
接続すると共に、抵抗Ｒ２の両端に電位差監視回路Ｖ
Ｋ，レベル判別回路ＬＨ，電流加算回路ＩＫを順に接続
したため、とくに、入力信号Ｖの周波数ｆが大きく急
変した時には、抵抗Ｒ２の両端間の電位差が所定の設定
レベルを越え、これに伴って電流加算回路Ｉから電流を
第１のコンデンサＣ１に供給して、第１のコンデンサＣ
１へのチャージを強力に行うことで、実質的に第１のコ
ンデンサＣ１の容量が低くなったように動作するため、
入力信号Ｖのうちでループゲイン交点周波数ｆｘ以下の
周波数ｆ１が一時的に高くなり応答性の良いループフィ
ルタを実現できる。一方、入力信号Ｖの周波数ｆが大
きく急変しない時には、電流加算回路ＩＫが動作しない
ため、本来のコンデンサＣ１の効果が発揮でき、入力信
号Ｖのうちでループゲイン交点周波数ｆｘ以下の周波数
ｆ１を低く保って低域ジッタの少ないループフィルタを
実現できる。更に、入力信号Ｖの周波数ｆが急変する時
もしない時も、ループゲイン交点周波数ｆｘ以上の高い
周波数ｆ２を越える範囲に対してコンデンサＣ２の働き
により高域ジッタを押さえることができる。
ルタ回路ＬＦにおいて、第１の発明によると、位相比較
器Ｉから出力された位相比較信号ＶｉをオペアンプＯＡ
の負極性端子に入力し、且つ、抵抗Ｒ２及びこの抵抗Ｒ
２と直列に接続した第１のコンデンサＣ１と、第２のコ
ンデンサＣ２とをオペアンプＯＡの負極性端子と出力端
子間に夫々並列に接続すると共に、前記抵抗Ｒ２の両端
間にバッファアンプＢＡを介してレベルリミッタＬＬを
接続したため、入力信号Ｖの周波数ｆが大きく急変し
た時には、抵抗Ｒ２の両端にバッファアンプＢＡを介し
て接続したレベルリミッタＬＬが動作することにより、
バッファアンプＢＡからの電流をレベルリミッタＬＬを
介して第１のコンデンサＣ１に供給して、第１のコンデ
ンサＣ１へのチャージを強力に行うことで、実質的に第
１のコンデンサＣ１の容量が低くなったように動作する
ため、入力信号Ｖのうちでループゲイン交点周波数ｆｘ
以下の周波数ｆ１が一時的に高くなり応答性の良いルー
プフィルタを実現できる。一方、入力信号Ｖの周波数
ｆが大きく急変しない時には、レベルリミッタＬＬが動
作しないため、本来のコンデンサＣ１の効果が発揮で
き、入力信号Ｖのうちでループゲイン交点周波数ｆｘ以
下の周波数ｆ１を低く保って低域ジッタの少ないループ
フィルタを実現できる。更に、入力信号Ｖの周波数ｆが
急変する時もしない時も、ループゲイン交点周波数ｆｘ
以上の高い周波数ｆ２を越える範囲に対してコンデンサ
Ｃ２の働きにより高域ジッタを押さえることができる。
また、第２の発明によると、位相比較器Ｉから出力され
た位相比較信号ＶｉをオペアンプＯＡの負極性端子に入
力し、且つ、抵抗Ｒ２及びこの抵抗Ｒ２と直列に接続し
た第１のコンデンサＣ１と、第２のコンデンサＣ２とを
オペアンプＯＡの負極性端子と出力端子間に夫々並列に
接続すると共に、抵抗Ｒ２の両端に電位差監視回路Ｖ
Ｋ，レベル判別回路ＬＨ，電流加算回路ＩＫを順に接続
したため、とくに、入力信号Ｖの周波数ｆが大きく急
変した時には、抵抗Ｒ２の両端間の電位差が所定の設定
レベルを越え、これに伴って電流加算回路Ｉから電流を
第１のコンデンサＣ１に供給して、第１のコンデンサＣ
１へのチャージを強力に行うことで、実質的に第１のコ
ンデンサＣ１の容量が低くなったように動作するため、
入力信号Ｖのうちでループゲイン交点周波数ｆｘ以下の
周波数ｆ１が一時的に高くなり応答性の良いループフィ
ルタを実現できる。一方、入力信号Ｖの周波数ｆが大
きく急変しない時には、電流加算回路ＩＫが動作しない
ため、本来のコンデンサＣ１の効果が発揮でき、入力信
号Ｖのうちでループゲイン交点周波数ｆｘ以下の周波数
ｆ１を低く保って低域ジッタの少ないループフィルタを
実現できる。更に、入力信号Ｖの周波数ｆが急変する時
もしない時も、ループゲイン交点周波数ｆｘ以上の高い
周波数ｆ２を越える範囲に対してコンデンサＣ２の働き
により高域ジッタを押さえることができる。
【図１】本発明に係わる第１実施例のループフィルタ回
路を示した図である。
路を示した図である。
【図２】本発明に係わる第１実施例のループフィルタ回
路を採用したＰＬＬのループゲイン特性を説明するため
の図である。
路を採用したＰＬＬのループゲイン特性を説明するため
の図である。
【図３】（Ａ），（Ｂ）は本発明に係わる第１実施例の
ループフィルタ回路の動作を説明するための波形図であ
る。
ループフィルタ回路の動作を説明するための波形図であ
る。
【図４】本発明に係わる第２実施例のループフィルタ回
路を示した図である。
路を示した図である。
【図５】本発明に係わる第２実施例のループフィルタ回
路を一部変形して示した図である。
路を一部変形して示した図である。
【図６】本発明に係わる第３実施例のループフィルタ回
路を示した図である。
路を示した図である。
【図７】本発明に係わる第３実施例のループフィルタ回
路を一部変形して示した図である。
路を一部変形して示した図である。
【図８】一般的なＰＬＬを示した図である。
【図９】従来の一般的なループフィルタ回路を示した図
である。
である。
【図１０】従来の一般的なループフィルタ回路を示した
図である。
図である。
【図１１】従来の一般的なループフィルタ回路を示した
図である。
図である。
ＬＦ１…第１実施例のループフィルタ回路、 ＬＦ２Ａ，ＬＦ２Ｂ…第２実施例のループフィルタ回
路、 ＬＦ３…第３実施例のループフィルタ回路、 Ｃ１…第１のコンデンサ、 Ｃ２…第２のコンデンサ、 Ｒ１…第１の抵抗、 Ｒ２…第２の抵抗、 ＢＡ…バッファアンプ、 Ｉ…位相比較器、 ＬＬ…レベルリミッタ、 ＯＡ…オペアンプ、 ＶＫ…電位差監視回路、 ＬＨ…レベル判別回路、 ＩＫ…電流加算回路、 Ｖ…入力信号、 Ｖｉ…位相比較信号。
路、 ＬＦ３…第３実施例のループフィルタ回路、 Ｃ１…第１のコンデンサ、 Ｃ２…第２のコンデンサ、 Ｒ１…第１の抵抗、 Ｒ２…第２の抵抗、 ＢＡ…バッファアンプ、 Ｉ…位相比較器、 ＬＬ…レベルリミッタ、 ＯＡ…オペアンプ、 ＶＫ…電位差監視回路、 ＬＨ…レベル判別回路、 ＩＫ…電流加算回路、 Ｖ…入力信号、 Ｖｉ…位相比較信号。
Claims (2)
- 【請求項１】ＰＬＬに用いられるループフィルタ回路に
おいて、 位相比較器から出力された位相比較信号を負極性端子に
入力され、且つ、抵抗及びこの抵抗と直列に接続した第
１のコンデンサと、第２のコンデンサとを前記負極性端
子と出力端子間に夫々並列に接続したオペアンプと、 前記抵抗の両端間にバッファアンプを介して接続したレ
ベルリミッタとを具備したことを特徴とするループフィ
ルタ回路。 - 【請求項２】ＰＬＬに用いられるループフィルタ回路に
おいて、 位相比較器から出力された位相比較信号を負極性端子に
入力され、且つ、抵抗及びこの抵抗と直列に接続した第
１のコンデンサと、第２のコンデンサとを前記負極性端
子と出力端子間に夫々並列に接続したオペアンプと、 前記抵抗の両端間の電位差を監視する電位差監視回路
と、 前記電位差監視回路で監視した前記電位差が所定の設定
レベルを越えたことを判別するレベル判別回路と、 前記レベル判別回路で判別した結果により前記抵抗のい
ずれか一方の端子に電流を加算する電流加算回路とを具
備したことを特徴とするループフィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8129154A JPH09294051A (ja) | 1996-04-24 | 1996-04-24 | ループフィルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8129154A JPH09294051A (ja) | 1996-04-24 | 1996-04-24 | ループフィルタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09294051A true JPH09294051A (ja) | 1997-11-11 |
Family
ID=15002487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8129154A Pending JPH09294051A (ja) | 1996-04-24 | 1996-04-24 | ループフィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09294051A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000011789A1 (fr) * | 1998-08-21 | 2000-03-02 | Fujitsu Limited | Controleur de boucle a phase asservie, procede de controle de boucle a phase asservie et limiteur |
| JP2005278191A (ja) * | 2004-03-24 | 2005-10-06 | Agere Systems Inc | Ｐｌｌその他同種類のループ・フィルタ・コンデンサの漏れ電流補償 |
| US7005929B2 (en) * | 2003-12-02 | 2006-02-28 | Intel Corporation | Loop filter with active capacitor and method for generating a reference |
| JP2007124043A (ja) * | 2005-10-25 | 2007-05-17 | Mitsumi Electric Co Ltd | 発振回路 |
| JP7326635B1 (ja) * | 2022-06-17 | 2023-08-15 | 東芝三菱電機産業システム株式会社 | 位相同期制御回路およびそれを用いた電力変換装置 |
-
1996
- 1996-04-24 JP JP8129154A patent/JPH09294051A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000011789A1 (fr) * | 1998-08-21 | 2000-03-02 | Fujitsu Limited | Controleur de boucle a phase asservie, procede de controle de boucle a phase asservie et limiteur |
| US6448861B2 (en) | 1998-08-21 | 2002-09-10 | Fujitsu Limited | PLL controller, method of PLL control, and limiter |
| US7005929B2 (en) * | 2003-12-02 | 2006-02-28 | Intel Corporation | Loop filter with active capacitor and method for generating a reference |
| JP2005278191A (ja) * | 2004-03-24 | 2005-10-06 | Agere Systems Inc | Ｐｌｌその他同種類のループ・フィルタ・コンデンサの漏れ電流補償 |
| JP2007124043A (ja) * | 2005-10-25 | 2007-05-17 | Mitsumi Electric Co Ltd | 発振回路 |
| JP7326635B1 (ja) * | 2022-06-17 | 2023-08-15 | 東芝三菱電機産業システム株式会社 | 位相同期制御回路およびそれを用いた電力変換装置 |
| WO2023243091A1 (ja) * | 2022-06-17 | 2023-12-21 | 東芝三菱電機産業システム株式会社 | 位相同期制御回路およびそれを用いた電力変換装置 |
| KR20240021873A (ko) * | 2022-06-17 | 2024-02-19 | 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 | 위상 동기 제어 회로 및 그것을 이용한 전력 변환 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3504660B2 (ja) | スイッチング増幅器 | |
| JPH09294051A (ja) | ループフィルタ回路 | |
| EP0477907B1 (en) | A constant current circuit and an oscillating circuit controlled by the same | |
| JPS628622A (ja) | 雑音ブランキング信号発生回路 | |
| JP2844596B2 (ja) | Ｐｌｌ回路 | |
| JPH0221686B2 (ja) | ||
| JPS6347066Y2 (ja) | ||
| JP2870466B2 (ja) | 位相同期回路 | |
| JP2979805B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPS6236333Y2 (ja) | ||
| JP3281768B2 (ja) | 電源電圧発生回路 | |
| JPS5939114A (ja) | 自動利得制御信号検出装置 | |
| JP3439298B2 (ja) | クロック断検出回路 | |
| JPS6210917A (ja) | 差動増幅型ヒステリシスコンパレ−タ回路 | |
| WO2000036824A1 (fr) | Circuit de synchronisation horizontale | |
| JP2588968B2 (ja) | ミュートパルス発生回路 | |
| JPH0260212A (ja) | 変調回路 | |
| JPH11112315A (ja) | 不感応コンパレータ回路 | |
| JP3597742B2 (ja) | 鋸歯波発振回路 | |
| KR820002309B1 (ko) | 고류전압에 따라 직류제어전압을 발생하는 회로장치 | |
| JPS5932851B2 (ja) | 近接スイッチ | |
| JPS60142624A (ja) | Ｐｌｌ回路 | |
| JPS5916465B2 (ja) | 水平発振周波数自動制御回路 | |
| JPS61157009A (ja) | Ｐｌｌ同期検波回路 | |
| JPH0783260B2 (ja) | クロック形成回路 |