JPH09294053A - 容量素子及びローパスフィルタ - Google Patents
容量素子及びローパスフィルタInfo
- Publication number
- JPH09294053A JPH09294053A JP10782996A JP10782996A JPH09294053A JP H09294053 A JPH09294053 A JP H09294053A JP 10782996 A JP10782996 A JP 10782996A JP 10782996 A JP10782996 A JP 10782996A JP H09294053 A JPH09294053 A JP H09294053A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- capacitance
- capacitive element
- terminal
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 ＭＯＳ型トランジスタから構成される容量素
子と、容量素子を有し、Ｄ／Ａコンバータなどに用いら
れるローパスフィルタの改善に関する。 【解決手段】 第１のＭＯＳトランジスタＭ１１と第２
のＭＯＳトランジスタＭ１２とを有し、第１のＭＯＳト
ランジスタＭ１１のゲートと第２のＭＯＳトランジスタ
Ｍ１２のソース及びドレインとが接続されてこれを第１
の端子Ｔ１とし、かつ第２のＭＯＳトランジスタＭ１２
のゲートと第１のＭＯＳトランジスタＭ１１のソース及
びドレインとが接続されてこれを第２の端子Ｔ２とし、
第１の端子Ｔ１と第２の端子Ｔ２との間の容量を容量成
分として用いること。
子と、容量素子を有し、Ｄ／Ａコンバータなどに用いら
れるローパスフィルタの改善に関する。 【解決手段】 第１のＭＯＳトランジスタＭ１１と第２
のＭＯＳトランジスタＭ１２とを有し、第１のＭＯＳト
ランジスタＭ１１のゲートと第２のＭＯＳトランジスタ
Ｍ１２のソース及びドレインとが接続されてこれを第１
の端子Ｔ１とし、かつ第２のＭＯＳトランジスタＭ１２
のゲートと第１のＭＯＳトランジスタＭ１１のソース及
びドレインとが接続されてこれを第２の端子Ｔ２とし、
第１の端子Ｔ１と第２の端子Ｔ２との間の容量を容量成
分として用いること。
Description
【０００１】
【発明の属する技術分野】本発明はＭＯＳ型トランジス
タから構成される容量素子と、容量素子を有し、Ｄ／Ａ
コンバータなどに用いられるローパスフィルタの改善に
関する。
タから構成される容量素子と、容量素子を有し、Ｄ／Ａ
コンバータなどに用いられるローパスフィルタの改善に
関する。
【０００２】
【従来の技術】以下で従来例に係る容量素子及びローパ
スフィルタについて説明する前に、これらの適用される
差動ＰＷＭ出力回路用のローパスフィルタについて以下
で説明する。図４は、一般的に用いられる差動ＰＷＭ出
力回路用のローパスフィルタの構成図である。
スフィルタについて説明する前に、これらの適用される
差動ＰＷＭ出力回路用のローパスフィルタについて以下
で説明する。図４は、一般的に用いられる差動ＰＷＭ出
力回路用のローパスフィルタの構成図である。
【０００３】これは２次のローパスフィルタであって、
図４に示すように抵抗（ｒ１，ｒ２），ＭＯＳから構成
されるコンデンサ（Ｃｍ）より形成されるＲＣフィルタ
（５）が、オペアンプ（ＯＰ１），抵抗（Ｒ１，Ｒ
２），コンデンサ（Ｃ１，Ｃ２）からなる差動増幅器
（兼積分器）で構成される。これにより正相（ＰＰ
＋），逆相（ＰＰ−）のＰＷＭ出力を差動増幅器にてシ
ングルエンドとし、アナログ信号（ＡＤ）に乗る２次高
調波による歪みを低減し、良好な波形を得ることが可能
になる。
図４に示すように抵抗（ｒ１，ｒ２），ＭＯＳから構成
されるコンデンサ（Ｃｍ）より形成されるＲＣフィルタ
（５）が、オペアンプ（ＯＰ１），抵抗（Ｒ１，Ｒ
２），コンデンサ（Ｃ１，Ｃ２）からなる差動増幅器
（兼積分器）で構成される。これにより正相（ＰＰ
＋），逆相（ＰＰ−）のＰＷＭ出力を差動増幅器にてシ
ングルエンドとし、アナログ信号（ＡＤ）に乗る２次高
調波による歪みを低減し、良好な波形を得ることが可能
になる。
【０００４】図４に示す回路において、これに用いるコ
ンデンサは、通常ポリシリコンとポリシリコンとの間に
絶縁膜を挟んで形成するもの（以下ポリシリコン構造と
称する）が一般的であるが、第一にポリシリコン構造の
コンデンサに比して形成面積を小さくできる（通常凡そ
１／２程度）、第二に微細化が進むとポリシリコン構造
のコンデンサは形成が困難である、第三にポリシリコン
構造のコンデンサは２層のポリシリコンを形成する必要
上、製造工程数が増えるためにコストが高くなるなどと
いった理由で図５に示すように、ＭＯＳトランジスタの
ソースとドレインとを短絡して、ゲートとソース・ドレ
インとの間の容量を用いてコンデンサを構成するものが
最近注目されている。
ンデンサは、通常ポリシリコンとポリシリコンとの間に
絶縁膜を挟んで形成するもの（以下ポリシリコン構造と
称する）が一般的であるが、第一にポリシリコン構造の
コンデンサに比して形成面積を小さくできる（通常凡そ
１／２程度）、第二に微細化が進むとポリシリコン構造
のコンデンサは形成が困難である、第三にポリシリコン
構造のコンデンサは２層のポリシリコンを形成する必要
上、製造工程数が増えるためにコストが高くなるなどと
いった理由で図５に示すように、ＭＯＳトランジスタの
ソースとドレインとを短絡して、ゲートとソース・ドレ
インとの間の容量を用いてコンデンサを構成するものが
最近注目されている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
回路において前段の積分回路（５）に、図５に示すよう
なＭＯＳトランジスタ構造のコンデンサを用いると、以
下に示すような問題が生じる。すなわち、ＭＯＳトラン
ジスタのゲート−ソース間の容量はゲート−ソース間に
印加される電圧が上昇すれば、この間の容量も増大する
というように、入力信号が低周波の場合、高周波の場合
のそれぞれについて容量に電圧依存性がある。なお、図
６はゲート−ソース間の印加電圧と容量との関係を示す
グラフである。
回路において前段の積分回路（５）に、図５に示すよう
なＭＯＳトランジスタ構造のコンデンサを用いると、以
下に示すような問題が生じる。すなわち、ＭＯＳトラン
ジスタのゲート−ソース間の容量はゲート−ソース間に
印加される電圧が上昇すれば、この間の容量も増大する
というように、入力信号が低周波の場合、高周波の場合
のそれぞれについて容量に電圧依存性がある。なお、図
６はゲート−ソース間の印加電圧と容量との関係を示す
グラフである。
【０００６】通常このようなＭＯＳ構造のコンデンサを
使用する際には、印加電圧によって容量が変化しない範
囲で用いるが、図４に示す積分回路に用いるコンデンサ
（Ｃｍ）は、正相（ＰＰ＋），逆相（ＰＰ−）のＰＷＭ
出力を入力するため、このように電圧依存性のある容量
素子を図４のＲＣフィルタのコンデンサ（Ｃｍ）として
用いると、電圧の変化につれてその容量が変化してしま
うことが不可避なため（図６）、当該ローパスフィルタ
の特性が著しく低下してしまうという問題が生じてい
た。
使用する際には、印加電圧によって容量が変化しない範
囲で用いるが、図４に示す積分回路に用いるコンデンサ
（Ｃｍ）は、正相（ＰＰ＋），逆相（ＰＰ−）のＰＷＭ
出力を入力するため、このように電圧依存性のある容量
素子を図４のＲＣフィルタのコンデンサ（Ｃｍ）として
用いると、電圧の変化につれてその容量が変化してしま
うことが不可避なため（図６）、当該ローパスフィルタ
の特性が著しく低下してしまうという問題が生じてい
た。
【０００７】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、図１に示すように、第１のＭＯ
Ｓトランジスタと第２のＭＯＳトランジスタとを有し、
前記第１のＭＯＳトランジスタのゲートと前記第２のＭ
ＯＳトランジスタのソース及びドレインとが接続されて
これを第１の端子とし、かつ前記第２のＭＯＳトランジ
スタのゲートと前記第１のＭＯＳトランジスタのソース
及びドレインとが接続されてこれを第２の端子とし、前
記第１の端子と前記第２の端子との間の容量を容量成分
として用いることを特徴とする容量素子や、演算増幅器
の反転入力と出力との間に抵抗及びコンデンサが並列に
接続されてなるＲＣフィルタを有し、前記演算増幅器の
反転入力に直列接続された第１，第２の抵抗が設けら
れ、前記演算増幅器の非反転入力に直列接続された第
３，第４の抵抗が設けられ、前記第１，第２の抵抗の間
に請求項１記載の容量素子の前記第１の端子が接続さ
れ、前記第３，第４の抵抗の間に請求項１記載の容量素
子の前記第２の端子が接続され、前記第３の抵抗から入
力される正相の信号と、前記第１の抵抗から入力される
逆相の信号の高調波成分をカットして前記演算増幅器の
出力より出力することを特徴とするローパスフィルタに
より、電圧依存性が少ない容量素子を提供し、また特性
の良好なローパスフィルタの提供を目的とするものであ
る。
に鑑み成されたもので、図１に示すように、第１のＭＯ
Ｓトランジスタと第２のＭＯＳトランジスタとを有し、
前記第１のＭＯＳトランジスタのゲートと前記第２のＭ
ＯＳトランジスタのソース及びドレインとが接続されて
これを第１の端子とし、かつ前記第２のＭＯＳトランジ
スタのゲートと前記第１のＭＯＳトランジスタのソース
及びドレインとが接続されてこれを第２の端子とし、前
記第１の端子と前記第２の端子との間の容量を容量成分
として用いることを特徴とする容量素子や、演算増幅器
の反転入力と出力との間に抵抗及びコンデンサが並列に
接続されてなるＲＣフィルタを有し、前記演算増幅器の
反転入力に直列接続された第１，第２の抵抗が設けら
れ、前記演算増幅器の非反転入力に直列接続された第
３，第４の抵抗が設けられ、前記第１，第２の抵抗の間
に請求項１記載の容量素子の前記第１の端子が接続さ
れ、前記第３，第４の抵抗の間に請求項１記載の容量素
子の前記第２の端子が接続され、前記第３の抵抗から入
力される正相の信号と、前記第１の抵抗から入力される
逆相の信号の高調波成分をカットして前記演算増幅器の
出力より出力することを特徴とするローパスフィルタに
より、電圧依存性が少ない容量素子を提供し、また特性
の良好なローパスフィルタの提供を目的とするものであ
る。
【０００８】
【発明の実施の形態】以下で、本発明の実施形態に係る
容量素子及びローパスフィルタについて図面を参照しな
がら説明する。この容量素子は、図１に示すように、２
つのＭＯＳトランジスタ（Ｍ１１，Ｍ１２）から構成さ
れ、第１のＭＯＳトランジスタ（Ｍ１１）のゲート（Ｇ
１）と第２のＭＯＳトランジスタ（Ｍ１２）のソース
（Ｓ２）及びドレイン（Ｄ２）とが接続されてこれを第
１の端子（Ｔ１）とし、かつ第２のＭＯＳトランジスタ
（Ｍ１２）のゲート（Ｇ２）と第１のＭＯＳトランジス
タ（Ｍ１１）のソース（Ｓ１）及びドレイン（Ｄ１）と
が接続されてこれを第２の端子（Ｔ２）とし、第１の端
子（Ｔ１）と第２の端子（Ｔ２）との間の容量を容量成
分として用いる容量素子である。
容量素子及びローパスフィルタについて図面を参照しな
がら説明する。この容量素子は、図１に示すように、２
つのＭＯＳトランジスタ（Ｍ１１，Ｍ１２）から構成さ
れ、第１のＭＯＳトランジスタ（Ｍ１１）のゲート（Ｇ
１）と第２のＭＯＳトランジスタ（Ｍ１２）のソース
（Ｓ２）及びドレイン（Ｄ２）とが接続されてこれを第
１の端子（Ｔ１）とし、かつ第２のＭＯＳトランジスタ
（Ｍ１２）のゲート（Ｇ２）と第１のＭＯＳトランジス
タ（Ｍ１１）のソース（Ｓ１）及びドレイン（Ｄ１）と
が接続されてこれを第２の端子（Ｔ２）とし、第１の端
子（Ｔ１）と第２の端子（Ｔ２）との間の容量を容量成
分として用いる容量素子である。
【０００９】上記の容量素子における容量の電圧依存性
を示すグラフを図２に示す。図２は第１のＭＯＳトラン
ジスタ（Ｍ１１）のみからなる容量素子，第２のＭＯＳ
トランジスタ（Ｍ１２）のみからなる容量素子、及び図
１に示す容量素子の３種類の容量素子のそれぞれについ
ての容量の電圧依存性を示すグラフである。この容量素
子は、結局第１のＭＯＳトランジスタ（Ｍ１１）のみか
らなる容量素子のソース・ドレインとゲートとの間の容
量と、第２のＭＯＳトランジスタ（Ｍ１２）のみからな
る容量素子のソース・ドレインとゲートとの間の容量を
並列に、かつ互いに極性が逆になるように接続している
ので、図２に示すように、図１に示す容量素子は第１の
ＭＯＳトランジスタ（Ｍ１１）の電圧−容量特性と第２
のＭＯＳトランジスタ（Ｍ１２）の電圧−容量特性が互
いにキャンセルしてその容量は電圧の変動とはほぼ関係
なく一定になる。
を示すグラフを図２に示す。図２は第１のＭＯＳトラン
ジスタ（Ｍ１１）のみからなる容量素子，第２のＭＯＳ
トランジスタ（Ｍ１２）のみからなる容量素子、及び図
１に示す容量素子の３種類の容量素子のそれぞれについ
ての容量の電圧依存性を示すグラフである。この容量素
子は、結局第１のＭＯＳトランジスタ（Ｍ１１）のみか
らなる容量素子のソース・ドレインとゲートとの間の容
量と、第２のＭＯＳトランジスタ（Ｍ１２）のみからな
る容量素子のソース・ドレインとゲートとの間の容量を
並列に、かつ互いに極性が逆になるように接続している
ので、図２に示すように、図１に示す容量素子は第１の
ＭＯＳトランジスタ（Ｍ１１）の電圧−容量特性と第２
のＭＯＳトランジスタ（Ｍ１２）の電圧−容量特性が互
いにキャンセルしてその容量は電圧の変動とはほぼ関係
なく一定になる。
【００１０】従って、容量に電圧依存性がない良好な特
性を有する容量素子を得ることが可能になる。特に微細
化の際には、２層のポリシリコン間に絶縁膜を挟んだ構
成の容量素子は製造が困難であるが、ＭＯＳトランジス
タを２つ構成するこの容量素子においては微細化におい
ても製造が容易であって、他の素子と共用して作りこむ
ことができるので工程数が増大することなく形成するこ
とが可能になる。
性を有する容量素子を得ることが可能になる。特に微細
化の際には、２層のポリシリコン間に絶縁膜を挟んだ構
成の容量素子は製造が困難であるが、ＭＯＳトランジス
タを２つ構成するこの容量素子においては微細化におい
ても製造が容易であって、他の素子と共用して作りこむ
ことができるので工程数が増大することなく形成するこ
とが可能になる。
【００１１】また、２層のポリシリコン間に絶縁膜を挟
んだ構成の容量素子に比して同一容量についてほぼ１／
２程度に面積を小さくすることが可能になる。以下で、
上記の容量素子の適用例として、上記の容量素子を用い
たローパスフィルタについて説明する。このローパスフ
ィルタは、正相（ＰＰ＋），逆相（ＰＰ−）のＰＷＭ出
力を出す構成をとることによりＳ／Ｎ比を向上させ、２
次高調波の低減を図るものである。
んだ構成の容量素子に比して同一容量についてほぼ１／
２程度に面積を小さくすることが可能になる。以下で、
上記の容量素子の適用例として、上記の容量素子を用い
たローパスフィルタについて説明する。このローパスフ
ィルタは、正相（ＰＰ＋），逆相（ＰＰ−）のＰＷＭ出
力を出す構成をとることによりＳ／Ｎ比を向上させ、２
次高調波の低減を図るものである。
【００１２】これは２次のローパスフィルタであって、
図３に示すように第１の抵抗（ｒ１１），第２の抵抗
（ｒ１２）が直列にオペアンプ（ＯＰ１１）の反転入力
（−）に接続され、第３の抵抗（ｒ１３），第４の抵抗
（ｒ１４）が直列にオペアンプ（ＯＰ１１）の非反転入
力（＋）に接続され、第１の抵抗（ｒ１１），第２の抵
抗（ｒ１２）の間に、図１に示す本実施形態で説明した
容量素子の第１の端子（Ｔ１）が接続され、第３の抵抗
（ｒ１３），第４の抵抗（ｒ１４）の間に本実施形態で
説明した容量素子の第２の端子（Ｔ２）が接続され、オ
ペアンプ（ＯＰ１１）の反転入力（−）と出力の間に並
列にコンデンサ（Ｃ１１），抵抗（Ｒ１１）が接続され
てなり、正相（ＰＰ＋），逆相（ＰＰ−）のＰＷＭ出力
の高調波成分をカットしてアナログ信号（ＡＤ）を生成
する回路である。
図３に示すように第１の抵抗（ｒ１１），第２の抵抗
（ｒ１２）が直列にオペアンプ（ＯＰ１１）の反転入力
（−）に接続され、第３の抵抗（ｒ１３），第４の抵抗
（ｒ１４）が直列にオペアンプ（ＯＰ１１）の非反転入
力（＋）に接続され、第１の抵抗（ｒ１１），第２の抵
抗（ｒ１２）の間に、図１に示す本実施形態で説明した
容量素子の第１の端子（Ｔ１）が接続され、第３の抵抗
（ｒ１３），第４の抵抗（ｒ１４）の間に本実施形態で
説明した容量素子の第２の端子（Ｔ２）が接続され、オ
ペアンプ（ＯＰ１１）の反転入力（−）と出力の間に並
列にコンデンサ（Ｃ１１），抵抗（Ｒ１１）が接続され
てなり、正相（ＰＰ＋），逆相（ＰＰ−）のＰＷＭ出力
の高調波成分をカットしてアナログ信号（ＡＤ）を生成
する回路である。
【００１３】第１，第３の抵抗（ｒ１１，ｒ１３），コ
ンデンサ（Ｃｍ）はＲＣフィルタ（ＲＣＦ）を構成し、
オペアンプ（ＯＰ１），抵抗（Ｒ１１），コンデンサ
（Ｃ１１）もフィルタを構成し、正相（ＰＰ＋），逆相
（ＰＰ−）のＰＷＭ出力を差動増幅するので、アナログ
信号（ＡＤ）に乗る２次高調波による歪みを低減するこ
とが可能になる。
ンデンサ（Ｃｍ）はＲＣフィルタ（ＲＣＦ）を構成し、
オペアンプ（ＯＰ１），抵抗（Ｒ１１），コンデンサ
（Ｃ１１）もフィルタを構成し、正相（ＰＰ＋），逆相
（ＰＰ−）のＰＷＭ出力を差動増幅するので、アナログ
信号（ＡＤ）に乗る２次高調波による歪みを低減するこ
とが可能になる。
【００１４】このＲＣフィルタ（ＲＣＦ）に用いるコン
デンサ（Ｃｍ）は、正相（ＰＰ＋），逆相（ＰＰ−）の
ＰＷＭ出力を入力するために、従来のように電圧依存性
のある容量素子を図４のＲＣフィルタのコンデンサ（Ｃ
ｍ）として用いると、電圧の変化につれてその容量が変
化してしまうため、当該ローパスフィルタの特性が著し
く劣化するという問題が生じていたが、本実施形態のロ
ーパスフィルタでは、図３に示すようにＲＣフィルタ
（ＲＣＦ）のコンデンサとして図１に示すような容量の
電圧依存性のほとんどない容量素子を用いているので、
上記の問題を抑止することが可能になる。
デンサ（Ｃｍ）は、正相（ＰＰ＋），逆相（ＰＰ−）の
ＰＷＭ出力を入力するために、従来のように電圧依存性
のある容量素子を図４のＲＣフィルタのコンデンサ（Ｃ
ｍ）として用いると、電圧の変化につれてその容量が変
化してしまうため、当該ローパスフィルタの特性が著し
く劣化するという問題が生じていたが、本実施形態のロ
ーパスフィルタでは、図３に示すようにＲＣフィルタ
（ＲＣＦ）のコンデンサとして図１に示すような容量の
電圧依存性のほとんどない容量素子を用いているので、
上記の問題を抑止することが可能になる。
【００１５】
【発明の効果】以上説明したように、本発明に係る容量
素子によれば、第１のＭＯＳトランジスタのソース・ド
レインとゲートとの間の容量と第２のＭＯＳトランジス
タのソース・ドレインとゲートとの間の容量を並列に、
かつ互いに逆になるように接続しているので、第１のＭ
ＯＳトランジスタの電圧−容量特性と第２のＭＯＳトラ
ンジスタの電圧−容量特性が互いにキャンセルし、容量
は電圧の変動とはほぼ関係なく一定になるので、容量に
電圧依存性のない良好な特性を有する容量素子を得るこ
とが可能になる。
素子によれば、第１のＭＯＳトランジスタのソース・ド
レインとゲートとの間の容量と第２のＭＯＳトランジス
タのソース・ドレインとゲートとの間の容量を並列に、
かつ互いに逆になるように接続しているので、第１のＭ
ＯＳトランジスタの電圧−容量特性と第２のＭＯＳトラ
ンジスタの電圧−容量特性が互いにキャンセルし、容量
は電圧の変動とはほぼ関係なく一定になるので、容量に
電圧依存性のない良好な特性を有する容量素子を得るこ
とが可能になる。
【００１６】特に微細化の際には、２層のポリシリコン
間に絶縁膜を挟んだ構成の容量素子は製造が困難である
が、ＭＯＳトランジスタを２つ構成するこの容量素子に
おいては微細化においても製造が容易であって、他の素
子と共用して作りこむことができるので工程数が増大す
ることなく形成することが可能になり、２層のポリシリ
コン間に絶縁膜を挟んだ構成の容量素子に比して同一容
量についてほぼ１／２程度に面積を小さくすることが可
能になる。
間に絶縁膜を挟んだ構成の容量素子は製造が困難である
が、ＭＯＳトランジスタを２つ構成するこの容量素子に
おいては微細化においても製造が容易であって、他の素
子と共用して作りこむことができるので工程数が増大す
ることなく形成することが可能になり、２層のポリシリ
コン間に絶縁膜を挟んだ構成の容量素子に比して同一容
量についてほぼ１／２程度に面積を小さくすることが可
能になる。
【００１７】さらに、本発明に係るローパスフィルタに
よれば、ローパスフィルタに用いるコンデンサとして、
容量の電圧依存性のほとんどない本発明に係る容量素子
を用いているので、容量素子の容量が電圧の増減に応じ
て変動することでローパスフィルタの特性が低下するこ
とを極力抑止することが可能になる。
よれば、ローパスフィルタに用いるコンデンサとして、
容量の電圧依存性のほとんどない本発明に係る容量素子
を用いているので、容量素子の容量が電圧の増減に応じ
て変動することでローパスフィルタの特性が低下するこ
とを極力抑止することが可能になる。
【図１】本発明の実施形態に係る容量素子の回路図であ
る。
る。
【図２】本発明の実施形態に係る容量素子の容量と電圧
との関係を説明するグラフである。
との関係を説明するグラフである。
【図３】本発明の実施形態に係るローパスフィルタの回
路図である。
路図である。
【図４】従来例に係る二入力のローパスフィルタの構成
図である。
図である。
【図５】従来例に係る容量素子の等価回路図である。
【図６】従来例に係る容量素子の容量と電圧との関係を
説明するグラフである。
説明するグラフである。
（Ｍ１１） 第１のＭＯＳトランジスタ （Ｍ１２） 第２のＭＯＳトランジスタ （Ｔ１） 第１の端子 （Ｔ２） 第２の端子 （ｒ１１） 第１の抵抗 （ｒ１２） 第２の抵抗 （ｒ１３） 第３の抵抗 （ｒ１４） 第４の抵抗 （ＲＣＦ） ＲＣフィルタ （ＯＰ１１） オペアンプ（演算増幅器） （ＤＤ） ディジタルデータ （ＡＤ） アナログ信号
Claims (2)
- 【請求項１】 第１のＭＯＳトランジスタと第２のＭＯ
Ｓトランジスタとを有し、 前記第１のＭＯＳトランジスタのゲートと前記第２のＭ
ＯＳトランジスタのソース及びドレインとが接続されて
これを第１の端子とし、かつ前記第２のＭＯＳトランジ
スタのゲートと前記第１のＭＯＳトランジスタのソース
及びドレインとが接続されてこれを第２の端子とし、 前記第１の端子と前記第２の端子との間の容量を容量成
分として用いることを特徴とする容量素子。 - 【請求項２】 演算増幅器の反転入力と出力との間に抵
抗及びコンデンサが並列に接続されてなるＲＣフィルタ
を有し、 前記演算増幅器の反転入力に直列接続された第１，第２
の抵抗が設けられ、 前記演算増幅器の非反転入力に直列接続された第３，第
４の抵抗が設けられ、 前記第１，第２の抵抗の間に請求項１記載の容量素子の
前記第１の端子が接続され、 前記第３，第４の抵抗の間に請求項１記載の容量素子の
前記第２の端子が接続され、 前記第３の抵抗から入力される正相の信号と、前記第１
の抵抗から入力される逆相の信号の高調波成分をカット
して前記演算増幅器の出力より出力することを特徴とす
るローパスフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10782996A JPH09294053A (ja) | 1996-04-26 | 1996-04-26 | 容量素子及びローパスフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10782996A JPH09294053A (ja) | 1996-04-26 | 1996-04-26 | 容量素子及びローパスフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09294053A true JPH09294053A (ja) | 1997-11-11 |
Family
ID=14469100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10782996A Pending JPH09294053A (ja) | 1996-04-26 | 1996-04-26 | 容量素子及びローパスフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09294053A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008028397A (ja) * | 2006-07-21 | 2008-02-07 | Integrant Technologies Inc | 並列バラクタを利用したキャパシタ |
| CN110798173A (zh) * | 2019-10-18 | 2020-02-14 | 浙江中控技术股份有限公司 | 现场总线电源调节器电路 |
-
1996
- 1996-04-26 JP JP10782996A patent/JPH09294053A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008028397A (ja) * | 2006-07-21 | 2008-02-07 | Integrant Technologies Inc | 並列バラクタを利用したキャパシタ |
| CN110798173A (zh) * | 2019-10-18 | 2020-02-14 | 浙江中控技术股份有限公司 | 现场总线电源调节器电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5880634A (en) | Wide band-width operational amplifier | |
| EP2549643B9 (en) | System and method for capacitive signal source amplifier | |
| US5936445A (en) | PLL-based differential tuner circuit | |
| US6335655B1 (en) | Filter circuit | |
| US6239654B1 (en) | Filter circuit | |
| US4720686A (en) | Circuit for converting a fully differential amplifier to a single-ended output amplifier | |
| JP2906832B2 (ja) | 全差動型アナログ回路 | |
| Kumngern et al. | Voltage-mode low-pass, high-pass, band-pass biquad filter using simple CMOS OTAs | |
| Singh | CMOS realization of VDVTA and OTA based fully electronically tunable first order all pass filter with optimum linearity at low supply voltage±0.85 V | |
| US6812780B2 (en) | Filter circuit and detection circuit having filter circuit | |
| US12255594B2 (en) | Amplifier with a converting circuit with reduced intrinsic time constant | |
| EP1811662B1 (en) | A lowpass biquad VGA filter | |
| EP1689082B1 (en) | A low noise lowpass filter | |
| EP1353442A1 (en) | Filter circuit | |
| SE508697C2 (sv) | Förfarande och anordning för tidskontinuerlig filtrering i digital CMOS-process | |
| JP2001339275A (ja) | フィルタ回路とこれを用いた検波回路 | |
| US7639069B2 (en) | Tunable balanced loss compensation in an electronic filter | |
| JPS59115610A (ja) | 半導体フイルタ回路 | |
| US7196573B1 (en) | Systems and methods for creating complex poles | |
| JPS61170113A (ja) | ２次アクテイブ位相等価器 | |
| JPH03175714A (ja) | フィルタ回路 | |
| JPS6115633Y2 (ja) | ||
| JPH0936702A (ja) | アクティブロ−パスフィルタ | |
| JPH04150513A (ja) | フィルタ回路 | |
| JP3700338B2 (ja) | ９０度移相器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20031224 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040302 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040525 |