JPH09294088A - チューナ回路 - Google Patents

チューナ回路

Info

Publication number
JPH09294088A
JPH09294088A JP8106980A JP10698096A JPH09294088A JP H09294088 A JPH09294088 A JP H09294088A JP 8106980 A JP8106980 A JP 8106980A JP 10698096 A JP10698096 A JP 10698096A JP H09294088 A JPH09294088 A JP H09294088A
Authority
JP
Japan
Prior art keywords
local oscillation
oscillation signal
signal
local
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8106980A
Other languages
English (en)
Inventor
Shuji Abe
修二 安部
Hideki Oto
秀起 大戸
Toshimasa Adachi
敏正 安達
Takeya Kudo
雄也 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8106980A priority Critical patent/JPH09294088A/ja
Priority to US08/845,904 priority patent/US6094236A/en
Publication of JPH09294088A publication Critical patent/JPH09294088A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/4446—IF amplifier circuits specially adapted for B&W TV
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0041—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
    • H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/4263—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

(57)【要約】 【課題】この発明は、簡単な構成で、かつ経済的有利
で、高性能であるとともに、アナログ放送波とデジタル
放送波との双方を受信し得るツインＰＬＬ制御ダブルス
ーパーチューナ方式のチューナ回路を提供することを課
題としている。 【解決手段】入力高周波信号を第１局部発振信号に基づ
いて第１中間周波数信号に変換する第１周波数変換手段
と、この第１周波数変換手段から出力される第１中間周
波数信号を第２局部発振信号に基づいて第２中間周波数
信号に変換する第２周波数変換手段と、第１局部発振信
号を一定周波数の基準発振信号に位相同期するように制
御する第１ＰＬＬ手段と、第２局部発振信号を、基準発
振信号に位相同期するように制御する第２ＰＬＬ手段と
を備え、第１ＰＬＬ手段における位相比較周波数を特定
された値より高レベルに設定し、第２ＰＬＬ手段におけ
る位相比較周波数を特定された値より低レベルに設定す
るようにしている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ＣＡＴＶ（ケー
ブルテレビジョン）放送、衛星放送、ＵＨＦ(Ultra Hig
h Frequence)帯でのＨＤＴＶ(High Difinision Televis
ion)放送等のアナログ放送波やデジタル放送波を受信す
る時に使用されるツインＰＬＬ制御ダブルスーパーチュ
ーナ方式のチューナ回路に関する。
【０００２】
【従来の技術】周知のように、ＣＡＴＶ放送、衛星放
送、ＵＨＦ帯におけるＨＤＴＶ放送等のアナログ放送波
やデジタル放送波を受信する際に用いられているチュー
ナは、通常ダブルスーパーチューナと称され、二つの周
波数変換器及び二つの局部信号発生器により構成されて
いる。
【０００３】図５は、このような従来のダブルスーパー
チューナを示している。すなわち、入力端子１１には、
高周波数信号Ｓ１が供給されている。入力端子１１に供
給された高周波数信号Ｓ１は、まず、広帯域なＢＰＦ(B
and Pass Filter)１２を通過し、ＲＦ(Radio Frequenc
y) 増幅器１３により増幅される。ここで、増幅された
高周波数信号Ｓ２は、第１の周波数変換器１４の一方の
入力端に供給される。第１の周波数変換器１４の他方の
入力端には、第１局部発振器１５から発生される第１局
部発振信号Ｓ３が供給される。第１の周波数変換器１４
は、高周波数信号Ｓ２と第１局部発振信号Ｓ３とを演算
し、この演算結果に対応する周波数を第１中間周波数信
号Ｓ４として得ている。つまり、高周波数信号Ｓ２は、
その周波数が第１の周波数変換器１４によって所定の第
１中間周波数にアップコンバートされることとなる。
【０００４】また、第１の周波数変換器１４には、通
常、平衡型のミキサが使用される。そして、第１の周波
数変換器１４から出力された第１中間周波数信号Ｓ４
は、第１中間周波帯のＢＰＦ１６により周波数選択され
る。ＢＰＦ１６を通過した第１中間周波数信号Ｓ５は、
増幅器１７により増幅され、ＢＰＦ１８を通過する。こ
こで、ＢＰＦ１８は、上記ＢＰＦ１６と同様の構成であ
る。ＢＰＦ１８を通過した第１中間周波数信号Ｓ６は、
第２の周波数変換器１９の一方の入力端に供給される。
第２の周波数変換器１９の他方の入力端には、第２局部
発振器２０から発生される第２局部発振信号Ｓ７が供給
される。第２の周波数変換器１９は、第１中間周波数信
号Ｓ６と第２局部発振信号Ｓ７とを演算し、この演算結
果に対応する周波数を第２中間周波数信号Ｓ８として得
ている。
【０００５】ここで、第１中間周波数信号Ｓ６は、その
周波数が第２の周波数変換器１９によって所定の第２中
間周波数にダウンコンバートされることとなる。そし
て、第２の周波数変換器１９から出力された第２中間周
波数信号Ｓ８は、第２中間周波帯のＢＰＦ２１を通過
し、増幅器２２によって増幅された後、出力端子２３か
ら取り出される。
【０００６】ここで、上記第１局部発振器１５は、ＰＬ
Ｌ回路２４により制御されている。すなわち、第１局部
発振器１５から発生される第１局部発振信号Ｓ３は、上
記第１の周波数変換器１４に出力されるとともに、ＰＬ
Ｌ回路２４に出力される。ＰＬＬ回路２４は、第１局部
発振信号Ｓ３と予め設定された基準値に対応する基準発
振信号とを位相比較し、この比較結果に対応する位相誤
差信号Ｓ９を発生している。この位相誤差信号Ｓ９は、
アクティブＬＰＦ(Low Pass Filter) ２５によってチュ
ーニング電圧レベル信号Ｖ１に変換され、第１局部発振
器１５に供給される。このため、第１局部発振器１５
は、その第１局部発振信号Ｓ３の発振周波数がチューニ
ング電圧レベル信号Ｖ１の周波数に近づくように制御さ
れることとなる。
【０００７】また、上記第２局部発振器２０は、通常、
端子２６に供給される図示しないビデオ復調部からのＡ
ＦＣ（Automatic Frequency Control ）電圧によって、
ＡＦＣ制御される。
【０００８】ところで、近年、ＣＡＴＶ放送の広帯域化
に伴い、ダブルスーパーチューナの受信周波数範囲を拡
大するため第１中間周波数信号Ｓ４の高周波化がなされ
たため、局部発振器１５，２０の発振周波数も高くなっ
て周波数変動幅を抑えることが困難になってきている。
このため、第２局部発振器２０に対して従来行なってい
たＡＦＣをやめて、第１局部発振器１５と第２局部発振
器２０の双方をＰＬＬ制御するところのいわゆるツイン
ＰＬＬ制御ダブルスーパーチューナ方式を採用する例が
増加している。
【０００９】また、テレビジョン放送のデジタル化に対
応するため、１６ＱＡＭ(Quadrature Amplitude Modula
tion) ，６４ＱＡＭ，１６ＶＳＢ(Vestigial Side Ban
d) 等のデジタル変調されたテレビジョン信号による放
送波が受信できるように、低位相雑音のチューナの開発
が強く要求されてきており、このような点からも、ツイ
ンＰＬＬ制御ダブルスーパーチューナ方式の採用が増加
している。特に、ＣＡＴＶでは、既存のアナログ放送波
とデジタル放送波との双方を送信するため、一つのチュ
ーナでこれら双方の受信が可能であるチューナが必要と
なる。
【００１０】しかしながら、従来のツインＰＬＬ制御ダ
ブルスーパーチューナ方式のチューナ回路では、デジタ
ル放送波が受信可能となるように低位相雑音のチューナ
を得ようとすると、ＰＬＬの位相比較周波数を高くとる
必要があるが、その場合アナログ放送波受信時のＡＦＣ
動作が困難になるという問題が生じている。
【００１１】また、従来のツインＰＬＬ制御ダブルスー
パーチューナ方式のチューナ回路では、第１局部発振器
１５と第２局部発振器２０とのＰＬＬの基準発振信号を
共用することで、チューナ内に基準発振信号注入ライン
（パターン）を通した場合、周囲の回路と結合してしま
うために、電波放射及び雑音飛び込み等の妨害を与え易
いという不都合が生じている。
【００１２】
【発明が解決しようとする課題】以上のように、従来の
ツインＰＬＬ制御ダブルスーパーチューナ方式のチュー
ナ回路では、デジタル放送波とアナログ放送波との両方
を受信する際に、デジタル放送波受信用に低位相雑音の
チューナを得ようとすると、ＰＬＬの位相比較周波数を
高くとる必要が生じるため、この場合アナログ放送波受
信時のＡＦＣ動作が困難になるという問題を有してい
る。また、第１局部発振器と第２局部発振器とのＰＬＬ
の基準発振信号を共用することで、チューナ内に基準発
振信号注入ラインを通した場合、周囲の回路と結合して
しまうために、電波放射及び雑音飛び込み等の妨害を与
え易いという不都合を有している。
【００１３】この発明の目的は、簡単な構成で、かつ経
済的有利で、高性能であるとともに、アナログ放送波と
デジタル放送波との双方を受信し得るツインＰＬＬ制御
ダブルスーパーチューナ方式のチューナ回路を提供する
ことにある。
【００１４】
【課題を解決するための手段】この発明に係るツインＰ
ＬＬ制御ダブルスーパーチューナ方式のチューナ回路
は、第１局部発振信号を発生する第１局部発振手段と、
入力高周波信号を、第１局部発振手段から発生された第
１局部発振信号に基づいて、第１中間周波数信号に変換
する第１周波数変換手段と、第２局部発振信号を発生す
る第２局部発振手段と、第１周波数変換手段から出力さ
れる第１中間周波数信号を、第２局部発振手段から発生
される第２局部発振信号に基づいて、第２中間周波数信
号に変換する第２周波数変換手段と、第１局部発振手段
から発生された第１局部発振信号を、一定周波数の基準
発振信号に位相同期するように制御する第１ＰＬＬ手段
と、基準発振信号によって第１ＰＬＬ手段とともに可動
し、第２局部発振手段から発生された第２局部発振信号
を、基準発振信号に位相同期するように制御する第２Ｐ
ＬＬ手段とを具備し、第１ＰＬＬ手段における位相比較
周波数を特定された値より高レベルに設定し、第２ＰＬ
Ｌ手段における位相比較周波数を特定された値より低レ
ベルに設定するようにしている。
【００１５】この構成によれば、発振周波数の変化比が
大きい第１局部発振手段の位相雑音特性を満足させ、デ
ジタル放送波受信を可能とするとともに、第２局部発振
手段を、位相比較周波数と同じステップごとに可変して
アナログ放送波受信時にはＡＦＣ制御をすることができ
るようになる。
【００１６】また、この発明に係るツインＰＬＬ制御ダ
ブルスーパーチューナ方式のチューナ回路は、第１局部
発振信号を発生する第１局部発振手段と、入力高周波信
号を、第１局部発振手段から発生された第１局部発振信
号に基づいて、第１中間周波数信号に変換する第１周波
数変換手段と、第２局部発振信号を発生する第２局部発
振手段と、第１周波数変換手段から出力される第１中間
周波数信号を、第２局部発振手段から発生される第２局
部発振信号に基づいて、第２中間周波数信号に変換する
第２周波数変換手段と、第１局部発振手段から発生され
た第１局部発振信号を、一定周波数の基準発振信号に位
相同期するように制御するものであって、第１局部発振
信号を分周しカウントする局部発振カウンタと、基準発
振信号を分周しカウントする基準カウンタとを有する第
１ＰＬＬ手段と、基準発振信号によって第１ＰＬＬ手段
とともに可動し、第２局部発振手段から発生された第２
局部発振信号を、基準発振信号に位相同期するように制
御するものであって、第２局部発振信号を分周しカウン
トする局部発振カウンタと、基準発振信号を分周しカウ
ントする基準カウンタとを有する第２ＰＬＬ手段とを具
備し、第１ＰＬＬ手段、第２ＰＬＬ手段のうち少なくと
も一方の局部発振カウンタ及び基準カウンタを可変する
ことにより、位相比較周波数よりも小さいステップ幅で
周波数制御を行なう場合、局部発振カウンタ及び基準発
振信号の基準カウンタの両カウント値を、特定された時
間内でほとんど同時に可変できるようにしている。
【００１７】この構成によれば、局部発振カウンタと、
基準カウンタとのどちらか一方のデータだけが変更さ
れ、周波数が大きく変化した後、残りのカウンタデータ
が変更され、結果的には位相比較周波数よりも小さいス
テップ幅で周波数制御できたものの、途中の周波数が大
きく変化してＡＦＣ動作が滑らかに行かなくなることを
防止できる。
【００１８】さらに、この発明に係るツインＰＬＬ制御
ダブルスーパーチューナ方式のチューナ回路は、第１局
部発振信号を発生する第１局部発振手段と、入力高周波
信号を、第１局部発振手段から発生された第１局部発振
信号に基づいて、第１中間周波数信号に変換する第１周
波数変換手段と、第２局部発振信号を発生する第２局部
発振手段と、第１周波数変換手段から出力される第１中
間周波数信号を、第２局部発振手段から発生される第２
局部発振信号に基づいて、第２中間周波数信号に変換す
る第２周波数変換手段と、第１局部発振手段から発生さ
れた第１局部発振信号を、一定周波数の基準発振信号に
位相同期するように制御する第１ＰＬＬ手段と、基準発
振信号によって第１ＰＬＬ手段とともに可動し、第２局
部発振手段から発生された第２局部発振信号を、基準発
振信号に位相同期するように制御する第２ＰＬＬ手段
と、基準発振信号を、第１ＰＬＬ手段と第２ＰＬＬ手段
とで共通化するための基準発振信号接続手段と、複数の
貫通型コンデンサを所定の配列で配置しており、基準発
振信号接続手段を収容する収容部とを具備し、収容部内
に、基準発振信号接続手段の信号導出路が複数の貫通型
コンデンサリードとほぼ直角をなすように、基準発振信
号接続手段を配置するようにしている。 この構成によ
れば、貫通型コンデンサリードとの電磁結合を小さくで
きるため、基準発振信号による妨害を軽減できる。
【００１９】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して詳細に説明する。図１は、この発明
の一実施の形態を示している。図１において、図５と同
一部分には同一符号を付して説明する。図５と異なる点
は、第２局部発振器２０にＰＬＬ制御を施すようにした
点である。そして、第２局部発振器２０に接続されたＰ
ＬＬ回路３１は、第１局部発振器１５に接続されたＰＬ
Ｌ回路２４と基準発振信号の注入ライン３３によって接
続されている。このため、第２局部発振器２０における
ＰＬＬ制御は、第１局部発振器１５におけるＰＬＬ制御
と共働して行なわれる。
【００２０】すなわち、第２局部発振器２０は、第２局
部発振信号Ｓ７を第２の周波数変換器１９に出力すると
ともに、ＰＬＬ回路３１の一方の入力端に出力すること
となる。ＰＬＬ回路３１は、第２局部発振信号Ｓ７と、
ＰＬＬ回路２４から注入ライン３３を介してその他方の
入力端に供給される基準発振信号Ｓ１１とを位相比較
し、この比較結果に対応する位相誤差信号Ｓ１２をアク
ティブＬＰＦ３２に出力している。この位相誤差信号Ｓ
１２は、アクティブＬＰＦ３２によって、チューニング
電圧レベル信号Ｖ２に変換され、第２局部発振器２０に
供給される。このため、第２局部発振器２０は、その第
２局部発振信号Ｓ７の発振周波数がチューニング電圧レ
ベル信号Ｖ２の周波数に近づくように制御されることと
なる。つまり、両信号の位相差がなくなるように制御さ
れている。
【００２１】また、第１局部発振器１５を制御するＰＬ
Ｌ回路２４の位相比較周波数は、大きく（≧２５０kHz
）設定されるとともに、第２局部発振器２０を制御す
るＰＬＬ回路３１の位相比較周波数は、小さく（≦１０
０kHz ）設定される。
【００２２】この構成によれば、発振周波数の変化比が
大きい第１局部発振器１５の位相雑音特性を満足させ、
デジタル放送波受信を可能とするとともに、第２局部発
振器２０を、位相比較周波数と同じステップごとに可変
してアナログ放送波受信時にはＡＦＣ制御をすることが
できるようになる。本来、固定発振器である第２局部発
振器２０は、ＰＬＬ制御をする場合であっても、発振周
波数の変化比が小さくてよいため、比較的容易に低位相
雑音特性を得ることが可能である。これによって、デジ
タル放送波受信時には低位相雑音で、アナログ放送波受
信時にはＡＦＣ動作が可能なダブルスーパーチューナが
得られる。なお、６４ＱＡＭ等のデジタル変調波受信に
はチューナの位相雑音特性で、−８０ｄＢ（ｃ）／Ｈｚ
（１０ｋＨｚｏｆｆｓｅｔ）程度が必要であり、これを
満足するためには第１局部発振器１５を制御しているＰ
ＬＬ回路２４の位相比較周波数が２５０ｋＨｚ以上に設
定される必要がある。また、アナログ放送波受信時のＡ
ＦＣによる周波数精度は、復調部のＳＡＷフィルタのナ
イキスト特性から、少なくとも１００ｋＨｚ以下の周波
数誤差となるよう設定される必要がある。
【００２３】図２は、上記ＰＬＬ回路２４，３１の詳細
を示している。ここで、例えば、ＰＬＬ回路３１は、基
準発振器４１と、リファレンスカウンタ４２と、位相比
較器４３と、メインカウンタ４４と、ラッチ４５，４６
と、シフトレジスタ４７，４８とから構成されている。
【００２４】すなわち、第２局部発振器２０から出力さ
れる第２局部発振信号Ｓ７は、メインカウンタ４４によ
って分周される。このとき、メインカウンタ４４には、
シフトレジスタ４７からラッチ４５を介して出力される
分周比制御データが供給される。つまり、メインカウン
タ４４は、分周比制御データに基づいて、第２局部発振
信号Ｓ７の分周を行ない、この分周された信号Ｓ２１を
位相比較器４３の一方の入力端に出力する。なお、メイ
ンカウンタ４４には、２モジュラスプリスケラとスワロ
ーカウンタとを含んだ場合が多い。
【００２５】また、基準発振器４１は、一定周波数の基
準発振信号Ｓ２２を発生し、この基準発振信号Ｓ２２を
リファレンスカウンタ４２に供給している。リファレン
スカウンタ４２は、基準発振信号Ｓ２２を分周してい
る。このとき、リファレンスカウンタ４２には、シフト
レジスタ４８からラッチ４６を介して出力される分周比
制御データが供給される。つまり、リファレンスカウン
タ４２は、分周比制御データに基づいて、基準発振信号
Ｓ２２の分周を行ない、この分周された信号Ｓ２３を位
相比較器４３の他方の入力端に出力する。
【００２６】位相比較器４３は、メインカウンタ４４の
出力である信号Ｓ２１と、リファレンスカウンタ４２の
出力である信号Ｓ２３とを位相比較し、この比較結果に
対応する位相誤差信号Ｓ１２を、アクティブＬＰＦ３２
に出力している。そして、位相誤差信号Ｓ１２は、アク
ティブＬＰＦ３２によってチューニング電圧レベル信号
Ｖ２に変換されて、第２局部発振器２０に供給される。
【００２７】また、ラッチ４５、４６は、メインカウン
タ４４とリファンスカウンタ４２との双方の分周比制御
データを可変するために、シフトレジスタ４７，４８か
らの分周比制御データを、ほとんど同時にメインカウン
タ４４及びリファンスカウンタ４２に転送するように配
慮している。例として、メインカウンタ４４とリファレ
ンスカウンタ４２のデータがひとつのシリアルデータ列
で読み込まれるタイプのＰＬＬ回路である場合がある。
また、メインカウンタ４４のラッチ４５とリファレンス
カウンタ４２のラッチ４６とにシフトレジスタ４７，４
８から分周比制御データを転送するとき、同時か非同時
かタイミングをコントロールできるところのいわゆるカ
ウンタバッファを具備したＰＬＬ回路である場合などが
ある。
【００２８】また、メインカウンタ４４とリファレンス
カウンタ４２との双方のデータを極めて高速で読み込み
可能な場合は、ＰＬＬのアクティブＬＰＦ２５，３２の
時定数の５分の１以下程度になるよう配慮されれば目的
を達することができる。
【００２９】ここで、ＰＬＬ回路２４，３１は、リファ
レンスカウンタ４２を制御することにより、位相比較周
波数が大きく設定されたり、小さく設定されたりする。
そして、ＰＬＬ回路２４の位相比較周波数が２５０ｋＨ
ｚ以上に設定される場合、リファレンスカウンタ４２
は、図３に示すテーブルに基づいて、カウント値が６４
以下となるように、シフトレジスタ４８からデータが与
えられて制御される。また、ＰＬＬ回路３１の位相比較
周波数が１００ｋＨｚ以下に設定される場合、リファレ
ンスカウンタ４２は、図３に示すテーブルに基づいて、
カウント値が１６０以上となるように、シフトレジスタ
４８からデータが与えられて制御される。
【００３０】以上のような構成によれば、第１局部発振
器１５か第２局部発振器２０におけるＰＬＬ回路２４，
３１の、少なくともどちらか一方の局部発振器のメイン
カウンタ４４とリファレンスカウンタ４２との両カウン
タを可変することにより、位相比較周波数よりも小さい
ステップ幅で周波数制御を行なう場合、メインカウンタ
４４と、リファレンスカウンタ４２との両カウンタデー
タを、ほとんど同時（ＰＬＬのアクティブＬＰＦ２５，
３２の時定数より十分小さい時間以内）に可変できるよ
う配慮される。これによってメインカウンタ４４と、リ
ファレンスカウンタ４２とのどちらか一方のデータだけ
が変更され、周波数が大きく変化した後、残りのカウン
タデータが変更され、結果的には位相比較周波数よりも
小さいステップ幅で周波数制御できたものの、途中の周
波数が大きく変化してＡＦＣ動作が滑らかに行かなくな
ることを防止できる。
【００３１】図４は、上記実施の形態のＰＬＬ回路２
４，３１における基準発振信号Ｓ２２の注入ライン３３
の配置を示している。図４において、図４（ａ）はＰＬ
Ｌ回路２４，３１を収容したシャーシ５１を上から見た
図であり、図４（ｂ）はＰＬＬ回路２４，３１を収容し
たシャーシ５１を側面から見た図である。
【００３２】シャーシ５１は、その側面部に複数の貫通
型コンデンサ５２を所定の配列で露出しており、さら
に、シート状部材であるシールド板５３によって複数の
貫通コンデンサ５２を収容するアップコンバータ部５１
ａとダウンコンバータ部５１ｂとの２つの部屋に分けら
れている。これら複数の貫通コンデンサ５２は、そのリ
ードがシャーシ５１内のＰＣＢ（Polychlorinated Biph
enyl) 基板５４に接続されている。また、アップコンバ
ータ部５１ａには、上記基準発振器４１、上記注入ライ
ン３３、アースライン５５が収容されており、ダウンコ
ンバータ部５１ｂには、例えば第２局部発振器２０にお
けるＰＬＬ回路３１が収容されている。
【００３３】アップコンバータ部５１ａにおいて、注入
ライン３３は、図４（ｂ）に示すように、複数の貫通型
コンデンサ５２のリードの下をくぐり、かつこのリード
と直角をなすように配置されている。なお、この注入ラ
イン３３は、その一端側に基準発振器４１を接続し、そ
の他端側にＰＬＬ回路３１を接続している。
【００３４】この構成によれば、基準発振信号Ｓ２２を
共通化するための基準発振信号接続パターンである注入
ライン３３が貫通型コンデンサ５２リードとほぼ直角に
なるよう配置することによって、貫通型コンデンサ５２
のリードとの電磁結合を小さくできるため、基準発振信
号Ｓ２２による妨害を軽減できる。また、シールド板５
３によって、ＰＬＬ回路３１を他の回路と独立分離でき
るため、他の回路に対して電波の放射や不要電波の飛び
込みを防止することができる。
【００３５】また、アップコンバータ部５１ａにおい
て、注入ライン３３と複数の貫通コンデンサ５２のリー
ドとの間に、アースライン５５が、注入ライン３３と平
行に配置されている。複数の貫通型コンデンサ５２のリ
ードは、ＰＣＢ基板５４を介してアースライン５５に電
気的に接続されている。この構成によれば、貫通型コン
デンサ５２のリードのみならず、他の回路との結合を軽
減できるため、基準発振信号Ｓ２２による妨害を改善で
きる。
【００３６】以上のように、各実施の形態によれば、第
１，第２局部発振器１５，２０におけるＰＬＬ回路２
４，３１の基準発振信号Ｓ２２を共用し、ＰＬＬ回路２
４，３１の各々で位相比較周波数の設定が可能とするよ
うな簡単な回路構成であるため、別途に部品、ＩＣメモ
リ等を必要とせずに高性能なＰＬＬ制御が実現でき、さ
らに経済的有利になる。なお、この発明は上記した各実
施の形態に限定されるものではなく、この外その要旨を
逸脱しない範囲で種々変形して実施することができる。
【００３７】
【発明の効果】以上詳述したようにこの発明によれば、
簡単な構成で、かつ経済的有利で、高性能であるととも
に、アナログ放送波とデジタル放送波との双方を受信し
得るツインＰＬＬ制御ダブルスーパーチューナ方式のチ
ューナ回路を提供することができる。
【図面の簡単な説明】
【図１】この発明に係るツインＰＬＬ制御ダブルスーパ
ーチューナ方式のチューナ回路の一実施の形態を示すブ
ロック構成図。
【図２】同実施の形態におけるＰＬＬ回路の詳細を示す
ブロック構成図。
【図３】同実施の形態におけるリファレンスカウンタ及
びメインカウンタに対応する位相比較周波数等を示す対
応テーブル。
【図４】同実施の形態における基準発振信号の注入ライ
ンの配置を説明するために示す図。
【図５】従来のダブルスーパーチューナを示すブロック
構成図。
【符号の説明】
１１…入力端子、 １２…ＢＰＦ、 １３…ＲＦ増幅器、 １４…第１の周波数変換器、 １５…第１局部発振器、 １６…ＢＰＦ、 １７…増幅器、 １８…ＢＰＦ、 １９…第２の周波数変換器、 ２０…第２局部発振器 ２１…ＢＰＦ、 ２２…増幅器、 ２３…出力端子、 ２４…ＰＬＬ回路、 ２５…アクティブＬＰＦ、 ３１…ＰＬＬ回路、 ３２…アクティブＬＰＦ、 ３３…注入ライン、 ４１…基準発振器、 ４２…リファレンスカウンタ、 ４３…位相比較器、 ４４…メインカウンタ、 ４５…ラッチ、 ４６…ラッチ、 ４７…シフトレジスタ、 ４８…シフトレジスタ、 ５１…シャーシ、 ５１ａ…アップコンバータ部、 ５１ｂ…ダウンコンバータ部、 ５２…貫通型コンデンサ、 ５３…シールド板、 ５４…ＰＣＢ基板、 ５５…アースライン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 工藤 雄也 埼玉県深谷市幡羅町１丁目９番２号 株式 会社東芝深谷工場内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 第１局部発振信号を発生する第１局部発
    振手段と、 入力高周波信号を、前記第１局部発振手段から発生され
    た前記第１局部発振信号に基づいて、第１中間周波数信
    号に変換する第１周波数変換手段と、 第２局部発振信号を発生する第２局部発振手段と、 前記第１周波数変換手段から出力される第１中間周波数
    信号を、前記第２局部発振手段から発生される第２局部
    発振信号に基づいて、第２中間周波数信号に変換する第
    ２周波数変換手段と、 前記第１局部発振手段から発生された前記第１局部発振
    信号を、一定周波数の基準発振信号に位相同期するよう
    に制御する第１ＰＬＬ手段と、 前記基準発振信号によって前記第１ＰＬＬ手段とともに
    可動し、前記第２局部発振手段から発生された前記第２
    局部発振信号を、前記基準発振信号に位相同期するよう
    に制御する第２ＰＬＬ手段とを具備し、 前記第１ＰＬＬ手段における位相比較周波数を特定され
    た値より高レベルに設定し、前記第２ＰＬＬ手段におけ
    る位相比較周波数を特定された値より低レベルに設定す
    るようにしたことを特徴とするツインＰＬＬ制御ダブル
    スーパーチューナ方式のチューナ回路。
  2. 【請求項２】 第１局部発振信号を発生する第１局部発
    振手段と、 入力高周波信号を、前記第１局部発振手段から発生され
    た前記第１局部発振信号に基づいて、第１中間周波数信
    号に変換する第１周波数変換手段と、 第２局部発振信号を発生する第２局部発振手段と、 前記第１周波数変換手段から出力される第１中間周波数
    信号を、前記第２局部発振手段から発生される第２局部
    発振信号に基づいて、第２中間周波数信号に変換する第
    ２周波数変換手段と、 前記第１局部発振手段から発生された前記第１局部発振
    信号を、一定周波数の基準発振信号に位相同期するよう
    に制御するものであって、前記第１局部発振信号を分周
    しカウントする局部発振カウンタと、前記基準発振信号
    を分周しカウントする基準カウンタとを有する第１ＰＬ
    Ｌ手段と、 前記基準発振信号によって前記第１ＰＬＬ手段とともに
    可動し、前記第２局部発振手段から発生された前記第２
    局部発振信号を、前記基準発振信号に位相同期するよう
    に制御するものであって、前記第２局部発振信号を分周
    しカウントする局部発振カウンタと、前記基準発振信号
    を分周しカウントする基準カウンタとを有する第２ＰＬ
    Ｌ手段とを具備し、 前記第１ＰＬＬ手段、前記第２ＰＬＬ手段のうち少なく
    とも一方の前記局部発振カウンタ及び前記基準カウンタ
    を可変することにより、位相比較周波数よりも小さいス
    テップ幅で周波数制御を行なう場合、前記局部発振カウ
    ンタ及び前記基準カウンタの両カウント値を、特定され
    た時間内でほとんど同時に可変できるようにしたことを
    特徴とするツインＰＬＬ制御ダブルスーパーチューナ方
    式のチューナ回路。
  3. 【請求項３】 第１局部発振信号を発生する第１局部発
    振手段と、 入力高周波信号を、前記第１局部発振手段から発生され
    た前記第１局部発振信号に基づいて、第１中間周波数信
    号に変換する第１周波数変換手段と、 第２局部発振信号を発生する第２局部発振手段と、 前記第１周波数変換手段から出力される第１中間周波数
    信号を、前記第２局部発振手段から発生される第２局部
    発振信号に基づいて、第２中間周波数信号に変換する第
    ２周波数変換手段と、 前記第１局部発振手段から発生された前記第１局部発振
    信号を、一定周波数の基準発振信号に位相同期するよう
    に制御する第１ＰＬＬ手段と、 前記基準発振信号によって前記第１ＰＬＬ手段とともに
    可動し、前記第２局部発振手段から発生された前記第２
    局部発振信号を、前記基準発振信号に位相同期するよう
    に制御する第２ＰＬＬ手段と、 前記基準発振信号を、前記第１ＰＬＬ手段と前記第２Ｐ
    ＬＬ手段とで共通化するための基準発振信号接続手段
    と、 複数の貫通型コンデンサを所定の配列で配置しており、
    前記基準発振信号接続手段を収容する収容部とを具備
    し、 前記収容部内に、前記基準発振信号接続手段の信号導出
    路が複数の前記貫通型コンデンサリードとほぼ直角をな
    すように、前記基準発振信号接続手段を配置するように
    したことを特徴とするツインＰＬＬ制御ダブルスーパー
    チューナ方式のチューナ回路。
  4. 【請求項４】 前記収容部は、前記基準発振信号接続手
    段と前記貫通型コンデンサリードとの間に、アースパタ
    ーンを配置していることを特徴とする請求項３記載のツ
    インＰＬＬ制御ダブルスーパーチューナ方式のチューナ
    回路。
JP8106980A 1996-04-26 1996-04-26 チューナ回路 Pending JPH09294088A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8106980A JPH09294088A (ja) 1996-04-26 1996-04-26 チューナ回路
US08/845,904 US6094236A (en) 1996-04-26 1997-04-28 Tuner circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8106980A JPH09294088A (ja) 1996-04-26 1996-04-26 チューナ回路

Publications (1)

Publication Number Publication Date
JPH09294088A true JPH09294088A (ja) 1997-11-11

Family

ID=14447431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8106980A Pending JPH09294088A (ja) 1996-04-26 1996-04-26 チューナ回路

Country Status (2)

Country Link
US (1) US6094236A (ja)
JP (1) JPH09294088A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19963647A1 (de) * 1999-12-29 2001-07-19 Becker Gmbh Mischeranordnung

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980085431A (ko) * 1997-05-29 1998-12-05 윤종용 동기신호 처리시 발생된 오류 동작 코드화 장치 및 방법
US6725463B1 (en) * 1997-08-01 2004-04-20 Microtune (Texas), L.P. Dual mode tuner for co-existing digital and analog television signals
DE19747735C2 (de) * 1997-10-29 2003-04-30 Infineon Technologies Ag Frequenzsynthesizer für ein Mobilfunkendgerät
US6236697B1 (en) * 1998-05-28 2001-05-22 Integrated Device Technology, Inc. Clock recovery for multiple frequency input data
JP3612224B2 (ja) * 1998-11-27 2005-01-19 アルプス電気株式会社 テレビジョン信号受信チューナー
US7127010B1 (en) * 1999-07-29 2006-10-24 Bose Corporation Oscillator controlling
JP3600075B2 (ja) * 1999-07-29 2004-12-08 アルプス電気株式会社 テレビジョンチューナ
US6625431B1 (en) * 1999-12-17 2003-09-23 Funai Electronics, Co.. Ltd. Tuner device
JP2001326864A (ja) * 2000-05-17 2001-11-22 Sony Corp チューナ装置
GB2367700A (en) * 2000-10-06 2002-04-10 Mitel Semiconductor Ltd A single conversion tuner comprising a tracking filter and an image reject mixer
US7142809B1 (en) * 2001-02-27 2006-11-28 The Directv Group, Inc. Device and method to locally fill gaps in spotbeam satellite systems with frequency re-use
JP3882524B2 (ja) * 2001-04-06 2007-02-21 松下電器産業株式会社 広帯域チューナ
GB0117591D0 (en) * 2001-07-18 2001-09-12 Zarlink Semiconductor Ltd Television tuner
JP2005534203A (ja) * 2001-10-16 2005-11-10 株式会社ＲｆＳｔｒｅａｍ モノリシック集積回路上に受信機を実施するための方法および装置
TW567320B (en) * 2002-03-05 2003-12-21 Via Tech Inc Testing circuit for embedded phase lock loop and its testing method
US20030181182A1 (en) * 2002-03-22 2003-09-25 Hoi Ho Sing Receiver for wireless transmission system
US7199844B2 (en) * 2002-05-28 2007-04-03 Rfstream Corporation Quadratic nyquist slope filter
US7116961B2 (en) * 2002-05-29 2006-10-03 Rfstream Corporation Image rejection quadratic filter
US6882245B2 (en) * 2002-06-05 2005-04-19 Rf Stream Corporation Frequency discrete LC filter bank
CN100433542C (zh) * 2002-06-05 2008-11-12 Rf信息公司 用于处理电视信号的电路、接收机及方法
US6940365B2 (en) * 2003-07-18 2005-09-06 Rfstream Corporation Methods and apparatus for an improved discrete LC filter
JP2005151113A (ja) * 2003-11-14 2005-06-09 Matsushita Electric Ind Co Ltd 無線通信用半導体集積回路
US7053961B2 (en) * 2004-02-17 2006-05-30 Sony Corporation System and method for TV automatic gain control (AGC)
US20060028587A1 (en) * 2004-08-05 2006-02-09 Peng Juen T TV tuner
JP2006157087A (ja) * 2004-11-25 2006-06-15 Orion Denki Kk 不要輻射防止手段を備えたチューナー回路基板及び電子機器
US7358795B2 (en) * 2005-03-11 2008-04-15 Rfstream Corporation MOSFET temperature compensation current source
US20060217095A1 (en) * 2005-03-11 2006-09-28 Takatsuga Kamata Wideband tuning circuit
US7446631B2 (en) * 2005-03-11 2008-11-04 Rf Stream Corporation Radio frequency inductive-capacitive filter circuit topology
US8902365B2 (en) * 2007-03-14 2014-12-02 Lance Greggain Interference avoidance in a television receiver
US8537285B2 (en) * 2007-03-14 2013-09-17 Larry Silver Carrier recovery system with phase noise suppression
US8224275B2 (en) * 2009-06-16 2012-07-17 Broadcom Corporation Area reduction techniques for saw-less receivers
US8467760B2 (en) * 2009-07-02 2013-06-18 Broadcom Corporation Frequency translated filters for wideband applications
US8238862B2 (en) * 2009-07-02 2012-08-07 Broadcom Corporation Layout techniques for frequency translated filters
US8285241B2 (en) 2009-07-30 2012-10-09 Broadcom Corporation Receiver apparatus having filters implemented using frequency translation techniques

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614665A (en) * 1970-04-06 1971-10-19 Avco Corp Voltage-controlled oscillator with digital preset
US3931578A (en) * 1973-12-26 1976-01-06 General Electric Company Multiple frequency band receiver tuner system using single, non-bandswitched local oscillator
US4106059A (en) * 1976-08-30 1978-08-08 Rca Corporation Phase locked loop television tuning system
US4145659A (en) * 1977-05-25 1979-03-20 General Electric Company UHF electronic tuner
US4189750A (en) * 1977-12-29 1980-02-19 Hans Sadel Method and apparatus for measuring television sound and picture
JPS584497B2 (ja) * 1978-02-01 1983-01-26 株式会社ケンウッド 局部発振装置
US4306205A (en) * 1978-10-31 1981-12-15 Murata Manufacturing Co., Ltd. High frequency apparatus
US4399419A (en) * 1980-03-20 1983-08-16 Zenith Radio Corporation Line isolation and interference shielding for a shielded conductor system
FR2481549A1 (fr) * 1980-04-25 1981-10-30 Thomson Brandt Dispositif de synthese et de demodulation combinees pour recepteurs d'ondes modulees en frequence et recepteur le comportant
US4352209A (en) * 1981-03-23 1982-09-28 John Ma Up-down frequency converter for cable T.V.
US4575761A (en) * 1983-04-28 1986-03-11 Rca Corporation AFT arrangement for a double conversion tuner
US4581643A (en) * 1983-07-25 1986-04-08 Rca Corporation Double conversion television tuner with frequency response control provisions
US4520507A (en) * 1983-10-24 1985-05-28 Zenith Electronics Corporation Low noise CATV converter
JPS61150410A (ja) * 1984-12-24 1986-07-09 Sony Corp チユ−ナ装置
US4905087A (en) * 1988-08-29 1990-02-27 The United States Of American As Represented By The United States Department Of Energy UHF FM receiver having improved frequency stability and low RFI emission
EP0385181B1 (en) * 1989-02-17 1995-07-05 Matsushita Electric Industrial Co., Ltd. Tuner station selecting apparatus
US4901033A (en) * 1989-05-01 1990-02-13 Motorola, Inc. Frequency synthesizer with dynamically programmable frequency range of selected loop bandwith
US5034695A (en) * 1989-06-16 1991-07-23 Owen Joseph C Full threshold FM demodulator
US4901036A (en) * 1989-06-29 1990-02-13 Motorola, Inc. Frequency synthesizer with an interface controller and buffer memory
US5038404A (en) * 1989-09-01 1991-08-06 General Instrument Corp. Low phase noise agile up converter
DE69213085T2 (de) * 1991-05-10 1997-03-06 Philips Electronics Nv Fernsehempfänger mit automatischer Abstimmregelung
US5233425A (en) * 1991-10-24 1993-08-03 Zenith Electronics Corporation Adaptive AFT system with variable step resolution
US5311318A (en) * 1992-08-17 1994-05-10 Zenith Electronics Corporation Double conversion digital tuning system using separate digital numbers for controlling the local oscillators
US5280644A (en) * 1992-12-22 1994-01-18 Motorola, Inc. Frequency control circuit, and associated method, for a receiver operative to receive signals-transmitted thereto in intermittent bursts
JP2559005B2 (ja) * 1993-01-07 1996-11-27 松下電器産業株式会社 ダブルスーパーチューナ
JP2912791B2 (ja) * 1993-06-01 1999-06-28 松下電器産業株式会社 高周波受信装置
CN1056027C (zh) * 1993-06-03 2000-08-30 德国汤姆逊-布朗特公司 地面接收与卫星接收用电视调谐器
US5423076A (en) * 1993-09-24 1995-06-06 Rockwell International Corporation Superheterodyne tranceiver with bilateral first mixer and dual phase locked loop frequency control
JPH07245633A (ja) * 1994-03-04 1995-09-19 Toshiba Corp デジタルデータ受信装置
JP3490493B2 (ja) * 1994-03-15 2004-01-26 株式会社東芝 ダブルスーパーヘテロダインチューナ
US5739874A (en) * 1995-06-06 1998-04-14 Thomson Consumer Electronics, Inc. Tuning system for a digital satellite receiver with fine tuning provisions

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19963647A1 (de) * 1999-12-29 2001-07-19 Becker Gmbh Mischeranordnung
DE19963647B4 (de) * 1999-12-29 2006-09-14 Harman Becker Automotive Systems (Becker Division) Gmbh Mischeranordnung

Also Published As

Publication number Publication date
US6094236A (en) 2000-07-25

Similar Documents

Publication Publication Date Title
US6094236A (en) Tuner circuit
US7538621B2 (en) Broadband integrated tuner
EP1002371B1 (en) Multi-tuner receiver
US5311318A (en) Double conversion digital tuning system using separate digital numbers for controlling the local oscillators
JPH0964770A (ja) 地上放送及び衛星放送一体チューナ
JPH0678227A (ja) 放送信号の受信方法及び装置
JP2001044873A (ja) 二重周波数変換器
US6731348B2 (en) Television tuner having simple layout and capable of receiving FM broadcast signals without interference
JP2559005B2 (ja) ダブルスーパーチューナ
CN100379271C (zh) 高频信号接收机
JPH1022857A (ja) Ｒｆ変調器及びｔｖチューナを組み込んだ映像機器
JP3502263B2 (ja) デジタル放送受信用チューナ
JP3573591B2 (ja) 高周波電子機器
JP3288251B2 (ja) Ｃａｔｖ受信装置
KR20000064590A (ko) 멀티튜너 수신기
JP3192892B2 (ja) Ｐｌｌ周波数シンセサイザ選局装置
JPH08289221A (ja) デジタルアナログ共用チューナ
JP2529602Y2 (ja) 高周波機器
JPH05176327A (ja) チューナ
GB2324425A (en) A TV tuner combined with a modulator for a VCR in which one crystal oscillator supplies both the tuner and the modulator
JPH05175874A (ja) 複合チューナ
JPH08139628A (ja) ダブルコンバージョン・チューナ
JPH06216639A (ja) 発振出力回路
JPH0353819B2 (ja)
JPH0897638A (ja) 高周波デジタル信号受信装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060228