JPH09294370A - Power supply circuit using power insulation gate type fet - Google Patents

Power supply circuit using power insulation gate type fet

Info

Publication number
JPH09294370A
JPH09294370A JP15565896A JP15565896A JPH09294370A JP H09294370 A JPH09294370 A JP H09294370A JP 15565896 A JP15565896 A JP 15565896A JP 15565896 A JP15565896 A JP 15565896A JP H09294370 A JPH09294370 A JP H09294370A
Authority
JP
Japan
Prior art keywords
power
commutation
circuit
fet
insulated gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15565896A
Other languages
Japanese (ja)
Other versions
JP2882472B2 (en
Inventor
Naoki Ozawa
直樹 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15565896A priority Critical patent/JP2882472B2/en
Publication of JPH09294370A publication Critical patent/JPH09294370A/en
Application granted granted Critical
Publication of JP2882472B2 publication Critical patent/JP2882472B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the power loss, and to improve the efficiency of a circuit by reducing the simultaneous ON-period of a power MOSFET for rectification and commutation on the secondary side of a transformer for voltage conversion in a power source circuit using the power MOSFET. SOLUTION: In a power source circuit using a power MOSFET of one-stone forward method, an ON period control circuit 24 provided with a commutation control part 18 to control the ON period of an FET 6 with resistors 19,20 to detect the voltage change of a transformer 4 and the potential at a connection point of these resistors as the trigger input and a positive power source 17 is connected to a gate of the power MOSFET 6 for commutation to be connected to the secondary side of the transformer 4. The FET 6 is turned off before the simultaneous ON period of the FETs 5,6 by the commutation control part 18, and during this period, a high speed retification diode 7 is conducted to prevent the power loss during the period, and to improve the efficiency of the circuit.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はパワー絶縁ゲート形
FETを用いた電源回路に関し、特に電圧変換用トラン
スおよびスイッチング素子としてパワーMOSFETを
用いた1石フォワード方式のスイッチング電源における
同期整流回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply circuit using a power insulated gate FET, and more particularly to a synchronous rectification circuit in a one-stone forward type switching power supply using a voltage converting transformer and a power MOSFET as a switching element.

【0002】[0002]

【従来の技術】従来、この種のスイッチング電源として
は、DC−DCコンバータに採用されているように、電
圧変換用トランスおよびパワーMOSFETを用い、そ
の出力電圧を安定化させる工夫を施した種々の回路が提
案されている。
2. Description of the Related Art Conventionally, as a switching power supply of this kind, a voltage converting transformer and a power MOSFET are used as in a DC-DC converter, and various devices are devised to stabilize the output voltage. A circuit has been proposed.

【0003】図5は従来の一例を示すパワーMOSFE
Tを用いた電源回路図である。図5に示すように、この
一石フォワード方式のパワーMOSFETを用いた電源
回路は、一対の入力端子1a,1b間に接続した電解コ
ンデンサ8と、1次巻線および2次巻線を備え且つ1次
巻線の一端を一方の入力端子1aに接続した電圧変換用
トランス4と、この電圧変換用トランス4の1次巻線の
他端および他方の入力端子1b間に接続したスイッチン
グ用パワーMOSFET3と、電圧変換用トランス4の
2次巻線の一端および出力端子2aの間に接続したチョ
ークコイル9と、電圧変換用トランス4の2次巻線の他
端および出力端子2bの間に接続した整流用パワーMO
SFET5と、2次巻線の一端および整流用パワーMO
SFET5のゲート間に接続したコンデンサ11と、整
流用パワーMOSFET5のゲート・ソース間に接続し
た抵抗13と、2次巻線の一端および出力端子2bの間
に並列に接続した転流用パワーMOSFET6および高
速整流ダイオード7と、転流用パワーMOSFET6の
ゲートおよび2次巻線の他端間に接続したコンデンサ1
2と、この転流用パワーMOSFET6のゲート・ソー
ス間に接続した抵抗14と、出力端子2a,2b間に接
続したコンデンサ10と、出力端子2aおよび2次巻線
の他端間の電圧を増幅する誤差増幅部25と、この誤差
増幅部25の出力により駆動されるフォトカプラ16を
介して接続され且つその出力をスイッチング用パワーM
OSFET3のゲートに帰還する帰還制御部15とを備
えている。また、各パワーMOSFET3,5,6のド
レイン(D)・ソース(S)間に接続されているダイオ
ード3′,5′,6′は、それぞれのFETの内部ダイ
オードであり、またコンデンサ11、抵抗13およびコ
ンデンサ12、抵抗14は、それぞれパワーMOSFE
T5,6の立ち上りあるいは立ち下がりの時定数を決め
る素子である。
FIG. 5 shows a conventional power MOSFE.
It is a power supply circuit diagram using T. As shown in FIG. 5, the power supply circuit using this one-stone forward type power MOSFET includes an electrolytic capacitor 8 connected between a pair of input terminals 1a and 1b, a primary winding and a secondary winding, and A voltage conversion transformer 4 in which one end of a secondary winding is connected to one input terminal 1a, and a switching power MOSFET 3 connected between the other end of the primary winding of the voltage conversion transformer 4 and the other input terminal 1b. A choke coil 9 connected between one end of the secondary winding of the voltage conversion transformer 4 and the output terminal 2a, and a rectification connected between the other end of the secondary winding of the voltage conversion transformer 4 and the output terminal 2b. Power MO
SFET5, one end of secondary winding and power MO for rectification
A capacitor 11 connected between the gates of the SFET 5, a resistor 13 connected between the gate and source of the rectifying power MOSFET 5, a power MOSFET 6 for commutation connected in parallel between one end of the secondary winding and the output terminal 2b, and a high speed Rectifier diode 7 and capacitor 1 connected between the gate of commutation power MOSFET 6 and the other end of the secondary winding
2, a resistor 14 connected between the gate and the source of the commutation power MOSFET 6, a capacitor 10 connected between the output terminals 2a and 2b, and a voltage between the output terminal 2a and the other end of the secondary winding. The error amplifier 25 is connected to the photocoupler 16 driven by the output of the error amplifier 25, and its output is connected to the switching power M.
A feedback control unit 15 that feeds back to the gate of the OSFET 3 is provided. The diodes 3 ', 5', 6'connected between the drain (D) and the source (S) of the power MOSFETs 3, 5, 6 are the internal diodes of the respective FETs, the capacitor 11, the resistor 13 and the capacitor 12 and the resistor 14 are power MOSFETs, respectively.
This is an element that determines the rising or falling time constant of T5 and T6.

【0004】なお、ここでは帰還制御部15について
は、簡略化して示しているが、通常この帰還制御部15
は、電源専用の制御ICで形成され、内部には発振回
路、PWMコンパレータ、電源部などを備え、図示して
いない起動抵抗や発振周波数を決定するための抵抗、コ
ンデンサを介して入力端子1a,1b間に接続されると
ともに、フォトカプラ16の出力および前記発振回路の
出力を比較するコンパレータ出力によるスイッチングパ
ワーMOSFET3をオン・オフ制御する機能を有して
いる。すなわち、トランス4の2次側の出力電圧により
上記コンパレータの入力レベルを変えており、例えば出
力電圧が高くなると、パワーMOSFET3のオン幅を
狭くするように制御し、それによって出力電圧を低くな
るように安定化させている。
Although the feedback control unit 15 is shown here in a simplified manner, the feedback control unit 15 is usually shown.
Is formed of a control IC for exclusive use of a power supply, has an oscillation circuit, a PWM comparator, a power supply unit, etc. inside, and has a starting resistor (not shown), a resistor for determining an oscillation frequency, a capacitor, and an input terminal 1a, The switching power MOSFET 3 is connected between 1b and has a function of controlling on / off of the switching power MOSFET 3 by a comparator output for comparing the output of the photocoupler 16 and the output of the oscillation circuit. That is, the input level of the comparator is changed by the output voltage on the secondary side of the transformer 4, and for example, when the output voltage rises, control is performed so that the ON width of the power MOSFET 3 is narrowed, thereby lowering the output voltage. It is stabilized at.

【0005】要するに、スイッチングパワーMOSFE
T3は、そのゲート信号として、連続する矩形波が供給
されることにより、オン・オフ動作を繰返す。
In short, switching power MOSFE
T3 is supplied with a continuous rectangular wave as its gate signal to repeat the on / off operation.

【0006】まず、入力端子1a,1bには、常時直流
電圧(1a側が+、1b側が−)が印加されるが、1次
側のスイッチングパワーMOSFET3がオンすると、
2次側の整流用パワーMOSFET5はそのゲート・ソ
ース電極間が順方向にバイアスされ、オンする。このた
め、電圧変換用トランス4、チョークコイル9、コンデ
ンサ10、整流用パワーMOSFET5からなる閉回路
に電流が流れ、出力端子2a,2bを介して外部に直流
電圧を供給する。
First, a DC voltage (+ on the 1a side is negative on the 1a side) is always applied to the input terminals 1a and 1b, but when the switching power MOSFET 3 on the primary side is turned on,
The rectifying power MOSFET 5 on the secondary side is biased in the forward direction between its gate and source electrodes and turned on. Therefore, current flows in a closed circuit composed of the voltage conversion transformer 4, the choke coil 9, the capacitor 10, and the rectifying power MOSFET 5, and supplies a DC voltage to the outside via the output terminals 2a and 2b.

【0007】次いで、1次側のパワーMOSFET3が
オフすると、2次側の整流用パワーMOSFET5はそ
のゲート・ソース電極間が逆方向にバイアスされるの
で、オフする。このとき、転流用パワーMOSFET6
はそのゲート・ソース電極間が順方向にバイアスされ、
オンする。したがって、整流用パワーMOSFET5の
オン時にチョークコイル9に蓄積されたエネルギーは、
チョークコイル9、コンデンサ10、転流用パワーMO
SFET6からなる閉回路に回生され、出力端子2a,
2bを介して外部に直流電圧を供給する。
Then, when the power MOSFET 3 on the primary side is turned off, the rectifying power MOSFET 5 on the secondary side is turned off because its gate and source electrodes are biased in the reverse direction. At this time, the commutation power MOSFET 6
Is forward biased between its gate and source electrodes,
Turn on. Therefore, the energy stored in the choke coil 9 when the rectifying power MOSFET 5 is turned on is
Choke coil 9, capacitor 10, commutation power MO
The output terminal 2a, which is regenerated by the closed circuit composed of SFET6,
A DC voltage is supplied to the outside via 2b.

【0008】このように、パワーMOSFET3のオン
・オフの繰り返しにより、外部回路に一定の電力が供給
される。
As described above, the power MOSFET 3 is repeatedly turned on and off to supply constant power to the external circuit.

【0009】図6(a)、(b)はそれぞれ図5におけ
るパワーMOSFETの電流特性を説明するためのタイ
ミング図およびそのB部分の一部拡大図である。図6
(a)に示すように、これらの電流特性は整流用パワー
MOSFET5および転流用パワーMOSFET6のド
レイン電流特性を示すが、一石フォワード方式のスイッ
チング電源回路において、同期整流回路を構成する2次
側の転流用パワーMOSFET6がオンからオフ状態に
変わる際に、このFET6のドレイン・ソース電極間は
逆バイアス状態にも関わらず、転流用パワーMOSFE
T6のソース・ドレイン間に内蔵される内部ダイオード
6′により、内部ダイオード6′、チョークコイル9、
コンデンサ10の閉回路を形成するので、逆回復期間が
存在する。すなわち、整流用パワーMOSFET5およ
び転流用パワーMOSFET6が同時にオンしてしま
う。このことは、点線枠Bで示すように、FET5のド
レイン電流ID とFET6のドレイン電流ID (互いに
逆方向)が同時に流れることを意味している。
FIGS. 6 (a) and 6 (b) are a timing diagram and a partially enlarged view of the portion B for explaining the current characteristics of the power MOSFET in FIG. 5, respectively. FIG.
As shown in (a), these current characteristics show the drain current characteristics of the rectifying power MOSFET 5 and the commutating power MOSFET 6, but in the switching power supply circuit of the one-stone forward system, the secondary rectifying circuit constituting the synchronous rectifying circuit is used. When the diversion power MOSFET 6 changes from the ON state to the OFF state, the commutation power MOSFE is generated between the drain and source electrodes of the FET 6 despite the reverse bias state.
By the internal diode 6'built between the source and drain of T6, the internal diode 6 ', the choke coil 9,
There is a reverse recovery period because it forms a closed circuit of the capacitor 10. That is, the rectification power MOSFET 5 and the commutation power MOSFET 6 are turned on at the same time. This, as shown by a dotted line frame B, the drain current I D of the drain current I D and FET6 the FET 5 (opposite directions) is meant to flow simultaneously.

【0010】また、図6(b)に示すように、同時オン
期間BにおけるFET6のソース・ドレイン電流ISDと
ソース・ドレイン電圧VSDの関係は、逆回復期間T2が
存在するため、互いに逆の関係にある。またFET5に
ついての電流・電圧特性は省略しているが、FET6と
電流・電圧特性が逆になるだけで同様である。すなわ
ち、FET5,6が同時にオンしているオーバーラップ
期間が長くなることを意味している。
Further, as shown in FIG. 6B, the relationship between the source / drain current I SD and the source / drain voltage V SD of the FET 6 in the simultaneous ON period B is opposite to each other because the reverse recovery period T2 exists. Have a relationship. Although the current / voltage characteristics of the FET 5 are omitted, the current / voltage characteristics of the FET 5 are the same as those of the FET 6 but are the same. That is, it means that the overlap period in which the FETs 5 and 6 are simultaneously turned on becomes longer.

【0011】このために、転流用パワーMOSFET6
は、そのソース・ドレイン間へ、逆回復時T2の損失を
低減するために、順方向に且つ並列に高速整流ダイオー
ド7を接続しているが、この転流用パワーMOSFET
6のオン期間には内部ダイオード6′に電流が流れる。
しかし、その内部ダイオード6′を用いても、逆回復期
間T2が長いため、逆回復期間中の電力損失が増大し、
回路の効率を低下してしまう。このことは、図6(b)
においてソースからドレインに流れる電流ISDとソース
・ドレイン間に加わる電圧VSDのオーバーラップする期
間が長くなることを意味している。
To this end, the commutation power MOSFET 6
Connects a high-speed rectifier diode 7 in its forward direction and in parallel between its source and drain in order to reduce the loss of T2 at the time of reverse recovery.
During the ON period of 6, the current flows through the internal diode 6 '.
However, even if the internal diode 6'is used, the reverse recovery period T2 is long, so that the power loss during the reverse recovery period increases,
It reduces the efficiency of the circuit. This is shown in FIG.
Means that the overlapping period of the current I SD flowing from the source to the drain and the voltage V SD applied between the source and the drain becomes long.

【0012】[0012]

【発明が解決しようとする課題】上述した従来のパワー
MOSFETを用いた電源回路は、図6(b)を参照す
れば明らかなように、電圧変換用トランスの2次側に設
けられる2つの整流用および転流用パワーMOSFET
が同時にオンしている期間が長い。このため、2つのパ
ワーMOSFETを用いた同期整流回路では、電力損失
が増大し、回路の効率が低下するという欠点がある。
The power supply circuit using the conventional power MOSFET described above has two rectifications provided on the secondary side of the voltage conversion transformer, as is apparent from FIG. 6 (b). And commutation power MOSFETs
Is on for a long time. Therefore, a synchronous rectification circuit using two power MOSFETs has a drawback that power loss increases and circuit efficiency decreases.

【0013】このような問題を解決する公知例として図
7に示す2次側のパワーMOSFET5″および6″と
1次側のパワーMOSFET3″を同時に駆動する制御
回路25″を備えたスイッチングレギュレータが提案さ
れている(特開昭60−59973号公報)。
As a publicly known example for solving such a problem, a switching regulator having a control circuit 25 "for simultaneously driving the secondary power MOSFETs 5" and 6 "and the primary power MOSFET 3" shown in FIG. 7 is proposed. (Japanese Patent Laid-Open No. 60-59973).

【0014】この例では、2次側の整流用及び平滑用パ
ワーMOSFET5″及び6″の同時オン期間を、駆動
回路25″で制御する内容であるが、その制御方法、タ
イミングチャートについては具体化されておらず不明で
ある。
In this example, the drive circuit 25 "controls the simultaneous ON periods of the secondary side rectifying and smoothing power MOSFETs 5" and 6 ", but the control method and timing chart thereof are embodied. It has not been done and it is unknown.

【0015】また、公知例ではMOSFETの短絡期間
がほとんどなくなると明記してあるが、実際には内部ダ
イオードの逆回復期間が存在し、この逆回復期間をいか
に短くするかが大きな課題であり、この点の改善策につ
いてはふれられていない。
Further, although it is specified in the known example that the short circuit period of the MOSFET is almost eliminated, there is actually a reverse recovery period of the internal diode, and how to shorten this reverse recovery period is a major problem. No mention has been made of measures to improve this point.

【0016】なお、図7において、8″は入力端子1a
及び1b間に接続された平滑用コンデンサ、24″は整
流素子(ダイオード)、26″はパルス幅変調回路、2
7″はパルス幅変調回路26″の繰り返し周期を決める
発振回路である。
In FIG. 7, 8 "is the input terminal 1a.
And a smoothing capacitor connected between 1b, 24 ″ is a rectifying element (diode), 26 ″ is a pulse width modulation circuit, 2
Reference numeral 7 "is an oscillating circuit that determines the repetition period of the pulse width modulation circuit 26".

【0017】本発明の目的は、電圧変換用トランスの2
次側に設けられる2つのパワー絶縁ゲート形FETの同
時オン期間を短縮し、電力損失の低減および回路の効率
化を実現するパワー絶縁ゲート形FETを用いた電源回
路を提供することにある。
An object of the present invention is to provide a voltage conversion transformer 2
It is an object of the present invention to provide a power supply circuit using a power insulated gate type FET, which shortens the simultaneous ON period of two power insulated gate type FETs provided on the next side to reduce power loss and improve circuit efficiency.

【0018】[0018]

【課題を解決するための手段】本発明によれば、一対の
入力端子間に接続した電解コンデンサと、1次巻線およ
び2次巻線を備え且つ前記1次巻線の一端を前記一対の
入力端子の一方に接続した電圧変換用トランスと、前記
電圧変換用トランスの前記1次巻線の他端および前記一
対の入力端子の他方の間に接続したスイッチング用パワ
ー絶縁ゲート形FETと、前記電圧変換用トランスの前
記2次巻線の一端および一対の出力端子の一方の間に接
続したチョークコイルと、前記電圧変換用トランスの前
記2次巻線の他端および前記一対の出力端子の他方の間
に接続した整流用パワー絶縁ゲート形FETと、前記2
次巻線の前記一端および前記整流用パワー絶縁ゲート形
FETのゲート間に接続した第1のコンデンサと、前記
2次巻線の一端および前記出力端子の他方の間に並列に
接続した転流用パワー絶縁ゲート形FETおよび高速整
流ダイオードと、前記一対の出力端子間に接続した第2
のコンデンサと、前記一対の出力端子の前記一方および
前記2次巻線の他端に接続される誤差増幅部と、前記誤
差増幅部の出力により駆動されるフォトカプラを介して
接続され且つその出力を前記スイッチング用パワー絶縁
ゲート形FETのゲートに帰還する帰還制御部とを備
え、前記出力端子間に一定の電圧を供給するパワー絶縁
ゲート形FETを用いた電源回路において、前記電圧変
換用トランスの前記2次巻線の両端および前記転流用パ
ワー絶縁ゲート形FETのゲート間に、前記2次巻線側
の電圧変化を検出し且つ前記転流用パワー絶縁ゲート形
FETのオン期間を制御するオン期間制御回路を接続し
たことを特徴とするパワー絶縁ゲート形FETを用いた
電源回路が得られる。
According to the present invention, an electrolytic capacitor connected between a pair of input terminals, a primary winding, and a secondary winding are provided, and one end of the primary winding is connected to the pair of input terminals. A voltage conversion transformer connected to one of the input terminals; a switching power insulated gate FET connected between the other end of the primary winding of the voltage conversion transformer and the other of the pair of input terminals; A choke coil connected between one end of the secondary winding of the voltage conversion transformer and one of a pair of output terminals, and the other end of the secondary winding of the voltage conversion transformer and the other of the pair of output terminals. A rectified power insulated gate FET connected between the
A first capacitor connected between the one end of the secondary winding and the gate of the rectifying power insulated gate FET, and a commutating power connected in parallel between one end of the secondary winding and the other of the output terminals. Insulated gate type FET and high speed rectification diode, and a second connected between the pair of output terminals
Capacitor, an error amplification unit connected to the one of the pair of output terminals and the other end of the secondary winding, and connected via a photocoupler driven by the output of the error amplification unit, and its output In a power supply circuit using a power insulated gate type FET that supplies a constant voltage between the output terminals, and a feedback control unit that feeds back to the gate of the switching power insulated gate type FET. An ON period for detecting a voltage change on the secondary winding side and controlling an ON period of the commutation power insulated gate FET between both ends of the secondary winding and the gate of the commutation power insulated gate FET. A power supply circuit using a power insulated gate FET characterized by connecting a control circuit can be obtained.

【0019】[0019]

【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the drawings.

【0020】図1は本発明の第1の実施例によるパワー
MOSFETを用いた電源回路を示している。図1に示
すように、このパワーMOSFETを用いた電源回路
は、前述した図5の従来例の電源回路と同様、入力端子
1a,1b間にスイッチング用パワーMOSFET3
と、電圧変換用トランス4の1次巻線と、電解コンデン
サ8とを接続し、2次側には同様に整流用パワーMOS
FET5と、転流用パワーMOSFET6と、高速ダイ
オード7と、コンデンサ10とを接続する。また、出力
を含む2次側からは、誤差増幅器25、フォトカプラ1
6を介し、入力側に設けたスイッチング用パワーMOS
FET3を制御するための帰還制御部15を備えてい
る。なお、これらは、前述した従来例と同様であり、そ
の具体的説明は省略する。
FIG. 1 shows a power supply circuit using a power MOSFET according to the first embodiment of the present invention. As shown in FIG. 1, a power supply circuit using this power MOSFET is similar to the power supply circuit of the conventional example shown in FIG.
And the primary winding of the voltage conversion transformer 4 and the electrolytic capacitor 8 are connected, and a rectifying power MOS is similarly provided on the secondary side.
The FET 5, the commutation power MOSFET 6, the high speed diode 7, and the capacitor 10 are connected. Further, from the secondary side including the output, the error amplifier 25, the photocoupler 1
Switching power MOS provided on the input side via 6
A feedback controller 15 for controlling the FET 3 is provided. Note that these are the same as the above-mentioned conventional example, and a detailed description thereof will be omitted.

【0021】本実施例においては、これらに加えて、電
圧変換用トランス4の2次巻線の両端および転流用パワ
ーMOSFET6のゲート間に、2次巻線側の電圧変化
を検出し且つ転流用パワーMOSFET6のオン期間を
制御するオン期間制御回路24を接続したことにある。
このオン期間制御回路24は、主として2次巻線側の電
圧変化を検出する抵抗19,20と、これら抵抗19,
20の接続点の電圧により出力電圧を変化させる転流制
御部18と、これら抵抗19,20および転流制御部1
8の電位を規制する正電源17とから構成され、さらに
時定数調整用の抵抗21,22およびコンデンサ23を
備えている。これら抵抗22、コンデンサ23は転流制
御部18の出力電圧を規定する素子である。また、その
転流制御部18は、出力端子2bの電位を反転するイン
バータINVと、抵抗19,20の結合点の電位および
インバータINVの出力の論理積をとるAND回路と、
このAND回路の出力により転流用パワーMOSFET
6の制御電位を出力するフリップフロップFFとから形
成され、本実施例ではCMOS論理ICが用いられる。
In addition to these, in the present embodiment, in addition to these, a voltage change on the secondary winding side is detected between both ends of the secondary winding of the voltage conversion transformer 4 and the gate of the commutation power MOSFET 6 and used for commutation. The ON period control circuit 24 for controlling the ON period of the power MOSFET 6 is connected.
The ON period control circuit 24 mainly includes resistors 19 and 20 for detecting a voltage change on the secondary winding side, and the resistors 19 and 20.
The commutation control unit 18 that changes the output voltage according to the voltage at the connection point of 20, the resistors 19 and 20, and the commutation control unit 1
A positive power supply 17 for regulating the potential of 8 and a time constant adjusting resistors 21 and 22 and a capacitor 23 are further provided. The resistor 22 and the capacitor 23 are elements that regulate the output voltage of the commutation control unit 18. The commutation control unit 18 also includes an inverter INV that inverts the potential of the output terminal 2b, an AND circuit that ANDs the potential of the connection point of the resistors 19 and 20 and the output of the inverter INV.
The output of this AND circuit causes the power MOSFET for commutation.
6 and a flip-flop FF for outputting the control potential, and a CMOS logic IC is used in this embodiment.

【0022】要するに、本実施例は、転流用パワーMO
SFET6のゲート電極に、前段となる電圧変換用トラ
ンス4の2次側の電圧変化を抵抗分割によって検出する
部品19,20と、転流用パワーMOSFET6のオン
期間を制御する転流制御部18とを接続し、しかもこの
転流制御部18に駆動用の正電源17を接続したことに
ある。
In short, this embodiment is based on the commutation power MO.
On the gate electrode of the SFET 6, components 19 and 20 for detecting the voltage change on the secondary side of the voltage conversion transformer 4 in the preceding stage by resistance division, and a commutation control unit 18 for controlling the on period of the commutation power MOSFET 6 are provided. This is because the commutation controller 18 is connected to the positive power source 17 for driving.

【0023】図2(a),(b)はそれぞれ図1におけ
るパワーMOSFETの電流特性と各点の電位を説明す
るためのタイミング図およびA部分の拡大図である。図
2(a)に示すように、これらの特性はパワーMOSF
ET5,6のドレイン電流ID と、抵抗19,20の接
続点の電位VAと、パワーMOSFET6のゲート電位
VBとを表わし、また図2(b)においては、A部分を
拡大し、逆回復期間T1Aと、パワーMOSFET5,
6が同時にオンする同時オン期間を表わしている。
2 (a) and 2 (b) are a timing diagram and an enlarged view of a portion A for explaining the current characteristic of the power MOSFET and the potential at each point in FIG. 1, respectively. As shown in FIG. 2 (a), these characteristics are
The drain current I D of ET5 and ET6, the potential VA at the connection point of the resistors 19 and 20, and the gate potential VB of the power MOSFET 6 are shown, and in FIG. T1A and power MOSFET 5,
6 represents a simultaneous ON period in which the transistors are simultaneously ON.

【0024】また、図2(b)における電流ISDは転流
用パワーMOSFET6のソース・ドレイン電流を、ま
た電圧VSDは転流用パワーMOSFET6のソース・ド
レイン電圧を表わし、転流制御部18を付加すること
で、電流ISDと電圧VSDのオーバーラップする時間を短
縮し、もって同時オン期間を短かくする。
Further, the current I SD in FIG. 2B represents the source-drain current of the commutation power MOSFET 6, the voltage V SD represents the source-drain voltage of the commutation power MOSFET 6, and the commutation controller 18 is added. By doing so, the overlap time of the current I SD and the voltage V SD is shortened, and thus the simultaneous ON period is shortened.

【0025】以下、図1および図2を参照して回路動作
をより具体的に説明する。
Hereinafter, the circuit operation will be described more specifically with reference to FIGS. 1 and 2.

【0026】まず、トランス4の1次側に設けたスイッ
チング素子としてのパワーMOSFET3がオンする
と、その2次側に接続される整流用パワーMOSFET
5のゲート・ソース電極間が順方向にバイアスされ、オ
ンする。そのため、電圧変換用トランス4、チョークコ
イル9、コンデンサ10、整流用パワーMOSFET5
からなる閉回路に電流が流れ、出力端子2a,2bを介
して外部回路に電力を供給する。このとき、抵抗19,
20の接続点VAの電位はハイレベルになるが、転流制
御部18の出力(VB)は、AND回路およびフリップ
フロップFFを介しているので、ロウ(0)レベルにな
る。したがって、転流制御部18を備えた駆動回路24
は転流用パワーMOSFET6を駆動しない。
First, when the power MOSFET 3 as a switching element provided on the primary side of the transformer 4 is turned on, the rectifying power MOSFET connected to the secondary side thereof.
The gate and source electrodes of No. 5 are forward biased and turned on. Therefore, the transformer 4 for voltage conversion, the choke coil 9, the capacitor 10, the power MOSFET 5 for rectification
A current flows through the closed circuit consisting of, and power is supplied to the external circuit via the output terminals 2a and 2b. At this time, the resistor 19,
The potential of the connection point VA of 20 becomes high level, but the output (VB) of the commutation control unit 18 becomes low (0) level because it passes through the AND circuit and the flip-flop FF. Therefore, the drive circuit 24 including the commutation controller 18
Does not drive the commutation power MOSFET 6.

【0027】次に、1次側のパワーMOSFET3がオ
フすると、2次側の整流用パワーMOSFET5のゲー
ト・ソース電極間は逆方向にバイアスされるので、この
整流用パワーMOSFET5はオフとなり、接続点VA
の電位も0レベルに下がる。すなわち、この時点が転流
制御部18へのトリガポイントとなる。また、整流用パ
ワーMOSFET5とは逆に、転流用パワーMOSFE
T6のゲート・ソース電極間が転流用制御部18の出力
により順方向にバイアスされるため、転流用パワーMO
SFET6はオンする。よって、整流用パワーMOSF
ET5のオン時にチョークコイル9に蓄積されたエネル
ギーは、チョークコイル9、コンデンサ10、転流用パ
ワーMOSFET6からなる閉回路に回生され、出力端
子2a,2bより外部回路に電力供給される。
Next, when the power MOSFET 3 on the primary side is turned off, the gate and source electrodes of the power MOSFET 5 for rectification on the secondary side are biased in the opposite direction, so that the power MOSFET 5 for rectification is turned off, and the connection point. VA
Potential also drops to 0 level. That is, this point becomes the trigger point for the commutation control unit 18. Further, contrary to the rectifying power MOSFET 5, the commutating power MOSFET
Since the output of the commutation controller 18 forward biases between the gate and source electrodes of T6, the commutation power MO
SFET6 turns on. Therefore, power MOSF for rectification
The energy stored in the choke coil 9 when the ET 5 is turned on is regenerated in a closed circuit composed of the choke coil 9, the capacitor 10 and the commutation power MOSFET 6, and is supplied to the external circuit from the output terminals 2a and 2b.

【0028】この回生期間において、電圧変換用トラン
ス4の電圧変化を利用し、整流用パワーMOSFET5
がオフしたポイントを電圧変換用トランス4の両端の電
圧より検出する。すなわち、VA点の電位(ロウレベ
ル)を転流制御部18にトリガ信号として入力すること
により、転流用パワーMOSFET6はオンする。この
転流用パワーMOSFET6のオン期間は、このMOS
FET6の「ターンオフ時間」(FET6が完全にオフ
となる時間)<「デッドタイム」になるように、転流制
御部18に接続される抵抗22およびコンデンサ23の
定数を設定し、逆回復期間T1時(すなわち、パワーM
OSFET5,6の同時オン時)には、転流用パワーM
OSFET6がオフ状態になる。したがって、転流用パ
ワーMOSFET6の内部ダイオード6′には電流が流
れず、高速整流ダイオード7を導通させることにより、
この期間の電力損失を低減することができ、回路の効率
向上を図ることができる。
During this regeneration period, the rectifying power MOSFET 5 is utilized by utilizing the voltage change of the voltage converting transformer 4.
The point at which is turned off is detected from the voltage across the voltage conversion transformer 4. That is, the commutation power MOSFET 6 is turned on by inputting the potential (low level) at the point VA to the commutation control unit 18 as a trigger signal. When the commutating power MOSFET 6 is on,
The constants of the resistor 22 and the capacitor 23 connected to the commutation control unit 18 are set so that the “turn-off time” of the FET 6 (time when the FET 6 is completely turned off) <“dead time” is set, and the reverse recovery period T1 is set. Time (ie power M
When the OSFETs 5 and 6 are turned on simultaneously, the commutation power M
The OSFET 6 is turned off. Therefore, no current flows in the internal diode 6'of the commutation power MOSFET 6, and the high-speed rectifying diode 7 is turned on,
The power loss during this period can be reduced, and the efficiency of the circuit can be improved.

【0029】図3は本発明の第2の実施例によるパワー
MOSFETを用いた電源回路を示す。図3において、
第1の実施例とは転流用パワーMOSFET6のオン期
間を制御するオン期間制御回路(遅延回路)24を抵抗
20、コンデンサ24′、DIAC(Diode AC
Switch)25′、及びSCR(Silicon
Controlled Rectifier)26で
構成する。
FIG. 3 shows a power supply circuit using a power MOSFET according to the second embodiment of the present invention. In FIG.
In the first embodiment, an ON period control circuit (delay circuit) 24 for controlling the ON period of the commutation power MOSFET 6 is provided with a resistor 20, a capacitor 24 ', and a DIAC (Diode AC).
Switch) 25 ', and SCR (Silicon)
Controlled Rectifier) 26.

【0030】次に図3の実施例の動作を図4をも参照し
て説明する。
Next, the operation of the embodiment shown in FIG. 3 will be described with reference to FIG.

【0031】2次側の基本動作は第1の実施例と同じで
あり、オン期間制御回路(遅延回路)24の動作につい
て説明する。
The basic operation of the secondary side is the same as that of the first embodiment, and the operation of the ON period control circuit (delay circuit) 24 will be described.

【0032】整流用パワーMOSFET5がオフ、転流
用パワーMOSFET6がオン状態の回生期間におい
て、電圧変換トランス4の2次側のb点は正の電圧であ
り、抵抗20を通してコンデンサ24′に電荷が蓄積さ
れる。抵抗20とコンデンサ24の中点cの電圧がDI
AC25′のブレークオーバー電圧以上になるとDIA
C25′がオンし、SCR26のゲートにトリガ電流を
供給し、SCR26がオンする。SCR26のアノード
及びカソードは転流用パワーMOSFET6のゲート及
びソースに接続されている。SCR26がオンすると転
流用パワーMOSFET6のゲート・ソース間電圧がほ
ぼ0Vになり、転流用パワーMOSFET6はオフす
る。以上のように転流用パワーMOSFET6のオン期
間は、抵抗20とコンデンサ24′の時定数によって設
定でき、第1の実施例と同じく逆回復時間の短縮化が図
れる。
During the regeneration period in which the rectifying power MOSFET 5 is off and the commutating power MOSFET 6 is on, the point b on the secondary side of the voltage conversion transformer 4 is a positive voltage, and the charge is accumulated in the capacitor 24 'through the resistor 20. To be done. The voltage at the middle point c of the resistor 20 and the capacitor 24 is DI
When the voltage exceeds the breakover voltage of AC25 ', DIA
C25 'turns on, supplies a trigger current to the gate of SCR26, and turns on SCR26. The anode and cathode of the SCR 26 are connected to the gate and source of the commutation power MOSFET 6. When the SCR 26 is turned on, the gate-source voltage of the commutation power MOSFET 6 becomes almost 0 V, and the commutation power MOSFET 6 is turned off. As described above, the ON period of the commutation power MOSFET 6 can be set by the time constants of the resistor 20 and the capacitor 24 ', and the reverse recovery time can be shortened as in the first embodiment.

【0033】本実施例では、第1の実施例に対し、抵抗
20、コンデンサ24′、DIAC25′、SCR26
の部品で構成でき、特に第1の実施例のように制御用に
ICを用いていないため三端子レギュレータなどの安定
化電源回路が不要であり、より小型化が図れる。
This embodiment is different from the first embodiment in that the resistor 20, the capacitor 24 ', the DIAC 25', and the SCR 26 are provided.
Since it does not use an IC for control as in the first embodiment, a stabilizing power supply circuit such as a three-terminal regulator is not required, and further miniaturization can be achieved.

【0034】[0034]

【発明の効果】以上説明したように、本発明のパワーM
OSFETを用いた電源回路は、電圧変換用トランスの
2次側に接続する整流用パワーMOSFETおよび転流
用パワーMOSFETの同時オン期間前に転流用パワー
MOSFETをオフさせ、高速整流ダイオードを導通さ
せる転流制御部を設けることにより、この期間の電力損
失を低減させるとともに、回路の効率向上を実現できる
という効果がある。
As described above, the power M of the present invention is
A power supply circuit using an OSFET is a commutation circuit that turns off a commutation power MOSFET and conducts a high-speed rectification diode before a simultaneous ON period of a rectification power MOSFET and a commutation power MOSFET connected to a secondary side of a voltage conversion transformer. By providing the control unit, it is possible to reduce the power loss during this period and to improve the efficiency of the circuit.

【0035】また、オン期間制御回路を抵抗、コンデン
サ、DIAC、SCRで構成した場合、安定化電源回路
が不要であり、より小型化が図れる効果がある。
Further, when the ON period control circuit is composed of a resistor, a capacitor, a DIAC, and an SCR, a stabilizing power supply circuit is not required, and there is an effect that the size can be further reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例によるパワーMOSFE
Tを用いた電源回路のブロック図である。
FIG. 1 is a power MOSFET according to a first embodiment of the present invention.
It is a block diagram of a power supply circuit using T.

【図2】図1におけるパワーMOSFETの電流特性お
よび各点の電位を説明するためのタイミング図である。
FIG. 2 is a timing chart for explaining current characteristics of the power MOSFET in FIG. 1 and potentials at respective points.

【図3】本発明の第2の実施例によるパワーMOSFE
Tを用いた電源回路のブロック図である。
FIG. 3 is a power MOSFE according to a second embodiment of the present invention.
It is a block diagram of a power supply circuit using T.

【図4】図3の電源回路の動作を説明するためのタイミ
ング図である。
FIG. 4 is a timing chart for explaining the operation of the power supply circuit shown in FIG.

【図5】従来のパワーMOSFETを用いた電源回路の
ブロック図である。
FIG. 5 is a block diagram of a power supply circuit using a conventional power MOSFET.

【図6】図5におけるパワーMOSFETの電流特性を
説明するためのタイミング図である。
6 is a timing chart for explaining current characteristics of the power MOSFET in FIG.

【図7】図7はもう一つの従来例のブロック図である。FIG. 7 is a block diagram of another conventional example.

【符号の説明】[Explanation of symbols]

1a,1b 入力端子 2a,2b 出力端子 3 スイッチング用パワーMOSFET 3′,5′,6′ 内部ダイオード 4 電圧変換用トランス 5 整流用パワーMOSFET 6 転流用パワーMOSFET 7 高速整流ダイオード 8 電解コンデンサ 9 チョークコイル 10,11 コンデンサ 15 帰還制御部 16 フォトカプラ 17 正電源 18 転流制御部 19,20 電圧検出抵抗 24 オン期間制御回路 24′ コンデンサ 25 誤差増幅部 25′ DIAC 26 SCR 1a, 1b input terminal 2a, 2b output terminal 3 switching power MOSFET 3 ', 5', 6'internal diode 4 voltage conversion transformer 5 rectification power MOSFET 6 commutation power MOSFET 7 high-speed rectification diode 8 electrolytic capacitor 9 choke coil 10, 11 Capacitor 15 Feedback control unit 16 Photocoupler 17 Positive power supply 18 Commutation control unit 19, 20 Voltage detection resistor 24 ON period control circuit 24 'Capacitor 25 Error amplifying unit 25' DIAC 26 SCR

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 一対の入力端子間に接続した電解コンデ
ンサと、1次巻線および2次巻線を備え且つ前記1次巻
線の一端を前記一対の入力端子の一方に接続した電圧変
換用トランスと、前記電圧変換用トランスの前記1次巻
線の他端および前記一対の入力端子の他方の間に接続し
たスイッチング用パワー絶縁ゲート形FETと、前記電
圧変換用トランスの前記2次巻線の一端および一対の出
力端子の一方の間に接続したチョークコイルと、前記電
圧変換用トランスの前記2次巻線の他端および前記一対
の出力端子の他方の間に接続した整流用パワー絶縁ゲー
ト形FETと、前記2次巻線の前記一端および前記整流
用パワー絶縁ゲート形FETのゲート間に接続した第1
のコンデンサと、前記2次巻線の一端および前記出力端
子の他方の間に並列に接続した転流用パワー絶縁ゲート
形FETおよび高速整流ダイオードと、前記一対の出力
端子間に接続した第2のコンデンサと、前記一対の出力
端子の前記一方および前記2次巻線の他端に接続される
誤差増幅部と、前記誤差増幅部の出力により駆動される
フォトカプラを介して接続され且つその出力を前記スイ
ッチング用パワー絶縁ゲート形FETのゲートに帰還す
る帰還制御部とを備え、前記出力端子間に一定の電圧を
供給するパワー絶縁ゲート形FETを用いた電源回路に
おいて、前記電圧変換用トランスの前記2次巻線の両端
および前記転流用パワー絶縁ゲート形FETのゲート間
に、前記2次巻線側の電圧変化を検出し且つ前記転流用
パワー絶縁ゲート形FETのオン期間を制御するオン期
間制御回路を接続したことを特徴とするパワー絶縁ゲー
ト形FETを用いた電源回路。
1. A voltage conversion device comprising an electrolytic capacitor connected between a pair of input terminals, a primary winding and a secondary winding, and one end of the primary winding being connected to one of the pair of input terminals. A transformer, a switching power insulated gate FET connected between the other end of the primary winding of the voltage conversion transformer and the other of the pair of input terminals, and the secondary winding of the voltage conversion transformer. And a choke coil connected between one end of the output terminal and a pair of output terminals, and a rectifying power insulated gate connected between the other end of the secondary winding of the voltage conversion transformer and the other of the pair of output terminals. -Type FET and a first connection between the one end of the secondary winding and the gate of the rectifying power insulated gate FET
, A power insulated gate FET for commutation and a high-speed rectifying diode connected in parallel between one end of the secondary winding and the other of the output terminals, and a second capacitor connected between the pair of output terminals. And an error amplifier connected to the one of the pair of output terminals and the other end of the secondary winding, and connected via a photocoupler driven by the output of the error amplifier, and the output thereof is A power supply circuit using a power insulated gate type FET for supplying a constant voltage between the output terminals, comprising a feedback control unit for feeding back to the gate of the switching power insulated gate type FET. A power insulated gate for commutation, which detects a voltage change on the secondary winding side between both ends of a secondary winding and a gate of the commutated power insulated gate FET. Power circuit using a power insulated gate FET, characterized in that connecting the on-period control circuit for controlling the ON period of the FET.
【請求項2】 前記オン期間制御回路は、前記2次巻線
側の電圧変化を検出する抵抗手段と、前記抵抗手段の電
圧により出力電圧を変化させる転流制御部と、前記抵抗
手段および前記転流制御部の電位を規制する正電源とか
ら構成した請求項1記載のパワー絶縁ゲート形FETを
用いた電源回路。
2. The on-period control circuit includes a resistance unit that detects a voltage change on the secondary winding side, a commutation control unit that changes an output voltage according to a voltage of the resistance unit, the resistance unit and the 2. A power supply circuit using a power insulated gate FET according to claim 1, which comprises a positive power supply that regulates the potential of the commutation control unit.
【請求項3】 前記転流制御部は、前記出力端子の前記
他端の電位を反転するインバータと、前記抵抗手段の結
合電位および前記インバータの出力の論理積をとるAN
D回路と、前記AND回路の出力により前記転流用パワ
ー絶縁ゲート形FETの制御電位を出力するフリップフ
ロップとからなる請求項2記載のパワー絶縁ゲート形F
ETを用いた電源回路。
3. The commutation control unit ANDs an inverter that inverts the potential of the other end of the output terminal, a coupling potential of the resistance means, and an output of the inverter AN.
The power insulated gate type F according to claim 2, comprising a D circuit and a flip-flop that outputs a control potential of the commutation power insulated gate type FET by the output of the AND circuit.
Power supply circuit using ET.
【請求項4】 前記オン期間制御回路は、前記電圧変換
用トランスの前記2次巻線の両端間に接続された抵抗及
びコンデンサの直列接続回路と、前記抵抗及び前記コン
デンサの接続点に接続された第1の端子と、第2の端子
とを備えると共にブレークオーバー電圧を有し、前記第
1の端子の電圧が前記ブレークオーバー電圧以上になる
と、オンし、前記第2の端子にトリガ電流を出力するD
IACと、前記第2の端子に接続されたゲートと、前記
一対の出力端子の前記他方に接続されたカソードと、前
記転流用パワー絶縁ゲート形FETのゲートに接続され
たアノードとを備え、前記トリガ電流をゲートに供給さ
れると、オンし、前記転流用パワー絶縁ゲート形FET
をオフさせるSCRとを有し、前記転流用パワー絶縁ゲ
ート形FETのオン期間が前記抵抗及びコンデンサの直
列接続回路の時定数によって決定されることを特徴とす
る請求項1に記載のパワー絶縁ゲート形FETを用いた
電源回路。
4. The on-period control circuit is connected to a series connection circuit of a resistor and a capacitor connected between both ends of the secondary winding of the voltage conversion transformer, and a connection point of the resistor and the capacitor. A first terminal and a second terminal, and has a breakover voltage. When the voltage at the first terminal becomes equal to or higher than the breakover voltage, the device is turned on and a trigger current is supplied to the second terminal. D to output
An IAC, a gate connected to the second terminal, a cathode connected to the other of the pair of output terminals, and an anode connected to the gate of the commutation power insulated gate FET. When a trigger current is supplied to the gate, it turns on and the power insulated gate FET for commutation
The power insulated gate according to claim 1, wherein the power insulated gate FET for commutation has an ON period determined by a time constant of a series connection circuit of the resistor and the capacitor. Type power circuit using FET.
JP15565896A 1996-02-28 1996-06-17 Power supply circuit using power insulated gate type FET Expired - Fee Related JP2882472B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15565896A JP2882472B2 (en) 1996-02-28 1996-06-17 Power supply circuit using power insulated gate type FET

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-41395 1996-02-28
JP4139596 1996-02-28
JP15565896A JP2882472B2 (en) 1996-02-28 1996-06-17 Power supply circuit using power insulated gate type FET

Publications (2)

Publication Number Publication Date
JPH09294370A true JPH09294370A (en) 1997-11-11
JP2882472B2 JP2882472B2 (en) 1999-04-12

Family

ID=26381000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15565896A Expired - Fee Related JP2882472B2 (en) 1996-02-28 1996-06-17 Power supply circuit using power insulated gate type FET

Country Status (1)

Country Link
JP (1) JP2882472B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11196571A (en) * 1997-12-26 1999-07-21 Toshiba Corp Switching power supply
WO2014049754A1 (en) * 2012-09-26 2014-04-03 富士通株式会社 Voltage conversion apparatus and synchronous rectifier circuit
US10741546B2 (en) 2018-06-29 2020-08-11 Fuji Electric Co., Ltd. Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11196571A (en) * 1997-12-26 1999-07-21 Toshiba Corp Switching power supply
WO2014049754A1 (en) * 2012-09-26 2014-04-03 富士通株式会社 Voltage conversion apparatus and synchronous rectifier circuit
US10741546B2 (en) 2018-06-29 2020-08-11 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP2882472B2 (en) 1999-04-12

Similar Documents

Publication Publication Date Title
CA2389298C (en) Externally-driven scheme for synchronous rectification
US7602154B2 (en) Phase compensation driving scheme for synchronous rectifiers
JPH10164837A (en) Power supply
JP4360326B2 (en) Resonant switching power supply
US5631810A (en) Control of switching devices in synchronized-rectification system
JPH0357713B2 (en)
JP2990133B2 (en) Switching power supply circuit
US7400519B2 (en) Switching power supply
JP3097886B2 (en) Step-up chopper type switching power supply
JP3341825B2 (en) Synchronous rectification type DC-DC converter
JP3041842B2 (en) Resonant switching power supply
JP2882472B2 (en) Power supply circuit using power insulated gate type FET
JPH10136646A (en) Synchronous rectifier
JPH0993917A (en) Synchronous rectifier circuit
JP3061093B2 (en) Step-down chopper type switching power supply
JP2918006B2 (en) Boost type active filter circuit
JP2001037214A (en) Power source circuit
JP3694292B2 (en) Synchronous rectification type DC-DC converter
JP2000050625A (en) Switching power supply circuit
JP2003079140A (en) Synchronous rectification type switching power supply
JP3374836B2 (en) Power supply
JP3169873B2 (en) Power supply
JP3448130B2 (en) Synchronous rectification circuit
JP2002119058A (en) Multiple-output, synchronous-rectification, switching power supply
JP3179961B2 (en) Synchronous rectification circuit and switching power supply circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990106

LAPS Cancellation because of no payment of annual fees