JPH09298425A - 増幅器の位相補償方法、及び、増幅器 - Google Patents

Abstract

(57)【要約】 【課題】チップ面積の増大を防ぐことができる増幅器を
提供する。 【解決手段】出力段となる後段の増幅部３を抵抗Ｒc2を
挿入したトランジスタＱ６，Ｑ７よりなるカレントミラ
ー回路とし、負荷電流が小さいときの後段の電流増幅率
を下げ、負荷容量ＣＬを前段に伝え、位相補償を行うよ
うにした。また、負荷電流の大きいときの後段の電流増
幅率は、ほぼ従来の増幅器５１と同じに保たれる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は増幅器の位相補償方
法、及び、増幅器に係り、詳しくは大きな容量性負荷を
駆動することができる増幅器の発振を抑えるための位相
補償方法に関するものである。

【０００２】

【従来の技術】図４は、従来の増幅器５１の回路図であ
る。増幅器５１は、電圧増幅部として動作する入力段と
なる前段の増幅部５２と、電流増幅部として動作する出
力段となる後段の増幅部５３とから構成されている。

【０００３】前段の増幅部５２は、ＮＰＮトランジスタ
Ｑ１，Ｑ２、ＰＮＰトランジスタＱ３，Ｑ４、及び、電
流源５４を備えている。トランジスタＱ１のベースには
入力信号ＩＮ１が入力され、トランジスタＱ２のベース
には入力信号ＩＮ２が入力される。

【０００４】両トランジスタＱ１，Ｑ２のコレクタはト
ランジスタＱ３，Ｑ４のコレクタにそれぞれ接続され、
トランジスタＱ３，Ｑ４のエミッタは電源Ｖccに接続さ
れている。両トランジスタＱ３，Ｑ４のベースは互いに
接続されるとともにトランジスタＱ３のエミッタに接続
されてカレントミラーを構成している。トランジスタＱ
１，Ｑ２のエミッタは共通接続され、電流源５４を介し
てグランドＧＮＤに接続されている。

【０００５】後段の増幅部５３は、ＮＰＮトランジスタ
Ｑ５，Ｑ６、及び、電流源５５を備えている。トランジ
スタＱ５，Ｑ６はダーリントン接続されている。即ち、
トランジスタＱ５のエミッタはトランジスタＱ６のベー
スに接続され、両トランジスタＱ５，Ｑ６のコレクタは
電源Ｖccに接続されている。トランジスタＱ５のベース
には前段の増幅器５１からの信号が入力され、トランジ
スタＱ６のエミッタは、電流源５５を介してグランドＧ
ＮＤに接続されている。

【０００６】また、トランジスタＱ６のエミッタには、
負荷５６が接続されている。尚、負荷５６は、等価的に
負荷電流としての電流源５７と、容量性負荷、例えば３
端子レギュレータ等の負荷容量としてのコンデンサＣL
とを並列に接続して表している。

【０００７】前段の増幅部５２は、差動増幅段Ｑ１，Ｑ
２とカレントミラーを構成するトランジスタＱ３，Ｑ４
によって入力信号ＩＮ１，ＩＮ２の電圧差を増幅し、後
段の増幅部５３に出力する。後段の増幅部５３は、前段
の増幅部５２から入力された電圧に応じた電流をトラン
ジスタＱ６を介して流し、負荷５６を駆動するようにな
っている。

【０００８】ところで、増幅器５１の特性は、前段の増
幅部５２の特性と後段の増幅部５３の特性とを加算して
得られる。一般的には、増幅段１段毎に位相が９０°遅
れるので、２段の増幅器５１では、１８０°遅れる。更
に、各トランジスタＱ１〜Ｑ６による遅れや配線容量等
によって位相が遅れるので、入力信号の高周波側におい
て、１８０°以上位相が遅れる場合がある。そして、図
５に示すように、位相が０°になった時に増幅器５１の
ゲインが「１」より大きい場合、増幅器５１は、不安定
となり発振する。

【０００９】そのため、トランジスタＱ１，Ｑ２のコレ
クタ間には、直列接続した抵抗Ｒc1及びコンデンサＣｃ
が挿入接続されている。低周波側では、コンデンサＣｃ
が接続されているので、トランジスタＱ１，Ｑ２のコレ
クタ間は、分離された状態と同じとなり、入っていない
状態と同じとなる。

【００１０】高周波側では、コンデンサＣｃの両端はシ
ョートされた状態となり、抵抗Ｒc1が前段の増幅部５２
の負荷抵抗となる。そして、前段の増幅部５２のゲイン
は、負荷抵抗となる抵抗Ｒc1の値と、トランジスタＱ
１，Ｑ２に流れる電流との関数となる。即ち、抵抗Ｒc1
の値を大きくして高周波側のゲインを下げることで位相
を補償し、図６に示すように、増幅器５１のゲインが
「１」になったときの位相の遅れを１８０°以上になら
ないようにすることで、発振を抑えるようになってい
る。

【００１１】

【発明が解決しようとする課題】ところで、負荷電流が
少ない場合、後段の増幅部５３の位相の遅れ始める点
が、周波数の低い方へと移動するので、高周波側で発振
し易くなる。そのため、位相補償のために接続される抵
抗Ｒc1及びコンデンサＣｃは、高周波領域での発振を防
ぐために、それぞれ値の大きな（例えば、抵抗Ｒc1は３
００ｋΩ、コンデンサＣｃは５０ｐＦ）ものが必要とな
る。大きな値の抵抗Ｒc1及びコンデンサＣｃは、それぞ
れ占有面積も大きい。例えば、１個のトランジスタを形
成するのに必要な面積でコンデンサを形成した場合、そ
のコンデンサの容量は５ｐＦ程度となる。従って、５０
ｐＦのコンデンサＣｃを形成するためには、約１０個分
のトランジスタの面積を要する。そのため、位相補償の
ための抵抗Ｒc1及びコンデンサＣｃは、増幅器５１のチ
ップ面積の増大を招くという問題があった。

【００１２】本発明の目的はチップ面積の増大を防ぐこ
とができる増幅器の位相補償方法、及び、増幅器を提供
することにある。

【００１３】

【課題を解決するための手段】上記問題点を解決するた
めに請求項１に記載の発明は、複数の電流増幅段又は電
圧増幅段を持つとともに、出力段に電流増幅部を備え、
容量性負荷を駆動する増幅器の位相補償方法であって、
前記負荷に流れる電流が少ないときに該負荷の容量によ
る影響を前段に伝達し、その前段側で位相を遅らせるよ
うにしたことを要旨とする。

【００１４】請求項２に記載の発明は、複数の電流増幅
段又は電圧増幅段を持つとともに、出力段に電流増幅部
を備え、容量性負荷を駆動する増幅器において、前記出
力段には，抵抗を挿入接続したカレントミラーを備え、
負荷に流れる電流が少ないときに該負荷の容量による影
響を前段に伝達し、その前段側で位相を遅らせるように
したことを要旨とする。

【００１５】請求項３に記載の発明は、複数の電流増幅
段又は電圧増幅段を持つとともに、出力段に電流増幅部
を備え、容量性負荷を駆動する増幅器において、直列接
続したダイオードと抵抗を、前記出力段を構成するトラ
ンジスタのベースに接続し、負荷に流れる電流が少ない
ときに該負荷の容量による影響を前段に伝達し、その前
段側で位相を遅らせるようにしたことを要旨とする。

【００１６】請求項４に記載の発明は、請求項３に記載
の増幅器において、前記ダイオードは、ダイオード接続
されたＮＰＮトランジスタである。従って、請求項１に
記載の発明によれば、大きな容量性負荷に流れる電流が
少ないときには、該負荷の容量による影響が前段に伝達
され、その前段側で位相が遅らせられる。

【００１７】請求項２に記載の発明によれば、出力段に
は，抵抗を挿入接続したカレントミラーが備えられ、大
きな容量性負荷に流れる電流が少ないときに該負荷の容
量による影響が前段に伝達され、その前段側で位相が遅
らせられる。

【００１８】請求項３に記載の発明によれば、出力段を
構成するトランジスタのベースには、直列接続されたダ
イオードと抵抗が接続され、負荷に流れる電流が少ない
ときに該負荷の容量による影響が前段に伝達され、その
前段側で位相が遅らせられる。

【００１９】請求項４に記載の発明によれば、ダイオー
ドは、ダイオード接続されたＮＰＮトランジスタにより
構成される。

【００２０】

【発明の実施の形態】以下、本発明を具体化した一実施
の形態を図１及び図２に従って説明する。尚、本実施の
形態において、従来の技術と同様の部材については同一
の符号を付してその詳細な説明を省略する。

【００２１】図１に示すように、増幅器１は、入力段と
なる前段の増幅部２と、出力段となる後段の増幅部３と
から構成されている。前段の増幅部２は、ＮＰＮトラン
ジスタＱ１，Ｑ２、ＰＮＰトランジスタＱ３，Ｑ４、及
び、電流源５４を備えている。トランジスタＱ１のベー
スには入力信号ＩＮ１が入力され、トランジスタＱ２の
ベースには入力信号ＩＮ２が入力される。

【００２２】両トランジスタＱ１，Ｑ２のコレクタはト
ランジスタＱ３，Ｑ４のコレクタにそれぞれ接続され、
トランジスタＱ３，Ｑ４のエミッタは電源Ｖccに接続さ
れている。両トランジスタＱ３，Ｑ４のベースは互いに
接続されるとともにトランジスタＱ３のエミッタに接続
されてカレントミラーを構成している。トランジスタＱ
１，Ｑ２のエミッタは共通接続され、電流源５４を介し
てグランドＧＮＤに接続されている。

【００２３】後段の増幅器１は、ＮＰＮトランジスタＱ
５，Ｑ６及び電流源５５と、ＮＰＮトランジスタＱ７と
抵抗Ｒc2とから構成されている。トランジスタＱ７のコ
レクタは、ＮＰＮトランジスタＱ５のエミッタに接続さ
れ、トランジスタＱ７のベースはＮＰＮトランジスタＱ
６のベースに接続されている。また、トランジスタＱ７
のベースはコレクタに接続されている。従って、トラン
ジスタＱ７は、トランジスタＱ６と共同してカレントミ
ラー回路を構成している。そして、トランジスタＱ７と
トランジスタＱ６は、それぞれに流れる電流が１：ｋと
なるようにそれらの形状が形成されている。

【００２４】トランジスタＱ７のエミッタは抵抗Ｒc2の
一端に接続され、抵抗Ｒc2の他端はトランジスタＱ６の
エミッタに接続されて、カレントミラー回路に抵抗Ｒc2
を挿入接続した形となっている。抵抗Ｒc2の値は、本実
施の形態では、例えば１０ｋΩに設定されている。

【００２５】即ち、トランジスタＱ７はそのコレクタと
ベースが互いに接続されたダイオード接続されているこ
とから、トランジスタＱ６のベース−エミッタ間に、ダ
イオード接続されたトランジスタＱ７よりなる定電流素
子と抵抗Ｒc2とを直列に接続したということができる。

【００２６】次に、上記のように構成された増幅器１の
作用を説明する。前段の増幅部２は、カレントミラーを
構成するトランジスタＱ１〜Ｑ４によって入力信号ＩＮ
１，ＩＮ２の電圧差を増幅し、後段の増幅部３に出力す
る。後段の増幅部３は、前段の増幅部２から入力された
電圧に応じた電流をトランジスタＱ６を介して流し、負
荷５６を駆動する。

【００２７】負荷５６に流れる電流ＩL が少ない場合、
抵抗Ｒc2の両端には電圧が発生しないので、トランジス
タＱ７，Ｑ６に流れる電流の比は、両トランジスタＱ
６，Ｑ７の大きさに比例して１：ｋとなり、後段の増幅
部３の電流増幅率は１：ｋになる。

【００２８】このとき、前段から見たときの容量は、１
／β5 ・１／ｋ・ＣＬ（β5 はトランジスタＱ５の電流
増幅率）となる。従って、後段の増幅部３の電流増幅率
は低くなり、負荷となる容量ＣL は、前段に伝えられ、
等価的には、前段の増幅部２の負荷となる。

【００２９】即ち、負荷５６に流れる電流ＩL が少ない
場合、増幅器１は、後段の増幅部３の増幅率は、前段の
増幅部２の増幅率に比べて小さくなり、ほぼ１段の増幅
器として動作することになるので、２段目となる後段の
増幅器の位相遅れの影響をほぼ無くすことができる。そ
の結果、図２に示すように、増幅器１の増幅率が「１」
になったときに位相は１８０°以上遅れないので、発振
を抑えることができる。

【００３０】負荷に流れる電流ＩL が大きい場合、抵抗
Ｒc2の両端に電圧が発生してトランジスタＱ７のエミッ
タの電位が上昇するので、トランジスタＱ７のベース−
エミッタ間電圧がトランジスタＱ６のベース−エミッタ
間電圧よりも小さくなる。その結果、トランジスタＱ６
に対してトランジスタＱ７に流れる電流の比が１：ｋか
ら１：２ｋ・・・となって減少し、最終的には、トラン
ジスタＱ７には抵抗Ｒc2により決定される電流以上に流
れなくなり、トランジスタＱ６の電流増幅率β6 を限界
とした電流比１：β6 となる。

【００３１】従って、負荷に流れる電流ＩL が大きい場
合、後段の増幅部３の増幅率は、トランジスタＱ５の電
流増幅率β5 と、トランジスタＱ６の電流増幅率β6 と
の積（＝β5 ・β6 ）となり、従来の増幅器５１と同じ
電流増幅率に保たれる。即ち、負荷に流れる電流ＩL が
大きい場合、増幅器１は、２段の増幅器として動作する
ようになる。

【００３２】そして、トランジスタＱ７は、従来の位相
補償のためのコンデンサＣｃに比べて小さく形成するこ
とができる。また、抵抗Ｒc2は、従来の位相補償のため
の抵抗Ｒc1に比べてその抵抗値が小さいので、小さく形
成することができる。従って、本実施の形態の増幅器１
は、従来の増幅器５１に比べて、チップ面積を小さくす
ることができる。

【００３３】上記したように本実施の形態においては、
以下の効果を奏する。 （１）出力段となる後段の増幅部３を抵抗Ｒc2を挿入し
たトランジスタＱ６，Ｑ７よりなるカレントミラー回路
とし、負荷電流が小さいときの後段の電流増幅率を下
げ、負荷容量ＣＬを前段に伝え、位相補償を行うように
した。また、負荷電流の大きいときの後段の電流増幅率
は、ほぼ従来の増幅器５１と同じに保たれる。その結
果、従来の位相補償のためのコンデンサＣｃを省略する
ことができるとともに、抵抗Ｒc2の値も従来の位相補償
のための抵抗Ｒc1に比べて小さくすることができるの
で、その分だけチップ面積を小さくすることができる。

【００３４】なお、本発明は上記実施の形態の他、以下
のように実施してもよい。 （１）上記実施の形態では、抵抗Ｒc2をトランジスタＱ
６，Ｑ７のエミッタ間に接続したが、図３（ａ）に示す
ように、抵抗Ｒc2をトランジスタＱ６，Ｑ７のベース間
に接続して実施してもよい。この構成によっても、上記
実施の形態と同様の効果を奏する。

【００３５】また、上記実施の形態では、ダイオード接
続したトランジスタＱ７をトランジスタＱ６のベース−
エミッタ間に接続したが、図３（ｂ）（ｃ）に示すよう
に、トランジスタＱ７をダイオードＤ１に変更して実施
してもよい。その際、抵抗Ｒc2は、ダイオードＤ１のカ
ソードとトランジスタＱ６のエミッタとの間、抵抗Ｒc2
を接続する、又は、ダイオードＤ１のアノードのトラン
ジスタＱ６のベースとの間に抵抗Ｒc2を接続しても、上
記実施の形態と同様の効果を奏する。

【００３６】（２）上記実施の形態では、前段の増幅部
２にカレントミラー回路を用いたが、前段の増幅部２の
構成を適宜変更して実施してもよい。例えば、３端子レ
ギュレータ等の定電圧回路に用いられるバンドギャップ
リファレンスを用いた構成としてもよい。即ち、上記実
施の形態の増幅器１を定電圧回路とする。この構成によ
れば、低周波側から高周波側まで発振を抑えて安定した
電圧を出力することができるとともに、そのチップ面積
の低減することが可能となる。

【００３７】（３）上記実施の形態において、ＰＮＰト
ランジスタをＮＰＮトランジスタに、ＮＰＮトランジス
タをＰＮＰトランジスタにそれぞれ代えて実施してもよ
い。また、バイポーラトランジスタをＭＯＳトランジス
タに代えて実施してもよい。

【００３８】以上、本発明の各実施の形態について説明
したが、上記各形態から把握できる請求項以外の技術思
想について、以下にそれらの効果とともに記載する。 （イ）請求項２〜４のうちのいずれか１項に記載の増幅
器において、前記増幅器は定電圧回路である。この構成
によれば、低周波側から高周波側まで発振を抑えて安定
した電圧を出力することができるとともに、そのチップ
面積の低減することが可能となる。

【００３９】

【発明の効果】以上詳述したように請求項１に記載の発
明によれば、発振を防止してチップ面積の増大を防ぐこ
とができる増幅器の位相補償方法を提供することができ
る。

【００４０】また、請求項２〜４に記載の発明によれ
ば、発振を防止してチップ面積の増大を防ぐことができ
る増幅器を提供することができる。

【図面の簡単な説明】

【図１】 一実施の形態の増幅器を示す回路図。

【図２】 一実施の形態の増幅器の動作を示す波形図。

【図３】 （ａ）（ｂ）（ｃ）は別の後段の増幅部を示
す回路図。

【図４】 従来の増幅器を示す回路図。

【図５】 従来の位相補償をしない場合の増幅器の波形
図。

【図６】 従来の位相補償をした場合の増幅器の波形
図。

【符号の説明】

１…増幅器、、３…出力段となる後段の増幅部、５６…
負荷、５７…負荷電流としての電流源、ＣL …負荷容量
としてのコンデンサ、Ｑ６，Ｑ７…ＮＰＮトランジス
タ、Ｒc2…抵抗

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の電流増幅段又は電圧増幅段を持つ
   とともに、出力段に電流増幅部を備え、容量性負荷を駆
   動する増幅器の位相補償方法であって、 前記負荷に流れる電流が少ないときに該負荷の容量によ
   る影響を前段に伝達し、その前段側で位相を遅らせるよ
   うにした増幅器の位相補償方法。
2. 【請求項２】 複数の電流増幅段又は電圧増幅段を持つ
   とともに、出力段に電流増幅部を備え、容量性負荷を駆
   動する増幅器において、 前記出力段には，抵抗を挿入接続したカレントミラーを
   備え、負荷に流れる電流が少ないときに該負荷の容量に
   よる影響を前段に伝達し、その前段側で位相を遅らせる
   ようにした増幅器。
3. 【請求項３】 複数の電流増幅段又は電圧増幅段を持つ
   とともに、出力段に電流増幅部を備え、容量性負荷を駆
   動する増幅器において、 直列接続したダイオードと抵抗を、前記出力段を構成す
   るトランジスタのベースに接続し、負荷に流れる電流が
   少ないときに該負荷の容量による影響を前段に伝達し、
   その前段側で位相を遅らせるようにした増幅器。
4. 【請求項４】 請求項３に記載の増幅器において、 前記ダイオードは、ダイオード接続されたＮＰＮトラン
   ジスタである増幅器。