JPH09304913A - リソグラフィ用マスクおよびその製造方法ならびにそのマスクを用いた半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 フォトリソグラフィ用マスクのパターン形状
補正を高速に行う。 【解決手段】 フォトリソグラフィ用マスクの電子線描
画装置による製造に必要な電子線描画データを、設計デ
ータ１０１に基づいて作成する際に、設計データ１０１
を、ＯＲ演算１０２により枠取りデータ１０３に変換
し、枠取りデータ１０３を幅分類１０４により図形演算
を用いて分類した幅分類データ１０６−１〜１０６−Ｎ
と、さらに枠取りデータ１０３を距離分類１０９により
図形演算を用いて分類したワーク１１１と、に対しＡＮ
Ｄ演算１１２を実行し、この実行結果に対して寸法補正
演算１１３を施して、特定の幅条件および距離条件に対
応した補正を設計データ１０１に加える。補正結果の出
力１１４−１〜１１４−ｍにＯＲ演算１１５を施して補
正された設計データ１１６とし、これに基づいて電子線
描画データを作成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路装
置およびその製造技術に関し、特に、設計ルールが０.
３５μｍ以降の半導体集積回路装置の微細加工に適用し
て有効な技術に関するものである。

【０００２】

【従来の技術】現在のＬＳＩ等半導体集積回路装置は、
多くの場合、実際のＬＳＩの５倍ないし１０倍の大きさ
のマスク（またはレチクル）を用いて、縮小投影露光装
置により光転写でウェハ上にパターンを形成するフォト
リソグラフィ技術を利用して作成される。

【０００３】このフォトリソグラフィに用いられるマス
クは、昭和５９年１１月３０日、株式会社オーム社発
行、「ＬＳＩハンドブック」、ｐ２６０に記載のとお
り、半導体集積回路装置として実現する機能を設計する
機能設計とそれに基づく論理設計の設計データ、および
デバイス設計に基づく回路設計データに基づき、レイア
ウト設計を行い、アートワーク処理を通してパターンジ
ェネレータ用あるいは電子ビーム描画用データを生成
し、この描画データに基づいて作成されるものである。

【０００４】また、アートワーク処理は、同文献、ｐ２
１０〜ｐ２１７に記載のとおり、レイアウト設計の結果
に異常がないか否かを検証するものであり、デザインル
ールチェック、論理接続チェック（ショートエラー、オ
ープンエラー、素子欠落の検証）および論理機能チェッ
ク等を行うものである。これら検証の手法の一例とし
て、図形論理演算の手法をあげることができる。

【０００５】

【発明が解決しようとする課題】しかしながら、近年の
ＬＳＩの高集積化、大規模化に伴う素子サイズの縮小の
結果、リソグラフィ工程における露光光の干渉の問題が
生ずるようになる。すなわち、パターンの幅またはパタ
ーン間の距離が小さくなると、その領域における露光光
の干渉が生じ、本来露光されるべきところではない部分
が露光され、露光パターンに偏りが生じてしまう。その
結果、パターンの距離が短い部分等干渉の生じる領域に
おいては露光パターンが太り、そうでない部分は、露光
パターンが細るという、パターン間隔に応じたパターン
寸法の偏りが生じてしまう。

【０００６】このような露光パターンの偏りは、パター
ン精度の低下を招き、ひいては歩留まりの低下を発生さ
せる。

【０００７】このため、露光光の干渉の効果による露光
パターンの偏りをＬＳＩの設計段階で予測し、あらかじ
めパターン幅およびパターン間隔に応じた設計パターン
の補正が必要となる。つまり、パターンが太る部分は、
あらかじめ細めに、また、パターンが細る部分はあらか
じめ太めにする必要がある。

【０００８】この補正の方法として、人手によるパター
ン形状の補正を行う方法が考えられるが、ＬＳＩの大規
模化に伴うＬＳＩ内のパターン数が増大した現状におい
ては、人手で全パターンの形状補正を行うことは、ほと
んど不可能である。

【０００９】本発明の目的は、高速にかつ正確にパター
ンの形状補正を行うことにある。

【００１０】本発明の他の目的は、高速にかつ正確にパ
ターンの形状補正されたリソグラフィ用マスクを提供す
ることにある。

【００１１】本発明のさらに他の目的は、前記リソグラ
フィ用マスクを用いた半導体集積回路装置の製造技術を
提供することにある。

【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１３】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【００１４】（１）本発明のリソグラフィ用マスクの製
造方法は、図形要素の組合せによりマスクパターンが構
成されるリソグラフィ用マスクの製造方法であって、
（ａ）ＬＳＩの機能および回路の設計データに基づいて
レイアウト設計を行い、レイアウトパターンデータの集
合である第１の設計データを生成する工程、（ｂ）第１
の設計データに含まれるレイアウトパターンの幅、およ
びレイアウトパターンに隣接するレイアウトパターンと
の距離、に固有の補正値をレイアウトパターンの形状に
付加することによってレイアウトパターンデータを補正
し、補正されたレイアウトパターンデータの集合である
第２の設計データを生成する工程、（ｃ）第２の設計デ
ータに基づいて描画データを生成し、マスク描画を行
い、マスクパターンを形成する工程、を含むものであ
る。

【００１５】このようなリソグラフィ用マスクの製造方
法によれば、レイアウトパターンデータの集合である第
１の設計データに含まれるレイアウトパターンの幅、お
よびレイアウトパターンに隣接するレイアウトパターン
との距離に固有の補正値を、レイアウトパターンの形状
に付加することによってレイアウトパターンデータを補
正するため、パターン形状に応じた補正を行うことがで
きる。

【００１６】また、このような製造方法により製造され
たリソグラフィ用マスクは、そのパターンの形状に応じ
た補正が施されているため、このマスクを用いて製造さ
れた半導体集積回路装置の加工精度を高くすることがで
き、半導体集積回路装置の不良の低減および歩留まりの
向上を図ることができる。

【００１７】（２）本発明のリソグラフィ用マスクの製
造方法は、前記（１）記載のリソグラフィ用マスクの製
造方法であって、レイアウトパターンデータの補正は、
レイアウトパターンを幅および距離に応じて図形演算に
より分類し、この分類に固有の補正値をレイアウトパタ
ーンの形状に付加するものである。

【００１８】このようなリソグラフィ用マスクの製造方
法によれば、レイアウトパターンデータの補正は、レイ
アウトパターンの幅および距離に応じて図形演算により
分類したのち、この分類に固有の補正値をレイアウトパ
ターンの形状に付加するため、前記（１）に記載の効果
に加えて、補正作業を自動化し、迅速かつ正確に補正を
実行することができる。すなわち、アートワーク処理に
おいて使用される図形演算を、前記補正作業にも利用す
るものであり、従来の設計環境資源を有効に活用できる
ものでもある。この結果、プログラミング作業等を除
き、従来の設計手法を変更することなく実行することが
できるため、簡易にかつ低コストで本発明を実施するこ
とができ、設計作業を合理化して、設計期間を短縮する
ことができる。また、膨大なレイアウトパターンデータ
のすべてについて補正することが可能となり、人手では
不可能な補正作業を実行することができる。さらに、従
来の設計データ構造を変更する必要も無いので、従来の
設計作業との整合性も高く、従来の設計データ資源を活
用することも可能である。

【００１９】（３）本発明のリソグラフィ用マスクの製
造方法は、前記（１）または（２）記載のリソグラフィ
用マスクの製造方法であって、（ｂ）の第２の設計デー
タを生成する工程は、（ｄ）第１の設計データに、図形
演算によるＯＲ演算を施すことにより枠取りデータを生
成する工程、（ｅ）枠取りデータから、方形の図形要素
を抽出する工程、（ｆ）図形要素を、その幅および図形
要素に隣接する図形要素との距離に応じて図形演算によ
り分類し、幅分類データおよび距離分類データを生成す
る工程、（ｇ）幅分類データおよび距離分類データに属
する図形要素のうち、幅条件および距離条件に合致する
図形データに、幅条件および距離条件に固有の補正値を
付加する補正演算を施して、図形要素を補正する工程、
（ｈ）補正された図形要素に図形演算によるＯＲ演算を
施し、補正されたレイアウトパターンデータの集合であ
る第２の設計データを生成する工程、を含むものであ
る。

【００２０】このようなリソグラフィ用マスクの製造方
法によれば、図形演算によるＯＲ演算を施すことにより
枠取りデータを生成するため、その後のデータの分類を
実行する際の対象データを少なくすることができ、演算
速度の向上を図ることができる。

【００２１】また、本発明のリソグラフィ用マスクの製
造方法によれば、枠取りデータから方形の図形要素を抽
出するため、以後のデータの分類および補正計算の対象
を図形要素とすることができる。レイアウトパターンの
形状は、一般に正方形または長方形等の方形に限られ
ず、これら方形の任意の組合せにより形成される複雑な
形状を有するものである。このような複雑な形状を有す
るレイアウトパターン同士が近接している場合には、ど
の領域において干渉を生ずるかは一概には決定できな
い。そこで、本発明では、レイアウトパターンを方形の
図形要素に分解し、この図形要素の幅および図形要素間
の距離により画一的に干渉の効果を擬制し、この効果を
補償するように補正を加えるものである。すなわち、本
発明においては、図形要素を、補正計算の基礎となる基
本的な形状とするものである。

【００２２】また、本発明のリソグラフィ用マスクの製
造方法によれば、図形要素をその幅および図形要素に隣
接する図形要素との距離に応じて図形演算により分類
し、幅分類データおよび距離分類データを生成し、幅条
件および距離条件に合致する図形要素に、幅条件および
距離条件に固有の補正値を付加する補正演算を施すた
め、レイアウトパターンが決定されれば一意的に分類さ
れ、補正演算を実行することができる。また、図形要素
の幅および図形要素間の特定の関数関係として補正値を
演算するのではなく、前記幅および前記距離により分類
する方式を採用するため、演算速度を向上することがで
き、また、分類幅を任意に決定することができるため、
実験による検討結果を反映することができ、経験による
知見を生かすことができる。さらに、図形演算を用いる
ため、従来の設計作業との整合性を担保すると同時に、
演算速度の向上を図ることが可能である。

【００２３】なお、前記幅条件および距離条件と補正値
とは、実験検討により決定されるものであり、採用する
プロセス、たとえばレジスト材料、レジスト膜厚、エッ
チングプロセス、エッチング条件、エッチャント等によ
り変化するものである。設計作業の前に、採用するプロ
セスに応じた最適の値をあらかじめ試験検討により明ら
かにしておく必要のあるものである。

【００２４】また、幅分類および距離分類は、独立に実
行しても構わないが、幅分類あるいは距離分類のいずれ
か一方をまず行い、その分類に属する図形要素について
他方の分類を実行してもよい。その場合、分類対象とな
る図形要素の数を少なくすることができるため、計算速
度の向上を図ることができる。

【００２５】さらに、本発明のリソグラフィ用マスクの
製造方法によれば、補正された図形要素に図形演算によ
るＯＲ演算を施すため、次工程の描画データとの整合性
を良くすることができる。すなわち、従来の設計作業工
程を変更することなく本発明を実施することができる。

【００２６】（４）本発明のリソグラフィ用マスクは、
図形要素の組合せによりマスクパターンが構成されるリ
ソグラフィ用マスクであって、図形要素は、その図形要
素の幅により分類された幅分類および図形要素に隣接す
る図形要素との距離により分類された距離分類により分
類され、幅分類および距離分類の同一の分類に属する図
形要素は、同一の補正値によりその形状が補正されてい
るものである。

【００２７】このようなリソグラフィ用マスクによれ
ば、マスクパターンを構成する図形要素の幅および隣接
する図形要素との距離により分類され、その幅分類およ
び距離分類の同一の分類に属する図形要素は、同一の補
正値によりその形状が補正されているため、マスクパタ
ーンの幅、およびマスクパターン間の距離に応じたマス
クパターンの形状補正を施すことができる。このような
マスクを用いることにより、半導体集積回路装置の加工
精度が向上し、信頼性の向上と歩留まりの向上を図るこ
とが可能となる。

【００２８】また、分類に応じて同一の補正値を適用す
るため、マスク設計作業における補正作業を簡略化する
ことができる。

【００２９】（５）本発明のリソグラフィ用マスクは、
前記（４）記載のリソグラフィ用マスクであって、補正
は、図形要素の幅が狭いほど、または図形要素の間の距
離が短いほど、図形要素の面積を小さくするものであ
る。

【００３０】このようなリソグラフィ用マスクによれ
ば、補正を、図形要素の幅が狭いほど、図形要素の間の
距離が短いほど、図形要素の面積を小さくするように行
うため、露光光の干渉の生じやすい部分について、その
干渉光を補償するように補正することができる。これに
より、このようなマスクを用いて製造した半導体集積回
路装置の加工精度を向上し、信頼性および歩留まりの向
上を図ることができる。

【００３１】（６）本発明の半導体集積回路装置の製造
方法は、半導体基板の主面に形成されたフォトレジスト
にリソグラフィ用マスクのマスクパターンによって整形
された光を照射することによってフォトレジストをパタ
ーニングし、パターニングにより形成されたレジストパ
ターンに沿って薄膜をエッチングすることにより半導体
基板の主面に形成される半導体集積回路の構成部材を形
成するフォトリソグラフィ工程を有する半導体集積回路
装置の製造方法であって、リソグラフィ用マスクとし
て、レジストパターンの幅およびレジストパターンに隣
接するレジストパターンとの距離についてレジストパタ
ーンを分類し、前記幅が狭いほど、または前記距離が短
いほど、レジストパターンに相当するマスクパターンの
面積を小さくせしめたリソグラフィ用マスクを用いるこ
とを特徴とするものである。

【００３２】このような半導体集積回路装置の製造方法
によれば、レジストパターンの幅が狭いほど、またはレ
ジストパターンに隣接するレジストパターンとの距離が
短いほど、その領域に相当するマスクパターンの面積を
小さくせしめたリソグラフィ用マスクを用いるため、光
の干渉の効果を補償し、半導体集積回路装置の加工精度
を向上することが可能である。その結果、半導体集積回
路装置の信頼性と歩留まりの向上を図ることが可能とな
る。

【００３３】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。

【００３４】図１は、本発明の一実施の形態である半導
体集積回路装置の製造方法の一例についてその設計デー
タから電子線描画データの作成に至るまでを示した概念
図であり、図２は、本発明の一実施の形態である半導体
集積回路装置の製造方法の一例を示したフローチャート
である。

【００３５】まず、図２のフローチャートに従って、本
実施の形態の半導体集積回路装置の製造方法を説明す
る。

【００３６】まず、ＬＳＩの機能および回路の設計デー
タに基づいてレイアウト設計を行い、レイアウトパター
ンデータの集合である第１の設計データを生成する（ス
テップ２０１）。

【００３７】ステップ２０１で生成される設計データ
は、一枚のマスクについての個々のレイアウトパターン
の集合であり、レイアウトパターン同士は、重なりや接
合を生じているものである。個々のレイアウトパターン
は、たとえば、半導体集積回路装置におけるゲート電
極、拡散領域窓等の機能要素を構成するものである。こ
れらレイアウトパターンの生成については、従来のレイ
アウト設計技術と何ら変わるところがないので詳細な説
明は省略する。

【００３８】次に、前記第１の設計データに対して、図
形演算プログラムを実行し（ステップ２０２）、第２の
設計データを生成する（ステップ２０３）。

【００３９】ステップ２０３においては、補正されたレ
イアウトパターンの集合である第２の設計データを生成
するために、前記レイアウトパターンの補正を実行する
ものであるが、詳細は後に説明する。

【００４０】次に、第２の設計データに基づいて電子線
描画データを作成し（ステップ２０４）、図形描画デー
タとして記憶する（ステップ２０５）。

【００４１】第２の設計データに含まれているレイアウ
トパターンは、図形データとして記憶されているもので
あるため、これをステップ２０４において、電子線描画
装置で取り扱うことのできる電子線描画データに変換す
るものである。

【００４２】次に、前記電子線描画データに基づいて、
電子線描画装置を作動させ（ステップ２０５）、被加工
物であるリソグラフィ用マスクを製造する（ステップ２
０６）。

【００４３】ステップ２０６で製造されるリソグラフィ
用マスクは、補正された前記レイアウトパターンに対応
したマスクパターンを有するものでる。ステップ２０５
での加工精度は一般に高いため、マスクパターン形成時
のパターン形状の偏りはさほど大きくはないと考えられ
る。しかし、ステップ２０２におけるレイアウトパター
ン形状の補正は、ステップ２０５でのパターン形状の偏
りをも含んで補正することもできる。電子線描画装置お
よび、それに用いられるレジスト等のリソグラフィ技術
は、公知の技術を用いることができるため、詳細な説明
は省略する。

【００４４】次に、ステップ２０６で作成したマスクを
縮小投影露光装置にセットし、ウェハ上に形成したフォ
トレジストに露光して（ステップ２０７）、ウェハ上の
半導体集積回路装置を構成するゲート電極等の構成部材
を形成する（ステップ２０８）。

【００４５】ステップ２０７において、マスクパターン
が近接している場合、あるいは、マスクパターンの幅が
狭い場合には、露光光の干渉により、レジストに照射さ
れる光のパターンが太る現象が見られるが、本実施の形
態のリソグラフィ用マスクにおいては、そのマスクパタ
ーンにあらかじめ光の干渉効果を補償する補正が加えら
れているため、レジストに照射される光のパターンは、
干渉効果を含めて、設計通りに加工されるよう最適化さ
れたものである。

【００４６】このため、本実施の形態の半導体集積回路
装置の製造方法により製造された半導体集積回路装置
は、精度良く加工されているため、信頼性が高く、ま
た、歩留まりも高くすることができるものである。

【００４７】次に、ステップ２０２における図形演算に
よるレイアウトパターンの補正処理について図１に従っ
て説明する。

【００４８】設計データ１０１は、図２におけるステッ
プ２０１で生成された第１の設計データである。上記の
とおり、設計データ１０１には個々のレイアウトパター
ンに対応するレイアウトパターンデータが収められてい
る。

【００４９】次に、設計データ１０１に対してＯＲ演算
１０２を施し、枠取りデータ１０３を生成する。

【００５０】設計データ１０１に含まれるレイアウトパ
ターンは、その各々に重なり等を有しているため、ＯＲ
演算１０２を施すことによって、その重なり部分を除去
することができる。

【００５１】次に、枠取りデータ１０３に対して幅分類
１０４を実行する。

【００５２】幅分類１０４は、枠取りデータ１０３に含
まれる図形要素が、幅条件に適合するか否かを幅チェッ
ク演算１０５により検証し、適合する場合には、その図
形要素を第１番目の幅分類データ１０６−１に割り付
け、同時に、適合した図形要素を枠取りデータ１０３か
ら取り除く削除演算１０７を実行するものである。

【００５３】削除演算１０７が実行された後の枠取りデ
ータは、次の幅分類の入力１０８として記憶され、第２
回目の幅チェック演算１０５が実行される。第２回目の
幅チェック演算１０５の幅条件は、第１回目の幅条件と
は異なる第２回目に固有の幅条件であることはいうまで
もない。また、第２回目の幅条件に適合した図形要素
が、第２番目の幅分類データ１０６−２に割り付けら
れ、その図形要素が削除演算１０７により削除されるの
は、第１回目の演算と同様である。

【００５４】幅分類１０４は、上記の幅チェック演算１
０５および削除演算１０７を、幅分類数であるＮ回繰り
返し、第１番目の幅分類データ１０６−１から第Ｎ番目
の幅分類データ１０６−ｎまで作成して終了する。

【００５５】なお、幅分類１０４における幅条件および
幅分類数は、設計者が実際のリソグラフィ工程における
光の干渉効果を考慮して決定する。具体的な値として
は、幅条件の下限を0.０５μｍ〜0.２μｍの範囲、上限
を２μｍ〜１０μｍの範囲とし、幅分類のステップを0.
０５μｍ〜0.２μｍの範囲とすることができる。幅分類
数は、幅条件の上限および下限と幅分類のステップを決
定すれば一義的に決定される。

【００５６】また、上記幅チェック演算１０５は、レイ
アウトパターン毎に行うわけではなく、レイアウトパタ
ーンに含まれる図形要素毎に行うものである。従って、
レイアウトパターンに複数の図形要素が含まれ、その一
部の図形要素のみが幅条件に適合する場合には、そのレ
イアウトパターンの一部の図形要素のみが削除演算１０
７により削除されることとなる。結局レイアウトパター
ンは、図形要素に分解されて幅分類データ１０６−１〜
１０６−ｎの何れかに割り付けられることとなる。

【００５７】以上、上記のように、幅分類１０４により
レイアウトパターンが、設計者が指定した幅毎に分類さ
れることとなる。

【００５８】次に、距離分類１０９を実行する。

【００５９】距離分類１０９は、枠取りデータ１０３に
含まれる図形要素が、距離条件に適合するか否かを距離
チェック演算１１０により検証し、適合する場合には、
その図形要素をワーク１１１に抽出することにより実行
する。

【００６０】ワーク１１１に抽出された図形要素と前記
幅分類データ１０６−１に含まれる図形要素に対しＡＮ
Ｄ演算１１２が実行され、ＡＮＤ演算１１２の実行結果
の図形要素に対して寸法補正演算１１３が実行される。
すなわち、幅分類データ１０６−１に対応する幅条件
と、前記距離条件の双方を満たした図形要素を抽出し、
この図形要素に対して寸法補正を加えるものである。寸
法補正演算１１３において実行される補正は幅条件およ
び距離条件に固有の補正値をその図形要素に加えるもの
であり、図形要素の幅が狭いほど、あるいは図形要素間
の距離が短いほど図形要素の面積を小さくする方向に補
正することができる。具体的な数値は後述する。寸法補
正演算１１３の実行結果は出力１１４−１として記憶さ
れる。

【００６１】ワーク１１１の図形要素とのＡＮＤ演算１
１２および寸法補正演算１１３は、幅分類データ１０６
−２〜１０６−ｎまでの全ての幅分類データについて各
々実行され、それらの演算結果は、出力１１４−２〜１
１４−ｎとして記憶される。

【００６２】次に、ワーク１１１の内容がクリアされ、
次の距離条件に適合するか否かの距離チェック演算１１
０が実行される。距離チェック演算１１０の実行結果の
ワーク１１１へのストアおよび幅分類データ１０６−１
〜１０６−ｎとのＡＮＤ演算１１２および寸法補正演算
１１３は前記のとおりである。

【００６３】この距離チェック演算１１０を距離分類数
であるｐ回繰り返し、結局、ｍ＝ｎ×ｐ個の出力１１４
−１〜１１４−ｍが記憶されることとなる。

【００６４】なお、距離分類１０９における距離条件お
よび距離分類数は、設計者が実際のリソグラフィ工程に
おける光の干渉効果を考慮して決定する。具体的な値と
しては、距離条件の下限を0.３μｍ〜0.４μｍの範囲、
上限を３μｍ〜４μｍの範囲とし、距離分類のステップ
を0.３μｍ〜0.５μｍの範囲とすることができる。距離
分類数は、距離条件の上限および下限と距離分類のステ
ップを決定すれば一義的に決定される。

【００６５】補正値の具体的な例としては、図形要素と
して幅0.３μｍのゲート電極パターンの場合を例示すれ
ば、パターン間隔が０μｍ以上2.８μｍ未満のとき片側
の補正量を０ｎｍ、2.８μｍ以上１０μｍ未満のとき−
５ｎｍ、１０μｍ以上のとき−１０ｎｍとすることがで
きる。また、図形要素間の相対位置関係も考慮すること
ができる。

【００６６】また、距離チェック演算１１０がレイアウ
トパターン毎に行われるわけではない点は、幅分類１０
４の場合と同様である。

【００６７】最後に、出力１１４−１〜１１４−ｍにＯ
Ｒ演算１１５を施し、補正された設計データ１１６を出
力して、ステップ２０２における図形演算によるレイア
ウトパターンの補正処理が終了する。

【００６８】図３に、本実施の形態の製造方法を用いて
形成したパターンを示す。図３（ａ）はＬＳＩの設計パ
ターンであり、図３（ｂ）は図形演算処理後のパターン
であり、図３（ｃ）はウェハ上の被形成パターンであ
る。

【００６９】図３（ａ）における設計パターン３０１
は、その幅が狭い領域３０２において、図３（ｂ）に示
すように補正後の図形要素３０３の面積が小さくなるよ
うに補正され、逆に、設計パターン３０１の幅が広い領
域３０４においては、図形要素３０３の面積が広くなる
ように補正されている。このように補正されたパターン
により作成されたマスクを用いてウェハ上に形成した被
形成パターン３０５は、パターン間の距離が狭い領域に
おいては露光光の干渉効果によりパターンが太り、干渉
効果の生じない領域においてはエッチングの効果により
パターンが細って、結局、設計パターン３０１とほとん
ど同一のパターンとなる。

【００７０】本実施の形態によれば、以下のような効果
が得られる。

【００７１】（１）図形演算を用いて幅分類１０４およ
び距離分類１０９を行い、その幅条件および距離条件に
固有の補正値をレイアウトパターンの形状に付加するた
め、パターン形状に応じた寸法補正演算１１３を行うこ
とができる。

【００７２】このような製造方法により製造されたリソ
グラフィ用マスクは、そのパターンの形状に応じた補正
が施されているため、このマスクを用いて製造された半
導体集積回路装置の加工精度を高くすることができ、半
導体集積回路装置の不良の低減および歩留まりの向上を
図ることができる。

【００７３】（２）図形演算を用いるため、補正作業を
自動化し、迅速かつ正確に幅分類１０４、距離分類１０
９および寸法補正演算１１３を実行することができる。

【００７４】このため、人手による補正作業では不可能
な寸法補正作業を実現でき、かつ、高速で正確な補正処
理とすることができる。

【００７５】（３）ＯＲ演算１０２を施すことにより枠
取りデータ１０３を生成するため、その後の対象データ
を少なくすることができ、演算速度の向上を図ることが
できる。

【００７６】（４）幅条件および距離条件ならびに分類
幅を任意に決定することができるため、実験による検討
結果を反映することができ、経験による知見を生かすこ
とができる。

【００７７】（５）図形演算を用いるため、従来の設計
作業との整合性を担保すると同時に、演算速度の向上を
図ることが可能である。

【００７８】（６）補正された図形要素に図形演算によ
るＯＲ演算１１５を施すため、次工程の描画データとの
整合性を良くすることができる。

【００７９】（７）分類に応じて同一の補正値を適用す
るため、マスク設計作業における補正作業を簡略化する
ことができる。

【００８０】（８）寸法補正演算１１３を、図形要素の
幅が狭いほど、図形要素の間の距離が短いほど、図形要
素の面積を小さくするように行うため、露光光の干渉の
生じやすい部分について、その干渉光を補償するように
補正することができる。

【００８１】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることは言うまでも
ない。

【００８２】たとえば、本実施の形態では、幅分類１０
４を実行した後に距離分類１０９を実行する例を示した
が、これを逆にしても構わない。

【００８３】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。

【００８４】（１）リソグラフィ用マスクの製造方法に
おいて、レイアウトパターンの幅およびレイアウトパタ
ーンに隣接するレイアウトパターンとの距離に固有の補
正値を、レイアウトパターンの形状に付加することによ
ってレイアウトパターンデータを補正するため、パター
ン形状に応じた補正を行うことができる。

【００８５】（２）本発明の製造方法により製造された
リソグラフィ用マスクは、そのパターンの形状に応じた
補正が施されているため、このマスクを用いて製造され
た半導体集積回路装置の加工精度を高くすることがで
き、半導体集積回路装置の不良の低減および歩留まりの
向上を図ることができる。

【００８６】（３）レイアウトパターンデータの補正
を、レイアウトパターンの幅および距離に応じて図形演
算により分類した後この分類に固有の補正値を加えるこ
とによって行うため、前記（１）または（２）に記載の
効果に加えて、補正作業を自動化し、迅速かつ正確に補
正を実行することができる。

【００８７】この結果、従来の設計手法を変更すること
なく簡易かつ低コストで本発明を実施することができ、
設計作業を合理化して、設計期間を短縮することができ
る。

【００８８】（４）膨大なレイアウトパターンデータの
すべてについて補正することが可能となり、人手では不
可能な補正作業を実行することができる。

【００８９】（５）従来の設計データ構造を変更する必
要も無いので、従来の設計作業との整合性も高く、従来
の設計データ資源を活用することも可能である。

【００９０】（６）図形演算によるＯＲ演算を施すこと
により枠取りデータを生成するため、その後のデータの
分類を実行する際の対象データを少なくすることがで
き、演算速度の向上を図ることができる。

【００９１】（７）枠取りデータから方形の図形要素を
抽出するため、以後のデータの分類および補正計算の対
象を図形要素とすることができる。この結果、複雑な形
状を有するレイアウトパターン同士が近接している場合
であっても図形要素の幅および図形要素間の距離により
画一的に干渉の効果を予測し、この効果を補償するよう
に補正を加えることができる。

【００９２】（８）図形要素をその幅および図形要素間
の距離に応じて図形演算により分類し、幅条件および距
離条件に合致する図形要素に、固有の補正値を付加する
補正演算を施すため、レイアウトパターンが決定されれ
ば一意的に分類され、補正演算を実行することができ
る。この結果、演算を簡略化して演算速度を向上するこ
とができる。

【００９３】（９）補正された図形要素に図形演算によ
るＯＲ演算を施すため、次工程の描画データとの整合性
を良くすることができる。

【００９４】（１０）補正を、図形要素の幅が狭いほ
ど、図形要素の間の距離が短いほど、図形要素の面積を
小さくするように行うため、露光光の干渉の生じやすい
部分について、その干渉光を補償するように補正するこ
とができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態である半導体集積回路装
置の製造方法の一例についてその設計データから電子線
描画データの作成に至るまでを示した概念図である。

【図２】本発明の一実施の形態である半導体集積回路装
置の製造方法の一例を示したフローチャートである。

【図３】（ａ）はＬＳＩの設計パターンであり、（ｂ）
は図形演算処理後のパターンであり、（ｃ）はウェハ上
の被形成パターンである。

【符号の説明】

１０１ 設計データ １０２ ＯＲ演算 １０３ 枠取りデータ １０４ 幅分類 １０５ 幅チェック演算 １０６−１〜１０６−ｎ 幅分類データ １０７ 削除演算 １０８ 次の幅分類の入力 １０９ 距離分類 １１０ 距離チェック演算 １１１ ワーク １１２ ＡＮＤ演算 １１３ 寸法補正演算 １１４−１〜１１４−ｍ 出力 １１５ ＯＲ演算 １１６ 補正された設計データ ３０１ 設計パターン ３０２ 狭い領域 ３０３ 図形要素 ３０４ 広い領域 ３０５ 被形成パターン

Claims (6)

【特許請求の範囲】
1. 【請求項１】 図形要素の組合せによりマスクパターン
   が構成されるリソグラフィ用マスクの製造方法であっ
   て、 （ａ）ＬＳＩの機能および回路の設計データに基づいて
   レイアウト設計を行い、レイアウトパターンデータの集
   合である第１の設計データを生成する工程、 （ｂ）前記第１の設計データに含まれるレイアウトパタ
   ーンの幅、および前記レイアウトパターンに隣接するレ
   イアウトパターンとの距離、に固有の補正値を前記レイ
   アウトパターンの形状に付加することによって前記レイ
   アウトパターンデータを補正し、補正されたレイアウト
   パターンデータの集合である第２の設計データを生成す
   る工程、 （ｃ）前記第２の設計データに基づいて描画データを生
   成し、マスク描画を行い、前記マスクパターンを形成す
   る工程、 を含むことを特徴とするリソグラフィ用マスクの製造方
   法。
2. 【請求項２】 請求項１記載のリソグラフィ用マスクの
   製造方法であって、 前記レイアウトパターンデータの補正は、前記レイアウ
   トパターンを前記幅および前記距離に応じて図形演算に
   より分類し、前記分類に固有の補正値を前記レイアウト
   パターンの形状に付加するものであることを特徴とする
   リソグラフィ用マスクの製造方法。
3. 【請求項３】 請求項１または２記載のリソグラフィ用
   マスクの製造方法であって、 前記（ｂ）の第２の設計データを生成する工程は、 （ｄ）前記第１の設計データに、図形演算によるＯＲ演
   算を施すことにより枠取りデータを生成する工程、 （ｅ）前記枠取りデータから、方形の図形要素を抽出す
   る工程、 （ｆ）前記図形要素を、その幅および前記図形要素に隣
   接する図形要素との距離に応じて図形演算により分類
   し、幅分類データおよび距離分類データを生成する工
   程、 （ｇ）前記幅分類データおよび前記距離分類データに属
   する図形要素のうち、幅条件および距離条件に合致する
   図形要素に、前記幅条件および距離条件に固有の補正値
   を付加する補正演算を施して、前記図形要素を補正する
   工程、 （ｈ）前記補正された図形要素に図形演算によるＯＲ演
   算を施し、補正されたレイアウトパターンデータの集合
   である第２の設計データを生成する工程、 を含むことを特徴とするリソグラフィ用マスクの製造方
   法。
4. 【請求項４】 図形要素の組合せによりマスクパターン
   が構成されるリソグラフィ用マスクであって、 前記図形要素は、その図形要素の幅により分類された幅
   分類、および前記図形要素に隣接する図形要素との距離
   により分類された距離分類、により分類され、 前記幅分類および前記距離分類の同一の分類に属する図
   形要素は、同一の補正値によりその形状が補正されてい
   ることを特徴とするリソグラフィ用マスク。
5. 【請求項５】 請求項４記載のリソグラフィ用マスクで
   あって、 前記補正は、前記図形要素の幅が狭いほど、または前記
   図形要素の間の距離が短いほど、前記図形要素の面積を
   小さくするものであることを特徴とするリソグラフィ用
   マスク。
6. 【請求項６】 半導体基板の主面に形成されたフォトレ
   ジストにリソグラフィ用マスクのマスクパターンによっ
   て整形された光を照射することによって前記フォトレジ
   ストをパターニングし、前記パターニングにより形成さ
   れたレジストパターンに沿って薄膜をエッチングするこ
   とにより前記半導体基板の主面に形成される半導体集積
   回路の構成部材を形成するフォトリソグラフィ工程を有
   する半導体集積回路装置の製造方法であって、 前記リソグラフィ用マスクとして、前記レジストパター
   ンの幅および前記レジストパターンに隣接するレジスト
   パターンとの距離について前記レジストパターンを分類
   し、前記幅が狭いほど、または前記距離が短いほど、前
   記レジストパターンに相当する前記マスクパターンの面
   積を小さくせしめたリソグラフィ用マスクを用いること
   を特徴とする半導体集積回路装置の製造方法。