JPH09305395A - 電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 フラッシュメモリのデータを変更する場合、
プリント基板等に装着したまま行う。 【解決手段】 プログラムデータ及び機能設定データの
書き換えを行う書き換えプログラムを格納する第１のエ
リアと，プログラムデータ及び機能設定データが転送さ
れて格納される第２のエリアとを有するＳＲＡＭ３と、
プログラムデータ及び機能設定データの変更データを送
信するパソコン１０とを備え、パソコン１０が接続され
るとＣＰＵを起動してＣＰＵに第１のエリアの書き換え
プログラムを実行させ、フラッシュメモリのプログラム
データ及び機能設定データを第２のエリアに転送し、か
つフラッシュメモリの消去を行うと共に、パソコン１０
からの変更データに基づいてフラッシュメモリの書き換
えを行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電気的書き込み及
び消去が可能なフラッシュメモリ内のプログラムデータ
や機能設定データ等の書き換えを可能にする電子機器に
関する。

【０００２】

【従来の技術】ＲＯＭ等のメモリは電源が断となっても
記憶したデータが保持できることからプログラム等のデ
ータを保持するのに適している。しかし、ＲＯＭは、プ
ログラム等の変更が生じた場合、これを電気的な消去し
て新たなデータを書き込むことが不可能であるため、新
たにデータが書き込まれたＲＯＭと交換を行う必要があ
る。このため、近年は各種の電子機器にはフラッシュメ
モリが多用されている。このフラッシュメモリはＲＯＭ
と同様、電源が供給されなくなってもデータを保持する
ことが可能な不揮発性メモリであるため、本電子機器を
制御するＣＰＵのプログラムや本電子機器の機能設定デ
ータ等、停電時のバックアップが必要なデータの格納に
好適である。また、フラッシュメモリはＲＯＭと異なっ
てデータの電気的な消去や書き換えが可能なメモリであ
り、プログラムデータや機能設定データの変更時に新た
なデータに書き換えることができる。

【０００３】

【発明が解決しようとする課題】しかしこのようなフラ
ッシュメモリにおいても、プログラムデータ等を変更す
る場合は、通常はソケット等を介して装着されているプ
リント基板から取り外してデータを書き換えているが、
近年のフラッシュメモリは面実装タイプのものが多く、
このようなタイプのフラッシュメモリはプリント基板に
直接ハンダ付けされているため、プログラムデータ等の
変更が困難となっている。従って本発明は、フラッシュ
メモリのデータの書き換えを行う場合、フラッシュメモ
リをプリント基板等から取り外すことなく書き換え可能
にすることを目的とする。

【０００４】

【課題を解決するための手段】このような課題を解決す
るために本発明は、データの書き換えを行う書き換えプ
ログラムを格納する第１のエリアと，データが転送され
て格納される第２のエリアとを有しデータの書き換えが
可能な揮発性メモリ（ＳＲＡＭ）と、上記データの変更
データを送信する外部装置と備え、制御手段は所定の条
件により起動されＣＰＵに第１のエリアの書き換えプロ
グラムを実行させて不揮発性メモリ（例えばフラッシュ
メモリ）のデータを第２のエリアに転送し、転送終了後
に不揮発性メモリを消去すると共に、外部装置からの変
更データに基づいて不揮発性メモリの書き換えを行うよ
うにしたものである。また、外部装置はＳＲＡＭの第１
のエリアに格納される上記書き換えプログラムを有し、
かつ不揮発性メモリに、外部装置からの書き換えプログ
ラムを受信して第１のエリアに転送する転送プログラム
を格納するようにしたものである。

【０００５】また、書き換えプログラムとこの書き換え
プログラムをＳＲＡＭの第１のエリアに転送する転送プ
ログラムを不揮発性メモリに格納するものである。ま
た、不揮発性メモリを複数のブロック単位に構成し、デ
ータの部分書き換えを可能にしたものである。また、表
示手段と、不揮発性メモリのデータ書き換えの正否をチ
ェックするチェック手段と、チェック手段のチェック結
果がエラーとなる場合に表示手段にエラー表示を行う手
段とを設けたものである。また、不揮発性メモリのデー
タ書き換えの終了後ＣＰＵの処理を不揮発性メモリのプ
ログラム実行処理に復帰させるリスタート手段を設けた
ものである。

【０００６】

【発明の実施の形態】以下、本発明について図面を参照
して説明する。図１は本発明に係る電子機器の要部構成
を示すブロック図である。同図において、１はプログラ
ムデータや本電子機器の機能設定データ等のデータが格
納され電気的に書込消去が可能な不揮発性メモリである
フラッシュメモリである。なお、フラッシュメモリ１に
代えて揮発性メモリであるＳＲＡＭを電池等によりバッ
クアップし不揮発性メモリとして用いるようにしても良
い。また、２はフラッシュメモリ１内のプログラムを実
行して所定の機能動作を行うＣＰＵ、３はフラッシュメ
モリ１内のデータの変更時にこれらのデータを一時的に
格納する揮発性メモリであるＳＲＡＭ、４はＣＰＵ２か
らのアドレス出力を受けてフラッシュメモリ１及びＳＲ
ＡＭ３の何れか一方を選択するアドレスデコーダであ
る。

【０００７】また、５はプログラムデータ等の書き換え
を開始するためのスタートキー、６はＣＰＵ２のポート
Ｐ３からの定期的な出力が無くなると後述のリセット回
路を作動させてリセット信号を出力させるウォッチドッ
グ回路、７はパワーオン信号またはウォッチドッグ回路
６からの出力によりＣＰＵ２のリセット端子にリセット
信号を与えてリセットするリセット回路、８は表示手段
である。

【０００８】なお、図１において、１０は本電子機器の
ＣＰＵ２に対しプログラムの変更データ等を送信するパ
ソコン、ＡＢはアドレスバス、ＤＢはデータバスであ
る。ここで、パソコン１０とＣＰＵ２間はＲＳ−２３２
Ｃ信号線９により接続され、ＣＰＵ２はパソコン１０か
ら送られてくるＲＳ−２３２Ｃ信号による書換データを
ポートＰ２を介して受信する。また、受信した書換デー
タのチェックの結果がＮＧとなる場合は、ポートＰ２か
らＲＳ−２３２Ｃ信号により再送データを送信する。

【０００９】以上のように構成された本電子機器におい
て、フラッシュメモリ１に格納されているデータの変更
が生じた場合はパソコン１０をＣＰＵ２に接続すると共
に、スタートキー５を押下する。すると、ＣＰＵ２はこ
れを検出してフラッシュメモリ１内の後述する転送プロ
グラムを実行して、フラッシュメモリ１内の書き換えプ
ログラムをＳＲＡＭ３に転送し、転送終了後はＳＲＡＭ
３の書き換えプログラムを実行する。

【００１０】こうしてＣＰＵ２は以降はＳＲＡＭ３に転
送された書き換えプログラムを実行することによってフ
ラッシュメモリ１のデータの書き換えを行う。即ち、Ｃ
ＰＵ２はパソコン１０からの書き換えデータを受信する
と、ＣＰＵ２はフラッシュメモリ１内のその書き換えデ
ータに該当するセクタのデータをＳＲＡＭ３に転送し、
ＳＲＡＭ３上で該当部分を受信データに書き換えるデー
タ編集処理を行う。そしてデータ編集が終了すると、フ
ラッシュメモリ１の該当セクタのデータを消去し、ＳＲ
ＡＭ３の編集データを該当セクタに書き込む処理を行
う。なお、フラッシュメモリ１の消去時及びデータ書き
換え時にはフラッシュメモリ１のＢＵＳＹ端子から出力
されるビジー信号を確認しながらデータの書き換え等を
行う。

【００１１】このようにしてＳＲＡＭ３に転送された書
き換えプログラムの実行によりフラッシュメモリ１のデ
ータの書き換えが行われ、書き換えが終了するとＣＰＵ
２はフラッシュメモリ１のプログラムを実行する通常処
理に復帰する。このように、ＣＰＵ２はＳＲＡＭ３の書
き換えプログラムを実行することによりフラッシュメモ
リ１のデータを書き換えるため、フラッシュメモリ１を
装着されているプリント基板等から取り外すことなくデ
ータを書き換えることが可能になる。また、この間ＣＰ
Ｕ２のプログラム実行動作は停止せず、従って速やかに
フラッシュメモリ１のデータを書き換えることが可能に
なる。

【００１２】図２は、フラッシュメモリ１及びＳＲＡＭ
３の構成を示す図である。フラッシュメモリ１は同図
（ａ）に示すように各セクタに分割されており、セクタ
「０」には本電子機器の機能設定データが格納され、セ
クタ「１」〜セクタ「ｎ−１」にはプログラムデータが
格納される。また、セクタ「ｎ」には、パワーオン時の
初期処理を行うイニシャルプログラムＰＧ１及びデータ
の書き換えを行うための第１の書き換えプログラムＰＧ
２が格納されこのセクタは保護エリア（書き換え不可能
なエリア）と呼ばれる。

【００１３】保護エリアに格納される第１の書き換えプ
ログラムＰＧ２は、スタートキー５の押下等を検出して
書き換え処理に移行する書き換え開始プログラムＰＧ３
と、フラッシュメモリ１内の保護エリアに格納されてい
るプログラムをＳＲＡＭ３に転送する第１の転送プログ
ラムＰＧ４と、ＣＰＵ２をＳＲＡＭ３のプログラムの処
理に移行させる処理移行プログラムＰＧ５と、パソコン
１０からの書き換えデータを受信してその正否をチェッ
クするチェック用プログラムＰＧ６と、フラッシュメモ
リ１の他のセクタのデータをＳＲＡＭ３に転送する第２
の転送プログラムＰＧ７と、パソコン１０から受信した
書き換えデータをＳＲＡＭ３上で編集しフラッシュメモ
リ１に書き込む編集プログラムＰＧ８と、フラッシュメ
モリ１への書き換えが終了した時に表示手段８に対し終
了表示やエラー表示を行うエラー処理プログラムＰＧ９
と、書き換え終了時に次の処理を再開させるリスタート
処理プログラムＰＧ１０とから構成されている。

【００１４】このうち、第１の転送プログラムＰＧ４に
よってＳＲＡＭ３に転送されるプログラムとしては、チ
ェック用プログラムＰＧ６、第２の転送プログラムＰＧ
７、編集プログラムＰＧ８、エラー処理プログラムＰＧ
９及びリスタート処理プログラムＰＧ１０があり、これ
らを第２の書き換えプログラムＰＧ１１と称する。一
方、ＳＲＡＭ３の構成は図２（ｂ）に示すように、フラ
ッシュメモリ１から転送された第２の書き換えプログラ
ムＰＧ１１が格納されるプログラム領域（第１のエリ
ア）と、フラッシュメモリ１の保護エリア以外の他のセ
クタ領域からの転送データが格納されるデータ領域（第
２のエリア）とからなる。

【００１５】次に図３のフローチャートを参照して本電
子機器のデータ書き換え動作を具体的に説明する。ま
ず、フラッシュメモリ１のデータ書き換えを行う場合、
パソコン１０上で書き換えデータを作成した後、ＣＰＵ
２とＲＳ−２３２Ｃ信号線９により接続し、スタートキ
ー５を押下する。すると、フラッシュメモリ１のプログ
ラムを実行して通常処理を行っているＣＰＵ２は、ステ
ップＳ１でスタートキー５の検出判断を行い、スタート
キー５の押下を検出すると、通常処理を中断してフラッ
シュメモリ１内の保護エリアの書き換え開始プログラム
ＰＧ３を実行しステップＳ２でパソコン１０との接続の
有無を判断する。

【００１６】ここでパソコン１０との接続が検出される
と、ＣＰＵ２は保護エリアの第１の転送プログラムＰＧ
４を実行し、ステップＳ３で第２の書き換えプログラム
ＰＧ１１をＳＲＡＭ３のプログラム領域に転送する。そ
の後、ステップＳ４で保護エリアの処理移行プログラム
ＰＧ５を実行することにより、ＣＰＵ２はＳＲＡＭ３に
転送されている第２の書き換えプログラムＰＧ１１の実
行を開始する。

【００１７】この場合ＣＰＵ２は、まず第２の書き換え
プログラムＰＧ１１中のチェック用プログラムＰＧ６を
実行することによりＲＳ−２３２Ｃ信号線９を介しパソ
コン１０に受信レディ信号をステップＳ５で送信する。
この受信レディ信号の送信に対しパソコン１０では書き
換えデータを送信してくる。パソコン１０側から送信さ
れるこの書き換えデータは、書き換えデータそのもの
と、その書き換えデータのアドレス（フラッシュメモリ
１のアドレス）を含むデータである。このように構成す
ることによって、パソコン１０ではフラッシュメモリ１
のデータ書換時に全てのデータを送信せずに変更データ
のみを送信できるため、データの送信時間を短縮でき
る。また、本装置においても書き換えデータの受信時間
が短縮されると共に、変更データのみを書き換えるだけ
で良く、従ってデータの書換時間を短縮できる。

【００１８】ＣＰＵ２はパソコン１０からの書き換えデ
ータをステップＳ６で受信する。そして受信した書き換
えデータが正しいか否かをステップＳ７でそのデータの
チェックサム演算を行って判断する。ここでステップＳ
７の判断の結果、正規な書き換えデータが受信できない
と判断される場合はステップＳ８でパソコン１０に対し
再送要求を行ってステップＳ６へ戻る。そして、パソコ
ン１０から再送される書き換えデータを受信する。ま
た、ステップＳ７の判断の結果、正規な書き換えデータ
が受信できれば、ステップＳ９へ移行し、その受信デー
タが書き換えデータの送信を示す終了コードではないこ
とを確認のうえ、ＣＰＵ２はＳＲＡＭ３に転送されてい
る第２の転送プログラムＰＧ７を実行する。

【００１９】そしてこの第２の転送プログラムＰＧ７の
実行により、受信データの該当アドレスに相当するフラ
ッシュメモリ１のセクタの全データをステップＳ１０で
ＳＲＡＭ３のデータ領域に転送する。その後ＣＰＵ２は
編集プログラムＰＧ８を実行することによりステップＳ
１１でＳＲＡＭ３のデータ領域の該当データを、受信し
た書き換えデータに書き換えるデータ編集処理を行い、
かつステップＳ１２でフラッシュメモリ１の該当セクタ
にデータ「００」または「ＦＦ」Ｈ（１６進）を書き込
むことにより消去する。さらに、消去した該当セクタに
対しステップＳ１３でＳＲＡＭ３のデータ領域の編集デ
ータを転送して書き込む。

【００２０】その後、ＳＲＡＭ３に転送されているエラ
ー処理プログラムＰＧ９を実行し、フラッシュメモリ１
へデータが正常に書き込まれたか否かをそのデータのチ
ェックサム演算を行うことによりチェックする。即ち、
フラッシュメモリ１の該当セクタの消去前のチェックサ
ムと、新たに該当セクタに書き込まれた編集データのチ
ェックサム演算結果との比較照合を行い、チェックサム
エラーが発生すれば、ＳＲＡＭ３の別途領域にエラーフ
ラグをセットする。このようにしてフラッシュメモリ１
の１つのセクタに対するデータの部分書換が行われる。

【００２１】その後、ＣＰＵ２はステップＳ５に戻って
ＳＲＡＭ３のチェック用プログラムＰＧ６を再度実行す
ることにより、パソコン１０側から送信される次のセク
タに関する書き換えデータの受信及び受信データのチェ
ックを行う。そして、第２の転送プログラムＰＧ７の再
実行により、受信データの該当アドレスに相当するフラ
ッシュメモリのセクタのデータをステップＳ１０でＳＲ
ＡＭ３のデータ領域に転送し、編集プログラムＰＧ８を
再実行することでステップＳ１１〜Ｓ１３のデータ書き
換え処理を同様に行いデータ書き込みエラー等も同様に
チェックする。

【００２２】このようにして、ＳＲＡＭ３の書き換えプ
ログラムＰＧ１１を実行することによりフラッシュメモ
リ１の各セクタのデータがパソコン１０側から送信され
るデータに順次書き換えられる。そして、パソコン１０
側からデータ書き換えの終了を示す終了コードが送信さ
れ、ステップＳ９の「終了コード」が「Ｙ」と判定され
ると、ＣＰＵ２は上記エラー処理プログラムＰＧ９を実
行し、ＳＲＡＭ３の別途領域に書き込みエラーフラグが
セットされているか否かを判断する。そしてエラーフラ
グがセットされていれば表示手段８にエラー表示を行
い、エラーフラグがセットされていなければ、表示手段
８に書き込み終了表示を行う（ステップＳ１４）。な
お、表示手段８としては、ＬＥＤやＬＣＤの他にトーン
発生手段がある。また、こうした書き込みエラー時には
エラー信号をパソコン１０側に送信してパソコン１０に
もエラー表示を行う。その後ＣＰＵ２は、ＳＲＡＭ３に
転送されているリスタート処理プログラムＰＧ１０を実
行することにより、ステップＳ１５で通常処理に復帰す
る。

【００２３】なお、書き込み処理の終了後の上記リスタ
ート処理ＰＧ１０としては、本実施の形態のように通常
処理に復帰させる方法の他に、ＣＰＵ２がプログラムの
実行中に定期的に行っているフォッチドッグ回路６への
アクセスを停止することにより、ウオッチドック回路６
からリセット回路７に起動をかけてＣＰＵ２をリセット
させ、フラッシュメモリ１のプログラムに復帰させる方
法がある。この場合、ＣＰＵ２はフラッシュメモリ１の
イニシャルプログラムから実行し、その後各セクタのプ
ログラムを実行する。また、書き込み処理の終了後にＣ
ＰＵ２を待機状態させ、本電子機器の電源のオフ→オン
に基づくパワーオンリセットによりリセット回路７から
ＣＰＵ２をリセットさせ、ＣＰＵ２をフラッシュメモリ
１のプログラムに復帰させる方法もある。

【００２４】また、書き換えプログラムの起動方法とし
ては、スタートキー５の押下の他に、ＣＰＵ２がパソコ
ン１０との接続を検出したときに直ちにその書き換えプ
ログラムをＳＲＡＭ３に転送し実行する方法と、パソコ
ン１０等の外部装置から「書き換えプログラム転送」コ
マンドを受信したときにその書き換えプログラムをＳＲ
ＡＭ３に転送し実行する方法とがある。

【００２５】また、本実施の形態では、書き換えプログ
ラムは常時フラッシュメモリ１の書き換え不可能な保護
エリアに格納されているが、書き換え可能な他のセクタ
に格納しておいても良く、またパソコン１０等の外部装
置からＳＲＡＭ３に送信して格納させるようにしても良
く、要はフラッシュメモリ１のデータ書き換え時にその
書き換えプログラムがＳＲＡＭ３に格納されていれば良
い。従って、書き換えプログラムのＳＲＡＭ３への格納
時点はフラッシュメモリの書き換え時以外にイニシャル
時であっても良い。なお、書き換えプログラムのＳＲＡ
Ｍ３への格納時にもこのデータについてチェックサム演
算を行い、エラーが発生すれば再度フラッシュメモリ１
の書き換えプログラムをＳＲＡＭ３にロードする。ま
た、本実施の形態ではフラッシュメモリ１の各セクタ毎
にデータの書き換えを行っているが、ＳＲＡＭ３の容量
をフラッシュメモリ１の容量より大きくすればフラッシ
ュメモリ１の全てのデータを一括して書き換えることも
可能である。

【００２６】

【発明の効果】以上説明したように本発明によれば、デ
ータの書き換えが可能なＳＲＡＭと、プログラムデータ
等の変更データを送信する外部装置と備え、制御手段は
所定の条件により起動されＣＰＵにＳＲＡＭの第１のエ
リアの書き換えプログラムを実行させて不揮発性メモリ
のデータをＳＲＡＭの第２のエリアに転送しかつ不揮発
性メモリの消去を行うと共に、外部装置からの変更デー
タに基づいて不揮発性メモリの書き換えを行うようにし
たので、不揮発性メモリのデータを変更する場合例えば
不揮発性メモリであるフラッシュメモリ等をプリント基
板等に装着したままデータを書き換えることができる。
また、データを書き換える場合に全てのデータを書き換
えずに変更データの部分についてのみ書き換えれば良い
ことからデータの書き換え効率を向上できる。

【００２７】また、外部装置はＳＲＡＭの第１のエリア
に格納される上記書き換えプログラムを有し、かつ不揮
発性メモリに、外部装置からの書き換えプログラムを受
信して第１のエリアに転送する転送プログラムを格納す
るので、書き換えプログラムのＳＲＡＭ内の常駐を不要
にすることができる。また、書き換えプログラムとこの
書き換えプログラムをＳＲＡＭの第１のエリアに転送す
る転送プログラムを不揮発性メモリに格納するので、外
部装置を用いずに直ちにデータの書き換えが可能にな
る。また、不揮発性メモリのデータ書き換えの正否をチ
ェックし、チェック結果がエラーとなる場合に表示手段
にエラー表示を行うので、データの書き換えの正否を的
確に認識できる。

【図面の簡単な説明】

【図１】 本発明の電子機器の構成を示すブロック図で
ある。

【図２】 電子機器を構成するフラッシュメモリ及びＳ
ＲＡＭの構成を示す図である。

【図３】 電子機器のＣＰＵのデータ書き換え動作を示
すフローチャートである。

【符号の説明】

１…フラッシュメモリ、２…ＣＰＵ、３…ＳＲＡＭ、４
…アドレスデコーダ、５…スタートキー、６…ウォッチ
ドッグ回路、７…リセット回路、８…表示手段、９…Ｒ
Ｓ−２３２Ｃ信号線、１０…パソコン。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 データが格納されると共に、データの書
   き換えが可能な不揮発性メモリと、前記不揮発性メモリ
   をアクセスして所定の処理を行うＣＰＵとからなる電子
   機器において、 データの書き換えを行う書き換えプログラムを格納する
   第１のエリアと，前記データが転送されて格納される第
   ２のエリアとを有しデータの書き換えが可能な揮発性メ
   モリと、前記データの変更データを送信する外部装置
   と、所定の条件により起動され前記ＣＰＵに第１のエリ
   アの書き換えプログラムを実行させて不揮発性メモリの
   データを第２のエリアに転送しかつ不揮発性メモリの消
   去を行うと共に、前記変更データに基づいて前記不揮発
   性メモリの書き換えを行う制御手段とを備えたことを特
   徴とする電子機器。
2. 【請求項２】 請求項１において、 前記外部装置は前記揮発性メモリの第１のエリアに格納
   される前記書き換えプログラムを有し、かつ前記不揮発
   性メモリに前記外部装置からの書き換えプログラムを受
   信して第１のエリアに転送する転送プログラムを格納す
   ることを特徴とする電子機器。
3. 【請求項３】 請求項１において、 前記書き換えプログラムと，この書き換えプログラムを
   前記揮発性メモリの第１のエリアに転送する転送プログ
   ラムとを前記不揮発性メモリに格納することを特徴とす
   る電子機器。
4. 【請求項４】 請求項１ないし請求項３の何れかの請求
   項において、 前記不揮発性メモリは複数のブロック単位で構成され、
   データの部分書き換えを可能にしたことを特徴とする電
   子機器。
5. 【請求項５】 請求項１ないし請求項４の何れかの請求
   項において、 表示手段と、前記不揮発性メモリのデータ書き換えの正
   否をチェックするチェック手段と、チェック手段のチェ
   ック結果がエラーとなる場合に表示手段にエラー表示を
   行う手段とを備えたことを特徴とする電子機器。
6. 【請求項６】 請求項１ないし請求項５の何れかの請求
   項において、 前記不揮発性メモリのデータ書き換えの終了後前記ＣＰ
   Ｕの処理を前記不揮発性メモリのプログラム実行処理に
   復帰させるリスタート手段を備えたことを特徴とする電
   子機器。