JPH09305527A - Ｄｍａコントローラ - Google Patents

Abstract

(57)【要約】 【課題】 多チャンネルのＤＭＡ処理において、システ
ムの動作状況に応じて、各チャンネルの優先順位を必要
に応じて変更することが可能なＤＭＡ制御装置を提供す
る。 【解決手段】 チャンネル決定回路８は複数のチャンネ
ルについてのＤＭＡ処理要求信号Ｓ１−Ｓ７を受け取
り、対応するチャンネルのＤＭＡ処理をＤＭＡ処理回路
９に実行させる。複数チャンネルのＤＭＡ要求が時間的
に重なった場合には、チャンネル決定回路８は、システ
ムの動作モードに応じて予め決められた優先順位に基づ
いて、ＤＭＡ処理を実行すべき一のチャンネルを決定す
る。従って、複数のＤＭＡ要求は、優先順位の高い順に
実行されるが、その順序はモードによって変更される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＤＭＡ（ダイレク
トメモリアクセス）コントローラに関する。

【０００２】

【従来の技術】ＣＰＵを含む制御ユニットとこれに接続
された入出力装置との間で高速にデータ転送を行う方式
としてＤＭＡ方式が知られている。通常の入出力制御
（いわゆるプログラム制御）では、入出力プログラムに
従ってＣＰＵと入出力装置との間でデータの転送を行
う。従って、例えば磁気ディスクのように高速に大量の
データを転送する能力のある装置との間で入出力を行う
場合には、転送に時間を要するとともにデータの転送中
はＣＰＵが転送処理にかかりきりになり、ＣＰＵの利用
効率が悪い。ＤＭＡ方式では、ＣＰＵによる制御は入出
力の開始と終了のときのみとし、一度データの転送が開
始されればその後はＣＰＵに関係なく、メモリと入出力
装置との間で直接データ転送を行う。

【０００３】ＤＭＡ方式においてはＤＭＡコントローラ
が使用される。ＤＭＡコントローラはＣＰＵに代わって
入出力のデータ転送を制御する回路である。ＤＭＡコン
トローラは通常複数のチャンネルを有しており、各チャ
ンネル毎に入出力装置と接続される。ＤＭＡコントロー
ラとＣＰＵとはバスを共有しており、例えば、複数の入
出力装置の内の１つとメモリとの間でＤＭＡによるデー
タ転送を行う場合、ＣＰＵはＤＭＡコントローラに対し
てＤＭＡ転送を行うメモリのスタートアドレス（先頭番
地）、転送サイクル数のデータ等を送って、複数のチャ
ンネル毎に設けられたアドレスカウンタ及びサイクルカ
ウンタ等を所定の値に設定した後、対応するチャンネル
を起動状態にセットする。ＤＭＡコントローラは、チャ
ンネルが起動状態にあるとき、これと対応する入出力装
置からＤＭＡ処理の要求（ＤＭＡ要求）が出力される
と、ＣＰＵに対してバスの開放要求（BUS REQUEST ）を
出す。すると、ＣＰＵは実行中の処理が終了した時点で
バスを開放し、バスの使用権をＤＭＡコントローラに与
える。その後は、ＤＭＡコントローラがバスを使用して
入出力装置との間でデータの転送を行う。具体的には、
ＣＰＵからバスを開放した旨の応答信号（BUS ACKNOWLE
DGE ）があると、ＤＭＡコントローラは、該当するチャ
ンネルのアドレスカウンタによって指定されるメモリデ
ータを、ＤＭＡ要求があった入出力装置に転送し、ある
いは、入出力装置から入力されたデータをアドレスカウ
ンタによって指定されるメモリアドレスに書き込む。そ
して、一回のデータ転送が終了する毎にアドレスカウン
タのカウント値を進めるとともに、サイクルカウンタを
デクリメントする。一回のＤＭＡ要求により実行される
データ転送の時間（以下、「ＤＭＡサイクル」とい
う。）は決まっており、入出力装置は、所定サイクル数
のデータ転送処理が完了するまで繰り返しＤＭＡ要求を
出力する。ＤＭＡコントローラにより単位ＤＭＡサイク
ルのデータ転送処理が終了すると、ＤＭＡコントローラ
はバスの使用権をＣＰＵに渡し、ＣＰＵはバスを使用し
て処理を再開する。ＤＭＡ要求がある周期で連続的に出
力されている場合には、それらに対するＤＭＡ処理を継
続的に行うことになる。

【０００４】複数の入出力装置についてＤＭＡ処理を行
う場合、即ち、複数のチャンネルが起動状態にセットさ
れている場合、各入出力装置がＤＭＡ要求を発するタイ
ミングは各々の装置の動作状況などに依存するため、ほ
ぼ同時に複数の入出力装置からＤＭＡ要求が出る場合が
ある。この場合、ＤＭＡコントローラは複数のチャンネ
ルについてのＤＭＡ処理を同時に行うことはできないの
で、いずれかのチャンネルを優先してＤＭＡ処理を行う
ことになる。従来、このような複数チャンネルの優先順
位は、各入出力装置の行う処理の重要度に応じて予め固
定的に決定されていた。即ち、そのシステムにおいて、
より致命的な動作不良に繋がりやすい処理ほど、ＤＭＡ
要求が出た場合の優先順位が高くなるように設定されて
いた。

【０００５】これについてファクシミリ装置の具体例を
挙げて説明する。近年のファクシミリ装置においては、
その基本的動作であるデータの送受信に加えて、読み取
った原稿の内容をプリントするコピーとしての機能や、
読み取ったデータを一時的にパーソナルコンピュータ
（以下、「パソコン」という。）に退避してデータとし
て使用する等の複数の機能が実現できるものが知られて
いる。この場合、原稿の読み取りを行う画像読取装置、
出力を行う記録装置、データをパソコンに転送するイン
ターフェース等が夫々入出力装置として機能し、ＤＭＡ
コントローラの各チャンネルに割り当てられる。通常、
ファクシミリ装置としての各機能の重要度を考慮する
と、送信の際の画像読取装置による読み取り、受信の際
の記録紙への記録、パソコンとの間のデータ転送、とい
う優先順位が定められ、これら複数の機能についてのＤ
ＭＡ要求が時間的に重なった場合にはこの優先順位に従
って決定された１チャンネルのＤＭＡ処理が行われる。

【０００６】

【発明が解決しようとする課題】しかしながら、このよ
うにＤＭＡの各チャンネルの優先順位を固定としてしま
うと、システムの状況によって特に重要な処理が発生し
たような場合に、これに不都合なく対応することが困難
となる。例えば、ファクシミリの受信中では、ＤＭＡコ
ントローラの記録装置に対応するチャンネルを使用して
繰り返しＤＭＡ処理によるデータ転送を行って受信した
データの記録紙への記録を行うことになるが、ここで受
信したデータをパソコンに転送することがより重要とな
った場合には、パソコンへのデータ転送に対応するチャ
ンネルのＤＡＭ処理を優先させることが望ましい。しか
しながら、従来のＤＭＡコントローラにおいては、前述
のように各チャンネルの優先順位が固定されていたた
め、パソコンへの転送を行うためのＤＭＡ処理を記録紙
への記録を行うＤＭＡ処理に優先させることができなか
った。従って、複数の機能が実現できるシステムであっ
ても、その能力を最大限に利用して様々な処理を行うこ
とができない場合があった。

【０００７】本発明は、以上の点に鑑みてなされたもの
であり、多チャンネルのＤＭＡ処理において、システム
の動作状況に応じて、各チャンネルの優先順位を必要に
応じて変更することが可能なＤＭＡ制御装置を提供する
ことを課題とする。

【０００８】

【課題を解決するための手段】上記の課題を解決するた
め、請求項１記載の発明は、複数の動作モードで動作す
るシステムに設けられ、複数のチャンネルを有するＤＭ
Ａコントローラにおいて、前記複数のチャンネルに対応
するＤＭＡ処理要求信号の入力を受け、前記複数のチャ
ンネルのうちの一つを選択してＤＭＡ処理を実行するチ
ャンネルを決定するチャンネル決定回路と、前記チャン
ネル決定回路により決定されたチャンネルのＤＭＡ処理
を実行するＤＭＡ処理回路と、を有し、前記チャンネル
決定回路は、前記システムの動作モード毎に定められた
優先順位に基づいて一のチャンネルを決定するように構
成する。

【０００９】上記のように構成されたＤＭＡコントロー
ラによれば、チャンネル決定回路は複数のチャンネルに
ついてのＤＭＡ処理要求信号を受け取り、システムの動
作モードに応じて予め決められた優先順位に基づいて、
ＤＭＡ処理を実行すべき一のチャンネルを決定する。Ｄ
ＭＡ処理回路は、決定されたチャンネルについてＤＭＡ
処理を実行する。

【００１０】また、請求項２記載の発明は、請求項１記
載のＤＭＡコントローラにおいて、前記優先順位は、前
記チャンネルに対応する前記システムの処理の重要度に
応じて定められているように構成する。

【００１１】上記のように構成されたＤＭＡコントロー
ラによれば、システムの処理の重要度に応じて定められ
た優先順位に基づいて、優先順位の高いチャンネルのＤ
ＭＡ処理が優先して行われる。

【００１２】また、請求項３記載の発明は、請求項１又
は２に記載のＤＭＡコントローラにおいて、前記チャン
ネル決定回路は、前記優先順位に従った論理演算を行う
論理演算回路を有するように構成する。

【００１３】上記のように構成されたＤＭＡコントロー
ラによれば、優先順位に従った論理演算によりＤＭＡ処
理を実行すべき一のチャンネルが決定される。また、請
求項４記載の発明は、請求項１又は２に記載のＤＭＡコ
ントローラにおいて、前記チャンネル決定回路は、前記
動作モード毎に前記優先順位を記憶した記憶装置を有す
るように構成する。

【００１４】上記のように構成されたＤＭＡコントロー
ラによれば、チャンネル決定回路は、動作モード毎に優
先順位を記憶した記憶装置の記憶内容を参照してＤＭＡ
処理を実行すべき一のチャンネルを決定する。

【００１５】また、請求項５記載の発明は、請求項１乃
至４のいずれかに記載のＤＭＡコントローラにおいて、
前記ＤＭＡ処理要求信号を所定の周期でサンプリングし
て前記チャンネル決定回路に供給するサンプリング回路
を有するように構成する。

【００１６】上記のように構成されたＤＭＡコントロー
ラによれば、サンプリング回路が所定の周期でサンプリ
ングしたＤＭＡ処理要求信号がチャンネル決定回路に供
給される。

【００１７】

【発明の実施の形態】以下、図面を参照して本発明の好
適な実施の形態について説明する。図１は、本発明の実
施形態にかかるＤＭＡ制御回路を適用した多機能ファク
シミリ装置の制御装置の構成、及び、その入出力装置と
の関係の構成を示すブロック図である。なお、当該ファ
クシミリ装置うち、原稿の読み取り機構、記録紙の搬送
機構などは本発明とは直接関係がないので説明を省略す
る。

【００１８】図１に示すように、ファクシミリ装置の制
御処理を行う制御部１００は、Ｉ／Ｏポート１１を介し
て、画像読取装置１２、２値化回路１３、記録装置１
４、インターフェース１５、通信相手の相手装置１７及
び操作パネル１８に電気的に接続されている。制御部１
００は、外部との接続を行うＩ／Ｏポート１１に加え
て、ＲＡＭ１、ＲＯＭ２、ＥＥＰＲＯＭ３、送信・受信
制御回路４、モデム５、ＣＰＵ６、ＤＭＡ処理回路９、
情報圧縮復合部１０を備えており、これらは夫々バス２
０に接続されている。なお、ＤＭＡ処理回路９は、ＯＲ
回路７、チャンネル決定回路８、サンプリング回路８a
とともに全体としてＤＭＡコントローラを構成してい
る。

【００１９】ＲＡＭ１は、種々の制御を実行する際のデ
ータの一時的な記憶装置として使用される。ＲＯＭ２
は、種々のプログラムを記憶し、ＣＰＵ６はそれらのプ
ログラムを実行することにより種々の処理を実行する。
ＥＥＰＲＯＭ３は、画像読み取り装置１２により読み取
られた送信原稿の読み取りデータを２値化する２値化回
路のしきい値データを記憶する。送信・受信制御回路４
は、当該ファクシミリ装置と相手装置１７とが接続され
た場合に、相手装置１７との間で、双方のファクシミリ
番号、解像度などの送信関連情報の交換を行う。モデム
５は、ディジタル信号をアナログ信号に変調して外部へ
出力するとともに、外部から入力されるアナログ信号を
ディジタル信号に復調する。

【００２０】ＯＲ回路７は、各入出力装置の制御部から
出力されるＤＭＡ要求信号Ｓ１−Ｓ７の論理和を演算
し、バス開放要求信号をＣＰＵ６に供給する。サンプリ
ング回路は８a は、複数のチャンネルに対応するＤＭＡ
要求信号Ｓ１−Ｓ７を入力し、一定の周期でサンプリン
グしてチャンネル決定回路８へ供給する。なお、ＤＭＡ
要求信号は、要求が発生したときに「１」となるものと
する。チャンネル決定回路８は、複数のチャンネルにつ
いて、予め定められたＤＭＡ処理の優先順位に従って論
理演算を行う回路であり、７つの入力信号のうち１つの
信号を既定の優先順位に従って選択する、いわゆるプラ
イオリティエンコーダとしての機能を有している。チャ
ンネル決定回路８は、１つのチャンネルのＤＭＡ要求信
号のみが入力されたときには、そのＤＭＡ要求を受けつ
けて、対応するチャンネルのＤＭＡ処理を行うようＤＭ
Ａ処理回路９に指示する。一方、複数のチャンネルにつ
いてのＤＭＡ要求信号がサンプリング回路８a の同一の
サンプリングタイミングで入力された場合には、チャン
ネル決定回路８は、既定の優先順位に基づいて、複数チ
ャンネルのＤＭＡ要求信号のうち優先順位の最も高いチ
ャンネルを選択してそのチャンネルのＤＭＡ処理を行う
旨の指示をＤＭＡ処理回路９に出力する。ＤＭＡ処理回
路９は複数のチャンネルを有し、チャンネル決定回路８
により決定された１のチャンネルのＤＭＡ処理を実行す
る。情報圧縮復合部１０は、読取データ、送信データ等
のデータ圧縮を行う。

【００２１】画像読取装置１２は、送信原稿を読取り、
読取りデータを２値化回路１３に供給する。２値化回路
１３は、ＥＥＰＲＯＭ３に記憶されたしきい値データに
基づいて、画像読取り装置１２から供給される読取りデ
ータを２値化する。記録装置１４は、外部から送信され
たデータを記録紙に記録する。パソコン１６は、インタ
ーフェース１５を介して制御部１００と接続されてお
り、制御部１００で受信したデータをインターフェース
１５を介し入力して内部に記憶するとともに、必要に応
じて内部に記憶されたデータをインターフェース１５を
介して制御部１００に供給する。なお、インターフェー
ス１５としては、例えばセントロニクス仕様のインター
フェースが用いられる。相手装置１７は通信相手のファ
クシミリ装置であり、ＮＣＵ３０を介して接続されてい
る。操作パネル１８は、当該ファクシミリ装置の前面に
設けられたパネルであり、使用者が操作パネル１８上の
キーなどを操作することにより送受信、動作モードの設
定等を行う。

【００２２】図２に、ＤＭＡ処理回路９の各チャンネル
に割り当てられた処理（入出力装置）と、それらの優先
順位を示す。図２に示すように、ＤＭＡ処理回路９のチ
ャンネル１(ch1) には、画像読取装置１２による送信原
稿の読取りが割り当てられ、チャンネル２には受信デー
タの記録紙への記録が割り当てられ、チャンネル３には
セントロニクスインターフェースを使用したパソコン１
６からのデータ入力が割り当てられ、チャンネル４には
セントロニクスインターフェースを利用したパソコン１
６へのデータ出力が割り当てられている。また、チャン
ネル５、６にはデータの圧縮処理制御が割り当てられ、
チャンネル７には操作パネル１８へのキー入力に対応す
る処理が割り当てられている。また、各チャンネルの優
先順位は、通常モードでは各々のチャンネル番号と同一
の順位であるが、特殊モードではセントロニクスインタ
ーフェースを利用したパソコン１６へのデータ出力（チ
ャンネル４）が２番目に高い順位となる。

【００２３】次に、動作について説明する。本実施形態
においては、前述のように各ＤＭＡチャンネルの優先順
位が異なる２つのモード、即ち、通常モードと特殊モー
ドがある。通常モードは、ファクシミリ装置としての基
本的な機能である送受信を重要視してこれらの処理の優
先順位を高く設定したモードである。これに対し、特殊
モードは、セントロニクスインターフェースによるデー
タの転送（出力）の重要度を増したモードであり、該機
能（即ち、チャンネル４）の優先順位を画像読取りの次
に高く設定するモードである。セントロニクスインター
フェースを利用してパソコン１６へデータを出力する場
合、その通信方式は、データを出力する前に予めパソコ
ン１６との間のやり取りにより決定されるが、例えば、
ハンドシェイク等の手法を用いた通常の通信方式が選ば
れたときは、通常モードでＤＭＡ転送を行っても問題は
ない。しかしながら、ハンドシェイク等の手法を用いな
い高速通信方式を利用してデータを送る場合には、該機
能（チャンネル４）の優先順位を高くして、即ち、特殊
モードに設定してＤＭＡ転送を行う必要がある。従っ
て、このような高速通信方式が選ばれたときには、ＣＰ
Ｕ６によってモードの切り替え（通常モードから特殊モ
ードに切り替える）を行ってから、対応するチャンネル
４をＤＭＡ起動状態にセットする。

【００２４】まず、通常モードの場合の動作について説
明する。今、チャンネル２のみのＤＭＡ要求があったと
すると、ＤＭＡ要求信号Ｓ２が「１」となる。サンプリ
ング回路８a はこれをサンプリングし、「１」の信号を
チャンネル決定回路８及びＯＲ回路７に供給する。ＯＲ
回路７はＣＰＵ６に対してバス開放要求信号（「１」）
を供給する。なお、ＯＲ回路７は、少なくとも１のチャ
ンネルでＤＭＡ要求があった場合にバス開放要求信号を
ＣＰＵ７に出力するために設けられている。ＣＰＵ６
は、これに応答してバスを開放し、バスを開放したこと
を示す確認信号をＤＭＡ処理回路９へ供給する。また、
チャンネル決定回路８は、チャンネル２に対応するＤＭ
Ａ要求信号Ｓ２が「１」であることを検出し、ＤＭＡ処
理回路９に接続された７本の信号線（各チャンネルに対
応）のうち、チャンネル２に対応する信号線を「１」に
する。これに応答して、ＤＭＡ処理回路９は、チャンネ
ル２に対応する記録装置１４とＲＡＭ１との間でＣＰＵ
６を介さずにデータ転送を行うＤＭＡ処理を実行する。
そして、データ転送が終了すると、ＤＭＡ処理回路９は
バスの使用権をＣＰＵ６に渡し、ＣＰＵ６がバス２０を
使用して処理を実行する。これで、１サイクルのＤＭＡ
処理が終了する。なお、実際には１サイクルのＤＭＡ処
理によるデータ転送量はわずかであるので、記録装置１
４による必要量の記録が完了するまで、チャンネル２の
ＤＭＡ要求信号Ｓ２は繰り返し出され、複数サイクルの
ＤＭＡ処理を行って１つの原稿の記録が完了することに
なる。

【００２５】次に、通常モードにおいて、複数のチャン
ネルが起動状態にあって、しかも、複数のチャンネルに
対応するＤＭＡ要求が同時に発生した場合の処理につい
て説明する。いま、チャンネル３のＤＭＡによるデータ
転送が実行中であり、セントロニクスインターフェース
１５を介してパソコン１６からのデータ入力が行われて
いるとする。この場合、チャンネル３が起動状態にあっ
てチャンネル３のＤＭＡ要求信号Ｓ３が所定のタイミン
グで繰り返しチャンネル決定回路に入力されている。こ
こで、使用者が原稿をセットし、送信を指示すると、原
稿読取装置１２に対応するチャンネル１が起動状態にな
り、チャンネル１のＤＭＡ要求信号Ｓ１が、サンプリン
グ回路8aでサンプリングされた後、チャンネル決定回路
８に入力される。よって、チャンネル決定回路８には、
サンプリング回路８a の同一サンプリングタイミングに
おいて２つのＤＭＡ要求信号Ｓ１及びＳ３が入力される
ことがある。チャンネル決定回路８は、予め決められた
優先順位（図２参照）に基づいて、優先順位の高い方の
チャンネルを示す信号をＤＭＡ処理回路９に出力する。
この場合は、チャンネル１のＤＭＡ要求を受けつけ、Ｄ
ＭＡ処理回路９へチャンネル１を指定する信号を供給す
る。これに応答し、ＤＭＡ処理回路９は、画像読取装置
１２とＲＡＭ１との間でＤＭＡによるデータ転送を行
う。チャンネル１の１サイクルのＤＭＡ処理が終了する
と、ＤＭＡ処理回路９は続けてチャンネル３の１サイク
ルのＤＭＡ処理を実行する。このように、サンプリング
回路８aの同一サンプリングタイミングで複数のＤＭＡ
要求信号が入力された場合には、優先順位の高い順にそ
れらの要求に対するＤＭＡ処理を実行する。

【００２６】使用者により挿入された原稿の読取りが完
了するまではチャンネル１が起動状態にあり、チャンネ
ル１のＤＭＡ要求が繰り返し出力される。従って、この
間は、チャンネル１及びチャンネル３のＤＭＡ要求が繰
り返し出力される。チャンネル１のＤＭＡ要求が出るタ
イミングとチャンネル３のＤＭＡ要求が出るタイミング
とは同じとは限らないので、両ＤＭＡ要求信号のタイミ
ングが同一サンプリング期間にない場合には、いずれか
のＤＭＡ要求に対応するＤＭＡ処理が実行される。一
方、両チャンネルのＤＭＡ要求信号が同一サンプリング
周期で重なった場合には、上述のように優先順位に従っ
た順序で夫々の要求に対するDMA 処理が実行される。

【００２７】次に、特殊モードにおける動作について説
明する。なお、以下に説明する特殊モードは、セントロ
ニクスインターフェースによるデータ出力処理を重要視
するモードであり、高速通信方式によるデータ出力処理
が選択された時点で、通常モードから特殊モードへの切
り替えがなされる。特殊モードにおいては、複数のチャ
ンネルについてのＤＭＡ要求が同一サンプリング期間内
で重なった場合には、チャンネル決定回路８は特殊モー
ドの優先順位（図２参照）に従って、複数のチャンネル
のうちの優先順位の高い方のチャンネルからＤＭＡ処理
を行う。例えば、今、記録装置１４による記録動作が実
行中であるとする。即ち、チャンネル２のＤＭＡ要求信
号Ｓ２が所定のタイミングで繰り返しチャンネル決定回
路８に入力されており、ＤＭＡ処理回路９は記録装置１
４とＲＡＭ１との間のデータ転送をＤＭＡ処理により行
っている。ここで、チャンネル４に相当するパソコン１
６へＤＭＡによるデータ転送が開始されたとする。する
と、チャンネル決定回路８には、チャンネル２及びチャ
ンネル４のＤＭＡ要求信号Ｓ２及びＳ４が同一サンプリ
ング期間内で入力されることが生じる。特殊モードで
は、図２に示すように、セントロニクスインターフェー
スによるデータ出力が記録動作よりも優先順位が高いの
で、チャンネル決定回路８はその優先順位に従って、ま
ずチャンネル４のＤＭＡ処理を１サイクル実行し、続け
てチャンネル２のＤＭＡ処理を１サイクル実行する。

【００２８】なお、パソコン１６へのデータ転送を優先
させる理由をさらに詳細に述べれば、以下通りである。
通常、データの送信はハンドシェイク等の手法により、
送信側と受信側の同期をとりつつ行うのが一般的であ
る。しかし、高速な通信を行う場合には、予めテスト送
信を行って送信可能な速度を決めておき、その後はその
決められた速度で、ハンドシェイクせずに送信を行う方
法も可能である。そのような場合には、その決められた
速度でデータの送信を継続できなくなると、途中でデー
タが途切れてしまう。このような場合に、データの送信
を記録などの比較的重要な動作よりも高い優先順位に設
定することが行われる。もちろん、これ以外の理由であ
っても優先順位を高くする必要があれば、それに応じて
適宜順位を入れ換えるようにすればよい。

【００２９】以上説明したように、本発明によれば、複
数チャンネルのＤＭＡ要求が時間的に重なった場合に、
受け付けるべき１つの要求を決定するための優先順位
を、システムの実際の動作モードに応じて変更すること
ができる。よって、設定された個々のモードにおいて各
動作の重要度が異なってくるような場合にも、各モード
における重要度に適合した優先順位で各処理を行うこと
が可能となる。その結果、特に複数の処理を時間的に並
列に行うシステムなどにおいて、各処理を支障なく行う
ことができる。

【００３０】なお、以上の説明では、チャンネル決定回
路は優先順位に従って入力信号を選択する論理回路によ
り構成される場合を示したが、その代わりに、優先順位
を記憶したメモリ及び専用ＣＰＵを利用することも可能
である。即ち、メモリ内に各モード毎に優先順位を記憶
しておき、複数のＤＭＡ要求信号が同一サンプリングタ
イミングで入力された場合には、該ＣＰＵがメモリの内
容を参照してＤＭＡ処理の実行順を決定するようにして
もよい。

【００３１】また、以上の説明では、２つのモードを設
定した場合について説明したが、もちろんさらに多くの
モードを採用し、それぞれについて異なる優先順位を設
定することが可能である。

【００３２】

【発明の効果】請求項１記載の発明によれば、チャンネ
ル決定回路はシステムの動作モード毎に定められた優先
順位に応じてＤＭＡ処理を行うべき一のチャンネルを決
定するので、システムの動作中に変化する動作モードに
応じた最適の優先順位に従って複数チャンネルのＤＭＡ
処理を実行することができ、システムの能力を最大限に
発揮させることが可能となる。

【００３３】請求項２記載の発明によれば、システムの
処理の重要度に応じて優先順位が決められているので、
最適な優先順位に基づいてＤＭＡ処理を行うチャンネル
を決定することができる。

【００３４】請求項３記載の発明によれば、論理演算に
よりチャンネルの決定を行うので、特別のメモリを設け
る必要がない。請求項４記載の発明によれば、優先順位
を記憶した記憶装置を有するので、優先順位の変更等が
容易となる。

【００３５】請求項５記載の発明によれば、チャンネル
決定回路は、サンプリング回路によりサンプリングされ
た後のＤＭＡ処理要求信号を入力されるので、ＤＭＡ処
理要求信号の検出が容易となる。

【図面の簡単な説明】

【図１】本発明の実施形態にかかるファクシミリ装置の
制御部の構成及び入出力装置との関係を示すブロック図
である。

【図２】ＤＭＡの各チャンネルの処理及びその優先順位
の設定例を示す図である。

【符号の説明】

１…ＲＡＭ ２…ＲＯＭ ６…ＣＰＵ ８…チャンネル決定回路 ９…ＤＭＡ処理回路 １０…情報圧縮復号部

Claims (5)

【特許請求の範囲】
1. 【請求項１】 複数の動作モードで動作するシステムに
   設けられ、複数のチャンネルを有するＤＭＡコントロー
   ラにおいて、 前記複数のチャンネルに対応するＤＭＡ処理要求信号の
   入力を受け、前記複数のチャンネルのうちの一つを選択
   してＤＭＡ処理を実行するチャンネルを決定するチャン
   ネル決定回路と、 前記チャンネル決定回路により決定されたチャンネルの
   ＤＭＡ処理を実行するＤＭＡ処理回路と、を有し、 前記チャンネル決定回路は、前記システムの動作モード
   毎に定められた優先順位に基づいて一のチャンネルを決
   定することを特徴とするＤＭＡコントローラ。
2. 【請求項２】 前記優先順位は、前記チャンネルに対応
   する前記システムの処理の重要度に応じて定められてい
   ることを特徴とする請求項１記載のＤＭＡコントロー
   ラ。
3. 【請求項３】 前記チャンネル決定回路は、前記優先順
   位に従った論理演算を行う論理演算回路を有することを
   特徴とする請求項１又は２に記載のＤＭＡコントロー
   ラ。
4. 【請求項４】 前記チャンネル決定回路は、前記動作モ
   ード毎に前記優先順位を記憶した記憶装置を有すること
   を特徴とする請求項１又は２に記載のＤＭＡコントロー
   ラ。
5. 【請求項５】 前記ＤＭＡ処理要求信号を所定の周期で
   サンプリングして前記チャンネル決定回路に供給するサ
   ンプリング回路を有することを特徴とする請求項１乃至
   ４のいずれかに記載のＤＭＡコントローラ。