JP2000227897A - Ｄｍａ転送装置及びｄｍａ転送システム - Google Patents

Abstract

(57)【要約】 【課題】 高速ページアクセス可能なメモリと相性が良
くその性能を犠牲にすることなく高速なＤＭＡ転送を実
現する有用なＤＭＡ転送装置を提供する。 【解決手段】 部分領域判別部２１１（又は３１１）
は、転送元（又は転送先）のメモリ領域を構成する複数
の転送元（又は転送先）部分領域であって、前記メモリ
領域の先頭、ページ境界及び前記メモリ領域の末尾の何
れかとページ境界とにより区切られた複数の転送元（又
は転送先）部分領域を判別する。アクセス手段１２０
は、判別された転送元部分領域から高速ページアクセス
によりデータを読み出し、転送先部分領域に読み出され
たデータを高速ページアクセスにより書き込む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】高速ページアクセス可能なメ
モリに対してページ単位での連続アクセスを保証するＤ
ＭＡデータ転送装置

【０００２】

【従来の技術】従来のＤＭＡデータ転送装置は、メモリ
−メモリ間又はメモリ−入出力装置間で、高速にデータ
転送を行なう。同じバスに接続されたメモリ間の転送及
び同じメモリの異なる記憶領域間の転送では、ＤＭＡデ
ータ転送装置は、転送元の記憶領域から読み出したデー
タをＤＭＡデータ転送装置内のバッファに一時的に保持
しさらにバッファから転送先の記憶領域に書き込むこと
により、ＤＭＡデータ転送を行なう。このバッファは、
メモリに対する１回のアクセスサイズ以上の容量を有す
る。従来の典型的なＤＭＡデータ転送は、１アクセスサ
イズのデータ毎に、転送元からの読み出し、バッファへ
の格納、バッファから転送先記憶領域への書き込みを行
っている。これにより必要最小限のバッファサイズにて
ＤＭＡデータ転送が可能になる。

【０００３】またバッファサイズがアクセスサイズの複
数倍の大きさである場合には、ＤＭＡ転送装置は、転送
元からバッファサイズ分になるまでデータを読み出して
バッファに格納し、バッファからバッファサイズ分のデ
ータを転送先記憶領域書き込む。この場合は、読み出
し、書き込みはバッファサイズを単位になされる。

【０００４】

【発明が解決しようとする課題】ところで、近年高速ペ
ージアクセス可能なＳＤＲＡＭが主記憶として用いられ
ているが、このＳＤＲＡＭが転送対象である場合に、Ｓ
ＤＲＡＭの高速性能が犠牲になり、その有用性が十分に
活用できないという問題があった。なぜなら従来のＤＭ
Ａ転送装置は、転送元からバッファへの読み出し、バッ
ファから転送先への書き込みにおいてページ境界とは無
関係にアクセスするからである。

【０００５】本発明は、高速ページアクセス可能なメモ
リと相性が良く、その性能を犠牲にすることなく高速な
ＤＭＡ転送を実現する有用なＤＭＡ転送装置を提供する
ことを目的する。

【０００６】

【課題を解決するための手段】本発明のＤＭＡ転送装置
は、高速ページアクセスに対応するメモリを対象とする
ＤＭＡ転送装置であって、転送対象となるメモリ領域を
構成する複数の部分領域であって、前記メモリ領域の先
頭とページ境界との間、ページ境界間及びページ境界と
前記メモリ領域の末尾との間の各部分領域を判別する判
別手段と、判別された部分領域毎に高速ページアクセス
を行なうアクセス手段とを備える。

【０００７】また、本発明のＤＭＡ転送装置は、転送元
となる第１メモリ領域を構成する複数の転送元部分領域
であって、前記第１メモリ領域の先頭とページ境界との
間、ページ境界間及びページ境界と前記第１メモリ領域
の末尾との間の各転送元部分領域を判別する第１判別手
段と、転送先となる第２メモリ領域を構成する複数の転
送先部分領域であって、前記第２メモリ領域の先頭とペ
ージ境界との間、ページ境界間及びページ境界と前記第
２メモリ領域の末尾との間の各転送先部分領域を判別す
る第２判別手段と、第１判別手段に判別された転送元部
分領域から高速ページアクセスによりデータを読み出し
てバッファ手段に格納し、バッファ手段に格納されたデ
ータを第２判別手段により判別された転送先部分領域に
高速ページアクセスにより書き込むアクセス手段とを備
える。

【０００８】また、本発明のＤＭＡ転送システムは、優
先度が異なる複数のＤＭＡチャネルを有するＤＭＡ転送
システムであって、ＤＭＡチャネル毎に設けられ、対応
するＤＭＡチャネルのＤＭＡ転送要求を受付け、ＤＭＡ
転送の完了までＤＭＡ転送要求を保持する複数の受付手
段と、ＤＭＡチャネル毎に設けられ、対応するＤＭＡチ
ャネルのＤＭＡ転送要求に指定された転送対象のメモリ
領域について、当該メモリ領域を構成する複数の部分領
域であって、前記メモリ領域の先頭とページ境界との
間、ページ境界間及びページ境界と前記メモリ領域の末
尾との間の各部分領域を判別する複数の判別手段と、Ｄ
ＭＡチャネル毎に設けられ、対応するＤＭＡチャネルの
判別手段により判別された部分領域毎に高速ページアク
セスを指示するアクセス要求を生成する複数のアクセス
要求生成手段と、各ＤＭＡチャネルに共用され、転送す
べきデータを一時的に保持するバッファ手段と、調停手
段とを備える。ここで、調停手段は、複数の受付け手段
において、ただ１つのＤＭＡチャネルに対するＤＭＡ転
送要求が保持されている場合には、当該ＤＭＡチャネル
に対応するアクセス要求に従ってアクセスを行い、ＤＭ
Ａ転送要求が保持されていて、かつ、優先度の高いＤＭ
Ａチャネルに対するＤＭＡ転送要求が受付けられた場合
には、先行するＤＭＡ転送要求のＤＭＡチャネルに対応
する判別手段及びアクセス要求生成手段に対してバッフ
ァ手段を空にしてから中断するよう指示し、バッファ手
段が空になった時点で優先度の高いＤＭＡチャネルのア
クセス要求に従ってアクセスを行い、優先度の高いＤＭ
Ａ転送完了後に、先行するＤＭＡ転送要求のＤＭＡチャ
ネルに対応する判別手段及びアクセス要求生成手段に対
してＤＭＡ転送を再開するよう指示する。

【０００９】また、本発明のＤＭＡ転送システムは、複
数のＤＭＡチャネルを有するＤＭＡ転送システムであっ
て、ＤＭＡチャネル毎に設けられ、対応するＤＭＡチャ
ネルのＤＭＡ転送要求を受付け、ＤＭＡ転送の完了まで
ＤＭＡ転送要求を保持する複数の受付手段と、ＤＭＡチ
ャネル毎に設けられ、対応するＤＭＡチャネルのＤＭＡ
転送要求に指定された転送対象のメモリ領域について、
当該メモリ領域を構成する複数の部分領域であって、前
記メモリ領域の先頭とページ境界との間、ページ境界間
及びページ境界と前記メモリ領域の末尾との間の各部分
領域を判別する複数の判別手段と、ＤＭＡチャネル毎に
設けられ、対応するＤＭＡチャネルの判別手段により判
別された部分領域毎に高速ページアクセスを指示するア
クセス要求を生成する複数のアクセス要求生成手段と、
各ＤＭＡチャネルに共用され、２つのバスに接続された
２ポートメモリでありるバッファ手段と、調停手段とを
備える。ここで、調停手段は、複数の受付け手段におい
て、ただ１つのＤＭＡチャネルに対するＤＭＡ転送要求
が保持されている場合には、当該ＤＭＡチャネルに対応
するアクセス要求に従ってアクセスを行い、既にＤＭＡ
転送要求が保持されていて、かつ、他のＤＭＡチャネル
に対するＤＭＡ転送要求が受付けられ、かつ、先行する
ＤＭＡ転送の転送先と新たなＤＭＡ転送の転送元とが異
なるバス上のメモリである場合には、転送中の全転送デ
ータについての転送元からの読み出しが完了し、かつ、
バッファ手段に他のＤＭＡチャネルの最初の部分領域の
読み出しサイズ分の空き領域が存在するという状態にな
った時点で、他のＤＭＡチャネルの最初の部分領域の読
み出しを開始する。

【００１０】

【発明の実施の形態】＜第１の実施の形態＞ ＜全体構成＞図１は、本発明の第１の実施の形態におけ
るＤＭＡ(Direct Memory Access)転送装置を備える情報
処理装置の主要部の構成を示すブロック図である。同図
の情報処理装置は、例えばデジタル衛星放送受信装置
（以下ＳＴＢ(Set Top Box)と呼ぶ）や、ＤＶＤ(Digita
l Video/Versatile Disk)、ＤＶＤーＲＡＭ等の光ディ
スク記録再生装置などの装置全体の制御に用いられ、Ｉ
／Ｏ部５、ＳＤＲＡＭ４、ＳＤＲＡＭ Ｉ／Ｆ３、ＣＰ
Ｕ２、ＤＭＡ転送装置１を備える。

【００１１】Ｉ／Ｏ部５は、ＭＰＥＧストリームの入出
力や、リモコン（図外）からのキーデータの入力を行な
う。ＳＤＲＡＭ４は、高速ページアクセスに対応するメ
モリである。高速ページアクセスとは、予め定められた
ページと呼ばれる連続する記憶領域に対して高速にアク
セスすることことである。本実施の形態ではＳＤＲＡＭ
４は３２ビット（以下、３２ビットを１ワードとする）
のデータ幅であり、１ページを４ワード（１６バイト）
毎の連続する記憶領域とする。ここで、１ページの大き
さは、２ワード、８ワード等他の大きさにすることもで
きるが、ＣＰＵ２のキャッシュフィルサイズ（キャッシ
ュメモリを更新する単位）と同じ大きさにすることが望
ましい。ＳＤＲＡＭ Ｉ／Ｆ３の構成を対ＣＰＵ２と対
ＤＭＡ転送装置１とで共通化でき簡略化できるからであ
る。本実施の形態ではキャッシュフィルサイズも１６バ
イトであるものとする。

【００１２】ＳＤＲＡＭ Ｉ／Ｆ３は、ＤＭＡ転送装置
１、ＣＰＵ２からバス上に送出されるアクセス信号群
（アドレス、データ、各種制御信号）を、ＳＤＲＡＭ４
の入出力仕様に変換してＳＤＲＡＭ４をアクセスする。
ＣＰＵ２は、内部にキャッシュメモリを有し、情報処理
装置全体の制御を行ない、ＤＭＡ転送要求をＤＭＡ転送
装置１に設定する。図１におけるＤＭＡ転送は、ＳＤＲ
ＡＭ４からＳＤＲＡＭ４への（つまりＳＤＲＡＭ４内の
異なる記憶領域間）転送と、ＳＤＲＡＭ４とＩ／Ｏ部５
との間の転送と、ＳＤＲＡＭ４とＭＰＥＧデコーダ（図
外）との間の転送等がある。

【００１３】ＤＭＡ転送装置１は、ＳＤＲＡＭ４の異な
る記憶領域間、ＳＤＲＡＭ４とＩ／Ｏ部５間等でＤＭＡ
転送を行なう。その際、ＤＭＡ転送装置１は、転送元又
は転送先がＳＤＲＡＭ４である場合には、ＳＤＲＡＭ４
中の転送対象の領域内に存在するページ境界より区切ら
れる部分領域を判別し、部分領域毎に対して高速ページ
アクセスにより連続的にアクセスを行なう。 ＜ＤＭＡ転送装置１の構成＞図２は、ＤＭＡ転送装置１
の構成を示すブロック図である。同図のようにＤＭＡ転
送装置１は、モード設定部１００、読み出し管理部２０
０、読み出し決定部２１０、書き込み管理部３００、書
き込み決定部３１０、アクセス決定部１１０、アクセス
制御部１２０、バッファ１３０を備えて構成される。図
中の矢線に付与された（）内は、当該符号のレジスタ類
の内容が入出力されることを意味する。

【００１４】モード設定部１００は、ＣＰＵ２から設定
されるＤＭＡ転送要求を保持するレジスタ１０１〜１０
５を備える。ここで、ＤＭＡ転送要求は、ＳＤＲＡＭ４
の異なる領域間や、ＳＤＲＡＭ４とＩ／Ｏ部５間でＣＰ
Ｕ２を介さないＤＭＡ転送を要求する各種パラメータを
含む。各種パラメータは、(1)ＤＭＡ転送サイズ、(2)読
み出し先頭アドレス、(3)書き込み先頭アドレス、(4)ア
ドレッシングモード、(5)アクセスサイズ等を含む。こ
こで(1)「転送サイズ」はＤＭＡ転送すべき全データ長
（バイト数とする）を示す。(2)「読み出し先頭アドレ
ス」は転送元（ＳＤＲＡＭ４やＩ／Ｏ部５等）に記憶さ
れた転送すべきデータの先頭アドレスを指す。(3)「書
き込み先頭アドレス」は転送先（ＳＤＲＡＭ４やＩ／Ｏ
部５等）の先頭アドレスを指す。(4)「アドレッシング
モード」は、転送元、転送先のそれぞれについてアドレ
ス昇順にアクセスするかアドレス固定でアクセスするか
を示す。(5)「アクセスサイズ」は、転送元、転送先の
それぞれについて１回のアクセスで読み出し又は書き込
むべきデータサイズを指す。本実施の形態では、アクセ
スサイズは３２ビットであるものとする。

【００１５】レジスタ１０１〜１０５は、順に転送サイ
ズ、読み出し先頭アドレス、書き込み先頭アドレス、ア
ドレッシングモード、アクセスサイズを保持し、ＤＭＡ
転送要求によるＤＭＡ転送終了後にクリアされる。以下
ではレジスタ１０１〜１０３の各保持内容を、TRANSFER
_SIZE_101、SRC_A_102、DST_A_103と略記する。読み出
し管理部２００は、TRANSFER_SIZE_101とSRC_A_10とで
特定される転送元記録領域内における、未読み出しのデ
ータの先頭アドレス（以下REMAIN_R_A_201と略す）と、
未読み出しのデータサイズ（以下REMAIN_R_SIZE_202と
略す）とを管理する。そのため、読み出し管理部２００
はアドレスカウンタ２０１とデータカウンタ２０２とを
備える。

【００１６】アドレスカウンタ２０１は、ＤＭＡ転送要
求がモード設定部１００に発行されたときに、レジスタ
１０２から入力されるSRC_A_102をREMAIN_R_A_201の初
期値として保持し、さらに、アドレッシングモードがア
ドレス昇順である場合には、読み出しを完了した部分領
域のバイト数についての通知を読み出し決定部２１０か
ら受ける毎に、通知されたバイト数をREMAIN_R_A_201に
加算することにより、REMAIN_R_A_201が次の部分領域の
先頭アドレスを指すように更新する。上記の読み出しを
完了した部分領域のバイト数は、アクセス制御部１２０
によって転送元の部分領域のデータが読み出されバッフ
ァ１３０へ格納された時点で、読み出し決定部２１０か
ら通知される。一方、アドレッシングモードがアドレス
固定である場合には、アドレスカウンタ２０１は、レジ
スタ１０２から入力されるSRC_A_102を記憶したままＤ
ＭＡ転送中に更新しない。

【００１７】データカウンタ２０２は、ＤＭＡ転送要求
がモード設定部１００に発行されたときに、TRANSFER_S
IZE_101をREMAIN_R_SIZE_202の初期値として保持し、さ
らに、読み出しを完了した部分領域のバイト数が読み出
し決定部２１０から通知される毎に、REMAIN_R_SIZE_20
2から当該バイト数を減算することにより更新する。そ
の結果、REMAIN_R_SIZE_202は、TRANSFER_SIZE_101の内
の未読み出しのデータサイズを表すことになる。

【００１８】読み出し決定部２１０は、部分領域判定部
２１１、アドレスレジスタ２１２、サイズレジスタ２１
３とを備え、ＤＭＡ転送要求がモード設定部１００に発
行された後、REMAIN_R_A_201及びREMAIN_R_SIZE_202に
より特定される未読み出しデータの記憶領域内におけ
る、ページ境界により区切られる部分領域を判別し、判
別した部分領域毎の先頭アドレス（以下PARTIAL_R_A_21
2と略す。）をアドレスレジスタ２１２に、判別した部
分領域のサイズ（PARTIAL_R_SIZE_213）をサイズレジス
タ２１３に設定する。設定後、読み出し決定部２１０
は、アクセス制御部１２０から当該部分領域の読み出し
およびバッファ１３０への格納を完了した旨の通知を受
けると、サイズレジスタ２１３のPARTIAL_R_SIZE_213
を、読み出しを完了した部分領域のサイズとして読み出
し管理部２００に通知し、再度上記と同様にして次の部
分領域を判別してアドレスレジスタ２１２、サイズレジ
スタ２１３に設定する。

【００１９】図３に、読み出し決定部２１０によって判
別される部分領域の一例を示す。同図は、ＳＤＲＡＭ４
中の転送元の記憶領域を示している。この転送元の記憶
領域は、５００Ｃ（１６進）番地から始まる２８バイト
分の記憶領域、つまり、SRC_A_102が５００Ｃ番地、TRA
NSFER_SIZE_101が２８バイト（７ワード：図中の〜
）であるものとする。ＳＤＲＡＭ４のページサイズは
１６バイト（４ワード）であるので、転送すべきデータ
（図中の〜の７ワード）は３つのページに跨って格
納される。

【００２０】この場合、読み出し決定部２１０は、次の
第１〜第３の部分領域を順に判別する。第１の部分領域
は（PARTIAL_R_A_212、PARTIAL_R_SIZE_213）＝(500C,
4)で表されるワードの記憶領域である。第２の部分領
域は(5010,16)で表されるワード〜の記憶領域であ
る。第３の部分領域は(5020,8)で表されるワードの
記憶領域である。このように各部分領域は、ページ境界
を含まないので高速ページアクセスに適している。

【００２１】書き込み管理部３００は、TRANSFER_SIZE_
101とDST_A_103とで特定される転送先記録領域内におけ
る、未書き込み領域の先頭アドレス（REMAIN_W_A_301と
略す）と、未書き込みデータサイズ（REMAIN_W_SIZE_30
2と略す）とを管理する。そのため、書き込み管理部３
００はアドレスカウンタ３０１とデータカウンタ３０２
とを備える。

【００２２】アドレスカウンタ３０１は、ＤＭＡ転送要
求がモード設定部１００に発行されたときに、レジスタ
１０３から入力されるDST_A_103をの初期値として保持
し、さらに、アドレッシングモードがアドレス昇順であ
る場合には、書き込みを完了した部分領域のバイト数に
ついての通知を書き込み決定部３１０から受ける毎に、
通知されたバイト数をREMAIN_W_A_301に加算することに
より、REMAIN_W_A_301が次の部分領域の先頭アドレスを
指すように更新する。上記の書き込みを完了した部分領
域のバイト数は、アクセス制御部１２０によって転送先
の部分領域にデータが書き込まれた時点で、書き込み決
定部３１０から通知される。一方、アドレッシングモー
ドがアドレス固定である場合には、アドレスカウンタ３
０１は、レジスタ１０３から入力されるDST_A_103を記
憶したままＤＭＡ転送中は更新しない。

【００２３】データカウンタ３０２は、ＤＭＡ転送要求
がモード設定部１００に発行されたときに、TRANSFER_S
IZE_101をREMAIN_W_SIZE_302の初期値として保持し、さ
らに、書き込みを完了した部分領域のバイト数が書き込
み決定部３１０から通知される毎に、REMAIN_W_SIZE_30
2から当該バイト数を減算することにより更新する。そ
の結果、REMAIN_R_SIZE_202は、TRANSFER_SIZE_101の内
の未読み出しのデータサイズを表すことになる。

【００２４】書き込み決定部３１０は、部分領域判定部
３１１、アドレスレジスタ３１２、サイズレジスタ３１
３を備え、ＤＭＡ転送要求がモード設定部１００に発行
された後、REMAIN_W_A_301及びREMAIN_W_SIZE_302によ
り特定される未書き込みの記憶領域内における、ページ
境界により区切られる部分領域を判別し、判別した部分
領域毎の先頭アドレス（以下PARTIAL_W_A_312と略す）
をアドレスレジスタ３１２に、判別した部分領域のサイ
ズ（以下PARTIAL_W_SIZE_313と略す）をサイズレジスタ
３１３に設定する。設定後、アクセス制御部１２０から
当該部分領域への書き込みを完了した旨の通知を受ける
と、サイズレジスタ３１３のPARTIAL_W_SIZE_313を、書
き込みを完了したサイズとして書き込み管理部３００に
通知し、再度上記と同様にして次の部分領域を判別して
アドレスレジスタ３１２、サイズレジスタ３１３に次の
部分領域を設定する。

【００２５】図４に、書き込み決定部３１０によって判
別される部分領域の一例を示す。同図は、ＳＤＲＡＭ４
中の転送先の記憶領域の一部分を示している。この転送
先記憶領域は、6008番地から始まる２８バイト分の記憶
領域、つまり、DST_A_103が6008（１６進）番地、TRANS
FER_SIZE_101が２８バイト（７ワード：図中の〜）
であるものとする。ＳＤＲＡＭ４のページサイズは１６
バイト（４ワード）であるので、転送先の記憶領域（図
中の〜）は３つのページに跨って格納されている。

【００２６】この場合、書き込み決定部３１０は、次の
第４〜第６の部分領域を順に判別する。第４の部分領域
は（PARTIAL_W_A_302、PARTIAL_W_SIZE_303）＝(6008,
8)で表されるワードの記憶領域である。第５の部分
領域は(6010,16)で表されるワード〜の記憶領域で
ある。第６の部分領域は(6020,4)で表されるワードの
記憶領域である。このように各部分領域は、ページ境界
を含まないので高速ページアクセスに適している。

【００２７】アクセス決定部１１０は、バッファ管理部
１１１、リード／ライト決定部１１２を備え、読み出し
決定部２１０によって決定された転送元の部分領域から
の読み出し及びバッファ１３０への格納（以下リードと
略す）と、バッファ１３０に格納されたデータの読み出
し及び書き込み決定部３１０によって決定された転送先
の部分領域への書き込み（以下ライトと略す）のうちど
ちらをアクセス制御部１２０に実行させるかを、バッフ
ァ１３０のデータ量に応じて決定する。

【００２８】バッファ管理部１１１は、REMAIN_R_SIZE_
202とREMAIN_W_SIZE_302とが入力され、REMAIN_R_SIZE_
202からREMAIN_W_SIZE_302を減算することにより、バッ
ファ１３０に一時的に保持されているデータ量を算出す
る。リード／ライト決定部１１２は、バッファ管理部１
１１に算出されたデータ量がPARTIAL_W_SIZE_313よりも
小さい場合には、アクセス制御部１２０に読み出しを実
行させると決定し、そうでない場合には、ライトをアク
セス制御部１２０に実行させると決定する。

【００２９】アクセス制御部１２０は、リード／ライト
決定部１１２に決定に従って、読み出し決定部２１０に
より転送元の部分領域からデータを読み出してバッファ
１３０への格納し、また、バッファ１３０に格納された
データを読み出して書き込み決定部３１０によって決定
された転送先の部分領域への書き込みを行なう。バッフ
ァ１３０は、転送元から読み出されたデータを一時的に
保持し、さらに転送先に書き込まれた時点で消去され
る。バッファ１３０のサイズは、３２バイト（２ページ
分）とする。 ＜部分領域判定部２１１の構成例＞図５は、部分領域判
定部２１１の詳細な構成例を示すブロック図である。同
図のように部分領域判定部２１１は、減算器２１１ａ、
比較器２１１ｂ、セレクタ２１１ｃとからなる。

【００３０】減算器２１１ａは、ページサイズに相当す
る定数（１０Ｈ）から、REMAIN_R_A_201の下位４ビット
を減算する。この減算結果は、REMAIN_R_A_201から直近
のページ境界までのバイト数を意味し、本実施の形態で
は図６に示すように４種類の値の何れかになる。比較器
２１１ｂは、減算結果のバイト数（図中のＡ）と、REMA
IN_R_SIZE_202（図中のＢ）との大小関係を比較する。

【００３１】セレクタ２１１ｃは、REMAIN_R_SIZE_202
の方が減算結果よりも大きい場合には減算結果を選択
し、そうでない場合（つまり未読み出しのデータが直近
のページ境界より手前までしか存在しない場合）にはRE
MAIN_R_SIZE_202を選択し、選択結果を次に読み出すべ
き部分領域のデータサイズPARTIAL_R_SIZE_213としてサ
イズレジスタ２１３に出力する。

【００３２】このようにして１つの部分領域のデータサ
イズが決定される。また部分領域の先頭アドレスは、RE
MAIN_R_A_201（アドレスカウンタ２０１によって更新さ
れる）がそのものである。REMAIN_R_A_201は、セレクタ
２１１ｃの出力がサイズレジスタ２１３に設定されるの
と同時に、PARTIAL_R_A_212としてアドレスレジスタ２
１２に設定される。 ＜部分領域判定部３１１＞部分領域判定部３１１も図
７、８に示すような構成により転送先の部分領域を順次
判別する。図７、８は、図５、図６に示した部分領域判
定部２１１とほぼ同様の構成であるので、説明を省略す
る。 ＜動作説明＞以上のように構成された本発明の第１の実
施の形態におけるＤＭＡ転送装置１について、その動作
を説明する。

【００３３】図９は、図３、４に示した転送元、転送先
の記憶領域間において、ＤＭＡ転送する様子を示す説明
図である。この場合、ＣＰＵ２は、モード設定部１００
にTＤＭＡ転送要求として、TRANSFER_SIZE_101＝２８
（バイト、１０進）、SRC_A_102＝５００Ｃ（１６
進）、DST_A_103＝６００８（１６進）を設定し、レジ
スタ１０４にはアドレッシングモードとして転送元、転
送先ともにアドレス昇順を、レジスタ１０５にはアクセ
スサイズとして４バイト）を設定する。

【００３４】この設定を受けて、ＤＭＡ転送装置１は、
転送元の記憶領域からの読み出し（ＳＤＲＡＭ４→バッ
ファ１３０）を同図の（１）（２）（４）の部分領域毎
に、転送先の記憶領域への書き込み（バッファ１３０→
ＳＤＲＡＭ４）を同図の（３）（５）（６）の部分領域
毎に、数字の順に行なう。図１０は、図９のＤＭＡ転送
のタイミングを示すタイムチャートである。同図におい
て、XBRDはリード信号（負論理）、XBWTはライト信号
（負論理）、ADRはアドレス、SIZEはアクセスサイズ、D
ATAはリード／ライトデータ、XACKはアクノリッジ信号
を意味する。これらの信号は、アクセス制御部１２０と
ＳＤＲＡＭＩ／Ｆ３との間で入出力される。以下、順を
追って説明する。

【００３５】（１） ＤＭＡ転送要求の設定により読み
出し管理部２００は、REMAIN_R_A_201＝５００Ｃ（１６
進）、REMAIN_R_SIZE_202＝２８（１０進）を初期値と
して保持する。また、書き込み管理部３００は、REMAIN
_W_A_301＝６００８、REMAIN_W_SIZE_302＝２８を初期
値として保持する。読み出し決定部２１０は、読み出し
管理部２００のREMAIN_R_A_201、REMAIN_R_SIZE_202及
びアドレッシングモード（アドレス昇順）、アクセスサ
イズに基づいて、最初の部分領域のサイズを判別する。
最初の部分領域は、図５の転送元のワードを記憶する
領域と判別され、その結果、アドレスレジスタ２１２、
サイズレジスタ２１３は、PARTIAL_R_A_212＝５００Ｃ
（１６進）、PARTIAL_R_SIZE_213＝４（１０進）に設定
される。

【００３６】これと並行して、書き込み決定部３１０
は、同様に、転送先のワードの記憶領域を最初の部
分領域と判別し、アドレスレジスタ３１２にPARTIAL_W_
A_312＝６００８を、サイズレジスタ３１３にPARTIAL_W
_SIZE_313＝８を設定する。このようにして転送元の部
分領域と転送先の部分領域とが設定された後、アクセス
決定部１１０は、バッファ管理部１１１により管理され
ているバッファ１３０のデータ量が０なので、読み出し
決定部２１０により設定された転送元の部分領域の読み
出しをアクセス制御部１２０に指示する。

【００３７】この指示を受けてアクセス制御部１２０
は、転送元の最初の部分領域（図中のワードを記憶す
る領域）からデータを読み出しバッファ１３０に書き込
む（図９、図１０の（１））。 （２） 転送元の最初の部分領域（ワード）の読み出
し完了後、アクセス制御部１２０は、読み出し決定部２
１０に読み出しを完了した旨を通知し、さらに読み出し
決定部２１０は、PARTIAL_R_SIZE_213を読み出しを完了
したサイズとして読み出し管理部２００に通知する。

【００３８】この通知により、読み出し管理部２００
は、REMAIN_R_A_201、REMAIN_R_SIZE_202を、５０１０
ｈ、２４（バイト）に更新する。一方書き込み決定部３
１０は、アクセス制御部１２０から書き込みを完了した
旨の通知を受けていないので、更新することなくPARTIA
L_W_A_312＝６００８、PARTIAL_W_SIZE_313＝８のまま
である。

【００３９】この時点でアクセス決定部１１０は、バッ
ファ１３０に１ワードしか格納されていないので、読み
出し決定部２１０により設定された転送元の部分領域の
読み出しをすると決定し、その旨をアクセス制御部１２
０に指示する。この指示を受けてアクセス制御部１２０
は、転送元の２番目の部分領域（ワード〜）からデ
ータを高速ページアクセスにより読み出してバッファ１
３０に書き込む（図９、図１０の（２））。

【００４０】（３）転送元の２番目の部分領域の読み出
し完了後、読み出し管理部２００、読み出し決定部２１
０は、REMAIN_R_A_201＝５０２０（１６進）、REMAIN_R
_SIZE_202＝８（１０進）、PARTIAL_R_A_212＝５０２０
（１６進）、PARTIAL_R_SIZE_213 サイズレジスタ２１
３＝８に更新する。この時点でアクセス決定部１１０
は、バッファ１３０に５ワード格納されていなるので、
書き込み決定部３１０により設定された転送先の最初の
部分領域の読み出しをすると決定し、その旨をアクセス
制御部１２０に指示する。

【００４１】この指示を受けてアクセス制御部１２０
は、バッファ１３０からデータを読み出し転送先の最初
の部分領域（ワード）に連続アクセスにより書き込
む（図９、図１０の（３））。（４）〜（６）以下、同
様にＤＭＡ転送装置１は図９、図１０の（４）の部分領
域の読み出し、（５）の部分領域の書き込み、（６）の
部分領域の書き込みを順次行なう。

【００４２】このように、ＤＭＡ転送装置１は図９の
（２）の読み出し、（３）の書き込み（４）の読み出
し、（５）の書き込みでは、高速ページアクセスを行な
う。つまり、ＤＭＡ転送装置１転送元、転送先それぞれ
について、最初と最後の部分領域以外の部分領域に対し
ては１ページを単位として高速ページアクセスを行い、
また、最初と最後の部分領域でも２ワード以上の場合に
高速ページアクセスを行なう。これにより、ＤＭＡ転送
装置１は高速にＤＭＡ転送を完了することができる。ま
た、バッファ１３０の記憶容量は少なくとも２ページ分
（より正確には（２ページのサイズ）−（１ワード））
だけでよい。

【００４３】なお、上記実施の形態では、転送元及び転
送先の両者がＳＤＲＡＭ４である場合を説明したが、い
すれか一方がＳＤＲＡＭ４である場合には、ＳＤＲＡＭ
４に対して部分領域毎にアクセスすればよい。 ＜第２の実施の形態＞本実施の形態のＤＭＡ転送システ
ムは、バッファ１３０を共用する複数のＤＭＡチャネル
を有し、異なるＤＭＡチャネルのＤＭＡ転送要求が競合
していない場合には、各ＤＭＡチャネルともに第１の実
施の形態と同様に部分領域毎にアクセスし、ＤＭＡ転送
要求が競合する場合（ＤＭＡ転送中により優先度の高い
他のＤＭＡチャネルのＤＭＡ転送要求が発行された場
合）には、ＤＭＡ転送を中断して、優先度の高いＤＭＡ
転送を実行してから、元のＤＭＡ転送を再開する。この
中断については、ＤＭＡ転送システムは、優先度の低い
実行中のＤＭＡ転送のバッファに残されたデータを、部
分領域毎のアクセスではなくページ境界とは無関係に順
次転送先に書き込んでバッファを空にしてから、ＤＭＡ
転送を中断する。

【００４４】図１１は、本発明の第２の実施の形態にお
けるＤＭＡ転送システムの構成を示すブロック図であ
る。このＤＭＡ転送システムは、ＤＭＡチャネル０に対
応するＤＭＡ転送装置６、ＤＭＡチャネル１に対応する
ＤＭＡ転送装置７、バッファ１３０、アクセス要求調停
部１４００から構成される。ＤＭＡチャネル１の優先度
はＤＭＡチャネル０の優先度よりも高いものとする。

【００４５】アクセス要求調停部１４００は、ＤＭＡ転
送装置６からのＤＭＡチャネル０のアクセス要求と、Ｄ
ＭＡ転送装置７からのＤＭＡチャネル１のアクセス要求
とが入力され、両者が競合する場合にはそれらを調停す
る。ここでアクセス要求とは、上記部分領域又はページ
境界を含むメモリ領域に対するリード又はライトの要求
をいう。

【００４６】具体的には、アクセス要求調停部１４００
は、ＤＭＡ転送装置６、７にＤＭＡチャネル０、１の未
完了のＤＭＡ転送要求が設定されているか否かを判定す
る。この判定は、例えば、書き込み管理部１３００、書
き込み管理部２３００にそれぞれ保持されている未書き
込みデータサイズ（REMAIN_W_SIZE_1302、REMAIN_W_SIZ
E_2302）が０であるか否かによる。

【００４７】判定の結果、一方のＤＭＡチャネルのＤＭ
Ａ転送要求が設定されている場合には、アクセス要求調
停部１４００は、そのチャネルのアクセス要求を受け付
け、ＳＤＲＡＭ Ｉ／Ｆ３に出力する。ＤＭＡチャネル
１のＤＭＡ転送中により優先度の低いＤＭＡチャネル０
のＤＭＡ転送要求が設定された場合、アクセス要求調停
部１４００は、ＤＭＡチャネル１のＤＭＡ転送が完了し
てから、ＤＭＡチャネル０のアクセス要求を受け付け、
ＳＤＲＡＭ Ｉ／Ｆ３に出力する。

【００４８】ＤＭＡチャネル０のＤＭＡ転送中により優
先度の高いＤＭＡチャネル１のＤＭＡ転送要求が設定さ
れた場合、アクセス要求調停部１４００は、ＤＭＡ転送
装置６に中断指示を出力し、中断指示に応じてＤＭＡ転
送装置６からバッファ１３０が空になった旨の通知を受
けると、ＤＭＡ転送装置７からＤＭＡチャンネル１のア
クセス要求を受け付けＳＤＲＡＭ Ｉ／Ｆ３に出力す
る。これによりＤＭＡチャネル１のＤ間転送が完了する
と、ＤＭＡ転送装置６に再開指示を出力する。

【００４９】ＤＭＡ転送装置６は、モード設定部１１０
０、アクセス決定部１１１０、アクセス制御部１１２
０、読み出し管理部１２００、読み出し決定部１２１
０、書き込み管理部１３００、書き込み決定部１３１０
から構成される。このうちモード設定部１１００、読み
出し管理部１２００、読み出し決定部１２１０、書き込
み管理部１３００は、図２に示したモード設定部１０
０、読み出し管理部２００、読み出し決定部２１０、書
き込み管理部３００と同じ構成要素である。以下同じ構
成要素については説明を省略し、異なる点を中心に説明
する。

【００５０】アクセス決定部１１１０は、図２に示した
アクセス決定部１１０と同じ機能を有し、加えて、アク
セス要求調停部１４００からアクセス制御部１１２０を
介してＤＭＡ転送の中断指示、再開指示により転送中の
ＤＭＡを中断、再開するよう構成される。図１２に示す
ようにアクセス決定部１１１０は、バッファ管理部１１
１１、リード／ライト決定部１１１２から構成される。

【００５１】バッファ管理部１１１１は、図２に示した
バッファ管理部１１１と同様にバッファ１３０のデータ
量を管理する。リード／ライト決定部１１１２は、図２
に示したリード／ライト決定部１１２と比べて次の機能
が追加されている。すなわち、リード／ライト決定部１
１１２は、アクセス制御部１１２０から中断指示を受け
た場合に、以後リードを行なうという決定を行なわず、
部分領域判定部１３１１の動作を一時的に禁止し、バッ
ファ管理部１１１１に算出されたデータ量を書き込み決
定部１３１０に通知し、サイズレジスタ１３１３に当該
データ量を設定する。さらに、バッファ管理部１１１１
に算出されたデータ量が”０”になったとき、バッファ
１３０が空になった旨をアクセス制御部１１２０を介し
てアクセス要求調停部１４００に通知する。

【００５２】また、リード／ライト決定部１１１２は、
ＤＭＡ転送中にアクセス制御部１１２０から再開指示を
受けた場合に、部分領域判定部１３１１の動作禁止を解
除し、図２に示したリード／ライト決定部１１２と同様
の判定を行なう。書き込み決定部１３１０は、図１２に
示すように部分領域判定部１３１１、アドレスレジスタ
１３１２、サイズレジスタ１３１３とからなる。

【００５３】アドレスレジスタ１３１２、サイズレジス
タ１３１３は、図２に示したアドレスレジスタ３１２、
サイズレジスタ３１３と同じである。ただし、PARTIAL_
W_SIZE_313 サイズレジスタ１３１３は、リード／ライ
ト決定部１１１２が中断指示を受けたときは、リード／
ライト決定部１１１２からデータ量を直接設定される。
これにより、サイズレジスタ１３１３には、バッファ１
３０に残っているデータのサイズが設定される。

【００５４】部分領域判定部１３１１は、リード／ライ
ト決定部１１１２により一時的に動作を禁止される点以
外は、図２に示した部分領域判定部３１１と同じであ
る。アクセス制御部１１２０は、図２に示したアクセス
制御部１２０の機能に加えて、アクセス要求調停部１４
００から入力される中断指示及び再開指示をアクセス決
定部１１１０に出力し、アクセス決定部１１１０から入
力されるバッファ１３０が空になった旨の通知をアクセ
ス要求調停部１４００に出力する。

【００５５】ＤＭＡ転送装置７は、モード設定部２１０
０、アクセス決定部２１１０、アクセス制御部２１２
０、読み出し管理部２２００、読み出し決定部２２１
０、書き込み管理部２３００、書き込み決定部２３１０
から構成される。この構成は、図２に示したＤＭＡ転送
装置１と同じ構成であるので説明を省略する。 ＜動作説明＞図１３は、本実施形態のＤＭＡ転送システ
ムにおけるＤＭＡ転送のタイミングを示すタイムチャー
トである。同図において、XBRD、XBWT、ADR、SIZE、DAT
A、XACKは図１０と同じである。同図では、ＤＭＡ転送
装置６（ＤＭＡチャネル０）には図３、４、１０と同様
のＤＭＡ転送要求が設定され、同図のＴ１のタイミング
でＤＭＡ転送装置７（ＤＭＡチャネル１）に他のＤＭＡ
転送要求が設定された場合のタイミングを示す。

【００５６】同図では、（１）（２）（３）は、図１０
と同様に、ＤＭＡチャネル０の転送元の部分領域からの
読み出し（１）（２）と、転送先の部分領域への書き込
み（３）のタイミングを示している。部分領域への書き
込み（３）の実行中に優先度の高いＤＭＡチャネル１の
ＤＭＡ転送要求がモード設定部２１００に設定されたも
のとする。

【００５７】アクセス要求調停部１４００は、ＤＭＡチ
ャネル１のＤＭＡ転送要求が設定されたいると判定し、
既にＤＭＡチャネル０のＤＭＡ転送要求が設定されてい
るので、ＤＭＡ転送装置６に中断指示を出す。この中断
指示により、ＤＭＡ転送装置６内のリード／ライト決定
部１１１２は、同図の（３）が完了したとき、新たにリ
ードを行なうと決定しないで、バッファ１３０内に存在
するデータ量をサイズレジスタ１３１３に設定して、ラ
イトを行なうと決定する。これによりアクセス制御部１
１２０は、ＤＭＡチェネル０の転送データでバッファ１
３０に残っているデータの全てを転送先の記憶領域に書
き込む（同図（７））。

【００５８】この書き込み完了後、リード／ライト決定
部１１１２は、バッファ１３０が空になった旨をアクセ
ス要求調停部１４００に通知する。この通知を受けてア
クセス要求調停部１４００は、ＤＭＡチャネル１に対す
るアクセス要求を優先してＤＭＡ転送装置７から受付け
て、ＳＤＲＡＭ Ｉ／Ｆ３に出力する（同図（８））。

【００５９】この後、アクセス要求調停部１４００は、
ＤＭＡチャネル１のＤＭＡデータ転送が完了しているを
判定した場合、ＤＭＡ転送装置６に再開指示を出す。こ
のように本実施の形態におけるＤＭＡデータ転送システ
ムによれば、各チャネル毎に独立したバッファを備える
必要がなく、回路規模を抑えたままデータ転送中に他の
チャネルから優先度の高いＤＭＡ転送要求が発生した場
合に実行中のＤＭＡ転送を一時中断して、優先度の高い
ＤＭＡ転送要求を先に処理することができる。 ＜第３の実施の形態＞図１４は、本発明の第３の実施の
形態におけるＤＭＡ転送装置８の構成を示すブロック図
である。同図は、図２と比べて、アクセス決定部１１
０、書き込み管理部３００、アクセス制御部１２０、バ
ッファ１３０の代わりにそれぞれアクセス決定部４１１
０、アクセス制御部４１２０、バッファ４１３０を備え
ている点が異なっている。図２と同じ符号の構成要素は
同じ機能を有するので説明を省略し、以下異なる点を中
心に説明する。

【００６０】バッファ４１３０は、書き込みと読み出し
との並行動作可能な２ポートメモリである。バッファ４
１３０の２つのポートは異なるバスに接続されている。
１つのポートはＳＤＲＡＭ Ｉ／Ｆ３を介してＳＤＲＡ
Ｍ４に接続され、他のポートはＳＤＲＡＭ Ｉ／Ｆ４０
０３を介してＳＤＲＡＭ４００４に接続される。いずれ
のポートからも読み出し動作と書き込み動作とが可能で
ある。一方のポートからの書き込み動作と同時に他方の
ポートからの読み出し動作が可能である。

【００６１】アクセス決定部４１１０は、バッファ４１
３０に保持されているデータ量（バイト数）をバッファ
４１３０から直接取得して管理する。したがって、バッ
ファ４１３０に１ワードの書き込み及び読み出しが行わ
れる毎に、アクセス決定部４１１０は、データ量を更新
することになる。さらに、アクセス決定部４１１は、読
み出し決定部２１０に決定された部分領域のサイズ(PAR
TIAL_R_SIZE_213)以上の空き領域がバッファ４１３０に
存在すればリードを行なうと決定し、また、書き込み決
定部３１０に決定された部分領域のサイズ(PARTIAL_W_S
IZE_313)以上のデータがバッファ４１３０に存在すれば
ライトを行なうと決定しする。転送元部分領域のリード
の決定と、転送先の部分領域のライトの決定とは、択一
になされるのではなく独立に行われるので、ライトの決
定タイミングが第１の実施の形態に比べて早くなる。

【００６２】アクセス制御部４１２０は、ＳＤＲＡＭ４
とＳＤＲＡＭ４００４に対する読み出しと書き込みとを
並行して行なう。すなわち、アクセス制御部４１２０
は、読み出し決定部２１０により決定された部分領域の
読み出しを行い、これと並行して、書き込み決定部４３
１０から入力されるアドレスに基づいて転送先領域に書
き込みを行なう。 ＜動作説明＞図１５は、本実施形態のＤＭＡ転送装置に
おけるＤＭＡ転送のタイミングを示すタイムチャートで
ある。

【００６３】同図において上半分はアクセス制御部４１
２０からＳＤＲＡＭ Ｉ／Ｆ３に出力される信号群を、
下半分はＳＤＲＡＭ Ｉ／Ｆ４００３に出力される信号
群を示している。また、転送元はＳＤＲＡＭ４の５００
８番地から７ワード分の領域、転送先はＳＤＲＡＭ４０
０４の６００Ｃ番地から７ワード分の領域としている。

【００６４】図１５と図１０とを比較すると、図１５で
は部分領域への書き込み（同図（３）（５）（６））の
開始タイミングが早くなっている。これは、アクセス決
定部４１１０がバッファ４１３０に保持されているデー
タ量をワード単位に管理しているので、アクセス決定部
４１１０は、転送先の部分領域への書き込みデータサイ
ズ分のデータがバッファ４１３０に書き込まれた時点で
ライトを決定することができるからでである。

【００６５】このように本実施の形態におけるＤＭＡ転
送装置によれば、部分領域毎に高速ページアクセスを行
なうことに加えて、転送元メモリと転送元メモリが異な
るバスに接続されている場合に、転送元メモリからの読
み出しと、転送先メモリへの書き込みを並列に実行する
ことができる。 ＜第４の実施の形態＞第２の実施の形態ではＤＭＡチャ
ネル０、１ともに同一のメモリ（ＳＤＲＡＭ４）又は同
一バス上の異なるメモリを転送対象としていたが、本実
施形態では、異なるバス上のメモリも転送対象とするＤ
ＭＡ転送システムについて説明する。

【００６６】図１６は、本発明の第４の実施の形態にお
けるＤＭＡ転送システムの構成を示すブロック図であ
る。同図は、第２の実施の形態における図１１と比較し
て、アクセス要求調停部１４００の代わりにアクセス要
求調停部４４００を、バッファ１３０の代わりにバッフ
ァ４１３０を備える点が異なっている。図１１と同じ符
号の構成要素は同じ機能であるので説明を省略し、以下
異なる点を中心に説明する。

【００６７】バッファ４１３０は、書き込みと読み出し
との並行動作可能な２ポートメモリである。バッファ４
１３０の２つのポートは異なるバスに接続されている。
１つのポートはＳＤＲＡＭ Ｉ／Ｆ３を介してＳＤＲＡ
Ｍ４に接続され、他のポートはＳＤＲＡＭ Ｉ／Ｆ４０
０３を介してＳＤＲＡＭ４００４に接続される。いずれ
のポートからも読み出し動作と書き込み動作とが可能で
ある。

【００６８】図１７にバッファ４１３０の構成例を示
す。同図のバッファ４１３０は、マルチプレクサ４１３
０ａ、ＦＩＦＯ４１３０ｂ、デマルチプレクサ４１３０
マルチプレクサ４１３０ａ、ＦＩＦＯ４１３０ｂ、デマ
ルチプレクサ４１３０ｃとからなる。ポート０、１は、
いずれもマルチプレクサ４１３０ａ及びデマルチプレク
サ４１３０ｃに接続されている。これにより、バッファ
４１３０は、一方のポートからの書き込み動作と他方の
ポートからの読み出し動作とを並列実行可能である。

【００６９】アクセス要求調停部４４００は、ＤＭＡチ
ャネル０のＤＭＡ転送中に優先度の高いＤＭＡチャネル
１の転送要求が設定され、かつ、ＤＭＡチャネル０の転
送先メモリとＤＭＡチャネル１の転送元メモリが同じメ
モリ又は同一バス上のメモリである場合には、第２の実
施形態におけるアクセス要求調停部１４００と同じ動作
を行う。

【００７０】また、アクセス要求調停部４４００は、Ｄ
ＭＡ転送中に他のＤＭＡチャネルの転送要求が設定さ
れ、転送先メモリとＤＭＡチャネルの転送元メモリが異
なるバス上のメモリである場合には、ＤＭＡ転送におけ
る全転送データについての転送元からの読み出しが完了
し、かつ、バッファ４１３０にＤＭＡチャネルの最初の
部分領域の読み出しサイズ分の空き領域が存在するとい
う状態になった時点で、ＤＭＡチャネルの最初の部分領
域の読み出しを開始する。

【００７１】図１８（ａ）〜図１８（ｆ）に、ＤＭＡチ
ャンネル０の転送先とＤＭＡチャネル１の転送元とが異
なるメモリである場合を示す。同図においてＳＲＣ０、
ＤＳＴ０はＤＭＡチャネル０の転送元の記憶領域、転送
先の記憶領域を、ＳＲＣ１、ＤＳＴ１はＤＭＡチャネル
１の転送元の記憶領域、転送先の記憶領域をそれぞれ示
す。また、図中のを付した破線は、ＤＭＡチャネル０
の最後の部分領域の読み出し（メモリ→バッファ４１３
０）を、の矢線はＤＭＡチャネル０の最後の部分領域
の書き込み（バッファ４１３０→メモリ）を意味する。
またの矢線はＤＭＡチャネル１の最初の部分領域の読
み出し（メモリ→バッファ４１３０）を意味する。アク
セス要求調停部４４００は、ととが異なるバスに接
続された２つのメモリへの書き込みと読み出しであるの
で並列実行する。 ＜動作説明＞図１９は、図１８（ａ）の場合の動作例を
示すタイムチャートである。

【００７２】同図において上半分はアクセス要求調停部
４４００からＳＤＲＡＭ Ｉ／Ｆ３に出力される信号群
を、下半分はＳＤＲＡＭ Ｉ／Ｆ４００３に出力される
信号群を示している。図中のは図１８（ａ）の
に対応する。同図のようにアクセス要求調停部４４
００は、ＤＭＡチャネル０のＤＭＡ転送中に、ＤＭＡチ
ャネル１の転送要求が設定され、ＤＭＡチャンネル０の
転送先とＤＭＡチャネル１の転送元とが異なるメモリ
（ＳＤＲＡＭ４と４００４）である場合には、ＤＭＡチ
ャネル０の全転送データについて転送元からの読み出し
が完了し（図中の完了時点）、かつ、バッファ４１３
０にＤＭＡチャネル１の最初の部分領域の読み出しサイ
ズ分の空き領域が存在するという状態になった時点で
（図中の開始時点）、ＤＭＡチャネル１の最初の部分
領域の読み出しを開始するように制御する。

【００７３】以上のように本実施の形態におけるＤＭＡ
転送システムによれば、ＤＭＡ転送中に他のＤＭＡチャ
ネルのＤＭＡ転送要求が設定され、先行する転送中の転
送先メモリと、新たに設定されたＤＭＡ転送要求の転送
先メモリとが異なるバスに接続されている場合に、アク
セス要求調停部４４００は、先行するＤＭＡ転送の最後
の部分領域の読み出しが完了し、かつバッファ４１３０
に他のＤＭＡチャネルの最初の部分領域のサイズ分の空
きが生じた時点で、新たなＤＭＡ転送要求の読み出しを
開始するので、連続する２つのＤＭＡ転送要求によるバ
ス使用効率を向上させることができる。

【００７４】なお、図１８（ａ）〜（ｆ）では、ＤＭＡ
チャネル０のＤＭＡ転送中にＤＭＡチャネル１のＤＭＡ
転送要求が設定された場合を示しているが、逆の場合つ
まりＤＭＡチャネル１のＤＭＡ転送中にＤＭＡチャネル
０のＤＭＡ転送要求が設定された場合も、先行するＤＭ
Ａ転送の転送先メモリと新たなＤＭＡ転送の転送元メモ
リとが異なるバス上にある限り同様である。

【００７５】本実施の形態におけるＤＭＡ転送システム
は、３つ以上のＤＭＡ転送装置を備える構成としてもよ
い。その場合、アクセス要求調停部は、全てのＤＭＡ転
送装置から最後の部分領域の読み出しを完了したことを
検出し、かつ、各ＤＭＡ転送装置における転送先と転送
元のメモリを判別し、それらに基づいて図１９のような
制御を行うようにすればよい。 ＜その他＞なお、上記各実施の形態において、転送元及
び転送先が何れも高速ページアクセス可能なメモリであ
ることを前提に説明したが、転送元及び転送先の一方が
高速ページアクセス可能なメモリである場合には、高速
ページアクセス可能なメモリに対してのみ、ページ境界
で区切られた部分領域毎にアクセスすることになる。例
えば、高速ページアクセス可能なメモリと、固定アドレ
スが割り当てられたＩ／Ｏとの間のＤＭＡ転送であって
も、メモリに対する高速ページアクセスを保証すること
ができ、かつバッファ１３０又は４１３０のバッファ容
量が少なくてもよい。

【００７６】また、上記第１の実施の形態において減算
器２１１ａの代わりに、図６のREMAIN_R_A_201の下位４
ビットを入力し、減算結果と同じ値を出力する入出力論
理をもつ論理回路又はテーブルを備えてもよい。

【００７７】

【発明の効果】（１）本発明のＤＭＡ転送装置は、高速
ページアクセスに対応するメモリを対象とするＤＭＡ転
送装置であって、転送対象となるメモリ領域を構成する
複数の部分領域であって、前記メモリ領域の先頭とペー
ジ境界との間、ページ境界間及びページ境界と前記メモ
リ領域の末尾との間の各部分領域を判別する判別手段
と、判別された部分領域毎に高速ページアクセスを行な
うアクセス手段とを備える。

【００７８】この構成によれば、ＤＭＡ転送装置は、転
送元と転送先の少なくとも一方が高速ページアクセス可
能なメモリである場合に、転送対象のメモリ領域内にお
いてページ境界により区切られた部分領域毎に、高速ペ
ージアクセスすることを保証できる。その結果、本ＤＭ
Ａ転送装置は、メモリの性能を犠牲にすることなく、高
速ページアクセス可能なメモリと相性が良く、バスの遊
休期間を低減しＤＭＡ転送時間を短縮することができ
る。

【００７９】（２）前記判別手段は、転送対象となる領
域の先頭アドレスを初期値として保持し、アクセス手段
により高速ページアクセスがなされる毎に、保持内容を
転送対象のメモリ領域のうち未転送の領域の先頭アドレ
スに更新するアドレス更新手段と、転送対象となる領域
のデータサイズを初期値として保持し、アクセス手段に
より高速ページアクセスがなされる毎に保持内容を、転
送対象のデータサイズのうちの未転送データサイズに更
新するデータサイズ更新手段と、アドレス更新手段に初
期値として保持される先頭アドレスから直近のページ境
界までの部分領域を判別し、アドレス更新手段が更新す
る毎に、更新後の先頭アドレスから直近のページ境界又
は前記メモリ領域の末尾までの次の部分領域を判別する
部分領域判別手段とを備えるように構成してもよい。

【００８０】この構成によれば、判別手段は、高速ペー
ジアクセスがなされる毎に、転送対象のメモリ領域の先
頭から直近のページ境界までの部分領域、そのページ境
界から次のページ境界までの部分領域、・・・、ページ
境界から前記メモリ領域の末尾までの部分領域というよ
うに複数の部分領域を順次判別することと、アクセス手
段が各部分領域に対して高速ページアクセスすることと
を並行して行なうことができる。

【００８１】（３）前記部分領域判別手段は、アドレス
更新手段に保持された先頭アドレスから直近のページ境
界または前記メモリ領域の末尾までのサイズを判別する
サイズ判別手段と、サイズ判別手段により判別されたサ
イズを部分領域のサイズとして保持するサイズ保持手段
とを備え、前記アクセス手段は、アドレス更新手段に保
持されてい先頭アドレスからサイズ保持手段に保持され
たサイズ分の部分領域を高速ページアクセスするように
構成してもよい。

【００８２】この構成によれば、部分領域判定手段は、
先頭アドレスとサイズとの組みというパラメータにより
表される部分領域を判別するので、アクセス手段に高速
ページアクセスに適したパラメータを出力することがで
きる。 （４）前記サイズ判別手段は、ページ領域のサイズか
ら、アドレス更新手段に保持された先頭アドレスの下位
ビットであってページ領域内の相対位置を表す下位ビッ
トを減算することにより、直近のページ境界までのサイ
ズを算出する減算手段と、減算手段により算出されたサ
イズと、データサイズ更新手段に保持された未転送デー
タサイズとを比較する比較手段と、比較手段の比較の結
果、大きくない方を選択する選択手段とを備え、前記サ
イズ保持手段は、選択手段の選択結果を部分領域のサイ
ズとして保持する構成としてもよい。

【００８３】この構成によれば、サイズ判定手段は、減
算と比較という簡単な構成により部分領域のサイズを判
別することができる。 （５）また、本発明のＤＭＡ転送装置は、高速ページア
クセスに対応するメモリを転送対象とするＤＭＡ転送装
置であって、転送元となる第１メモリ領域を構成する複
数の転送元部分領域であって、前記第１メモリ領域の先
頭、ページ境界及び前記第１メモリ領域の末尾の何れか
とページ境界とにより区切られた複数の転送元部分領域
を判別する第１判別手段と、転送先となる第２メモリ領
域を構成する複数の転送先部分領域であって、前記第２
メモリ領域の先頭、ページ境界及び前記第２メモリ領域
の末尾の何れかとページ境界とにより区切られた複数の
転送先部分領域を判別する第２判別手段と、第１判別手
段に判別された転送元部分領域から高速ページアクセス
によりデータを読み出し、第２判別手段により判別され
た転送先部分領域に読み出されたデータを高速ページア
クセスにより書き込むアクセス手段とを備える。

【００８４】この構成によれば、ＤＭＡ転送装置は、転
送元と転送先とが高速ページアクセス可能なメモリであ
る場合に、転送対象の第１、第２メモリ領域内において
ページ境界により区切られた転送元部分領域、転送先部
分領域毎に、高速ページアクセスすることを保証でき
る。その結果、本ＤＭＡ転送装置は、メモリの性能を犠
牲にすることなく、高速ページアクセス可能なメモリと
相性が良く、バスの遊休期間を低減しＤＭＡ転送時間を
短縮することができる。

【００８５】（６）前記第１判別手段は、第１メモリ領
域の先頭アドレスを初期値として保持し、アクセス手段
のアクセスに応じて保持内容を、第１メモリ領域のうち
未転送の領域の先頭アドレスに更新する第１アドレス更
新手段と、第１メモリ領域のデータサイズを初期値とし
て保持し、アクセス手段のアクセスに応じて保持内容
を、第１メモリ領域のデータサイズのうちの未転送デー
タサイズに更新する第１データサイズ更新手段と、第１
アドレス更新手段に初期値として保持された先頭アドレ
スから直近のページ境界までの転送元部分領域を判別
し、第１アドレス更新手段が更新する毎に、更新後の先
頭アドレスから直近のページ境界又は前記第１メモリ領
域の末尾までの次の転送元部分領域を判別する第１部分
領域判別手段とを備える。

【００８６】この構成によれば、第１判別手段は、高速
ページアクセスがなされる毎に、第１メモリ領域の先頭
から直近のページ境界までの転送元部分領域、そのペー
ジ境界から次のページ境界までの転送元部分領域、・・
・、ページ境界から前記第１メモリ領域の末尾までの転
送元部分領域というように複数の転送元部分領域を順次
判別することと、アクセス手段が各転送元部分領域に対
して高速ページアクセスすることとを並行して行なうこ
とができる。

【００８７】（７）また、前記第１部分領域判別手段
は、第１アドレス更新手段に保持された先頭アドレスか
ら直近のページ境界または前記第１メモリ領域の末尾ま
でのデータサイズを判別する第１サイズ判別手段と、第
１サイズ判別手段により判別されたサイズを転送元部分
領域のサイズとして保持する第１サイズ保持手段とを備
える。前記アクセス手段は、第１アドレス保持手段に保
持された先頭アドレスから、第１サイズ保持手段に保持
されたサイズ分の転送元部分領域を高速ページアクセス
により読み出す。

【００８８】この構成によれば、第１部分領域判定手段
は、先頭アドレスとサイズとの組みというパラメータに
より表される部分領域を判別するので、アクセス手段に
高速ページアクセスに適したパラメータを出力すること
ができる。 （８）前記第１サイズ判別手段は、ページ領域のサイズ
から、第１アドレス更新手段に保持された先頭アドレス
の下位ビットであってページ領域内の相対位置を表す下
位ビットを減算することにより、直近のページ境界まで
のサイズを算出する第１減算手段と、第１減算手段によ
り算出されたサイズと、第１データサイズ更新手段に保
持された未転送データサイズとを比較する第１比較手段
と、第１比較手段の比較の結果、大きくない方を選択す
る第１選択手段とを備え、前記第１サイズ保持手段は、
第１選択手段の選択結果を部分領域のサイズとして保持
する。

【００８９】この構成によれば、第１サイズ判定手段
は、減算と比較という簡単な構成により部分領域のサイ
ズを判別することができる。 （９）前記第２判別手段は、第２メモリ領域の先頭アド
レスを初期値として保持し、アクセス手段のアクセスに
応じて保持内容を、第２メモリ領域のうち未転送の領域
の先頭アドレスに更新する第２アドレス更新手段と、第
２メモリ領域のデータサイズを初期値として保持し、ア
クセス手段のアクセスに応じて保持内容を、第２メモリ
領域のデータサイズのうちの未転送データサイズに更新
する第２データサイズ更新手段と、第２アドレス更新手
段に初期値として保持された先頭アドレスから直近のペ
ージ境界までの転送先部分領域を判別し、第２アドレス
更新手段が更新する毎に、更新後の先頭アドレスから直
近のページ境界又は前記第２メモリ領域の末尾までの次
の転送先部分領域を判別する第２部分領域判別手段とを
備える。

【００９０】この構成によれば、第２判別手段が第２メ
モリ領域の先頭から直近のページ境界までの部分領域、
そのページ境界から次のページ境界までの部分領域、・
・・、ページ境界から前記メモリ領域の末尾までの部分
領域というように複数の部分領域を順次判別すること
と、アクセス手段が各部分領域に対して高速連続アクセ
スすることとを並行して行なうことができる。

【００９１】（１０）前記第２部分領域判別手段は、第
２アドレス更新手段に保持された先頭アドレスから直近
のページ境界または前記第２メモリ領域の末尾までのサ
イズを判別する第２サイズ判別手段と、第２サイズ判別
手段により判別されたサイズを転送先部分領域のサイズ
として保持する第２サイズ保持手段とを備え、前記アク
セス手段は、第２アドレス保持手段に保持された先頭ア
ドレスから、第２サイズ保持手段に保持されたサイズ分
の転送先部分領域を高速ページアクセスに書き込む。

【００９２】この構成によれば、第２部分領域判別手段
は、転送対象のメモリ領域の先頭から直近のページ境界
までの部分領域、そのページ境界から次のページ境界ま
での部分領域、・・・、ページ境界から前記メモリ領域
の末尾までの部分領域というように複数の部分領域を順
次判別することと、アクセス手段が各部分領域に対して
高速連続アクセスすることとを並行して行なうことがで
きる。

【００９３】（１１）前記第２サイズ判別手段は、ペー
ジ領域のサイズから、第２アドレス更新手段に保持され
た先頭アドレスの下位ビットであってページ領域内の相
対位置を表す下位ビットを減算することにより、直近の
ページ境界までのサイズを算出する第２減算手段と、第
２減算手段により算出されたサイズと、第２データサイ
ズ更新手段に保持された未転送データサイズとを比較す
る第２比較手段と、第２比較手段の比較の結果、大きく
ない方を選択する第２選択手段とを備え、前記第２サイ
ズ保持手段は、第２選択手段の選択結果を部分領域のサ
イズとして保持する。

【００９４】この構成によれば、第２サイズ判定手段
は、減算と比較という簡単な構成により部分領域のサイ
ズを判別することができる。 （１２）また、本発明のＤＭＡ転送装置は、転送元とな
る第１メモリ領域を構成する複数の転送元部分領域であ
って、前記第１メモリ領域の先頭とページ境界との間、
ページ境界間及びページ境界と前記第１メモリ領域の末
尾との間の各転送元部分領域を判別する第１判別手段
と、転送先となる第２メモリ領域を構成する複数の転送
先部分領域であって、前記第２メモリ領域の先頭とペー
ジ境界との間、ページ境界間及びページ境界と前記第２
メモリ領域の末尾との間の各転送先部分領域を判別する
第２判別手段と、第１判別手段に判別された転送元部分
領域から高速ページアクセスによりデータを読み出して
バッファ手段に格納し、バッファ手段に格納されたデー
タを第２判別手段により判別された転送先部分領域に高
速ページアクセスにより書き込むアクセス手段とを備え
る。

【００９５】この構成によれば、ＤＭＡ転送装置は、転
送元と転送先の両者が高速ページアクセス可能なメモリ
である場合に、転送元の第１メモリ領域内においてペー
ジ境界により区切られた転送元部分領域毎に高速ページ
アクセスによる読み出しをすることを保証できる。加え
て、転送先の第２メモリ領域内においてページ境界によ
り区切られた転送先部分領域毎に高速yージアクセスに
よる書き込みをすることを保証できる。その結果、バス
の遊休期間を低減しＤＭＡ転送時間を短縮することがで
きる。

【００９６】（１３）また、前記第１メモリ領域と第２
メモリ領域とは、同一メモリ内の領域又は同じバスに接
続された異なるメモリ内の領域であって、前記アクセス
手段は、バッファ手段に保持されているデータのサイズ
及びバッファ手段の空きサイズと、転送元部分領域のサ
イズ及び転送先部分領域のサイズとを比較して、比較結
果に応じて転送元部分領域の読み出しと転送先部分領域
の書き込みの何れを行なうかを決定するリード／ライト
決定手段と、リード／ライト決定手段の決定に従って転
送元部分領域からの読み出しと転送先部分領域への書き
込みとを行なうアクセス制御手段とを備える。

【００９７】（１４）前記バッファ手段は、ページ領域
の２倍からメモリのアクセスサイズを引いた容量を少な
くとも有し、前記リード／ライト決定手段は、バッファ
手段の空きサイズが第１判別手段により判別された転送
元部分領域のサイズ以上である場合はリードを行なうと
判定し、バッファ管理手段に取得されたデータサイズ
が、第２判別手段により判別された転送先部分領域のサ
イズ以上である場合は、ライトを行なうと決定する。

【００９８】この構成によれば、転送元部分領域毎に高
速ページアクセスによる読み出しを行い、転送先部分領
域毎にも高速ページアクセスによる書き込みをすること
を保証できる。さらに、バッファ手段の記憶容量は、ペ
ージ領域の２倍からメモリのアクセスサイズを引いた容
量を少なくとも有するだけでよいので、少ないバッファ
容量で効率よくＤＭＡ転送を実現できる。

【００９９】（１５）前記バッファ手段は２つのバスに
接続される２ポートメモリであり、前記第１メモリ領域
と第２メモリ領域とは、異なるバスに接続されたメモリ
内の領域であり、前記アクセス手段は、バッファ手段に
保持されているデータのサイズとバッファ手段の空きサ
イズとに応じて、転送元部分領域からの読み出しを行な
うか否かと決定し、これと独立に、転送先部分領域への
書き込みを行なうか否かを決定するリード／ライト決定
手段と、リード／ライト決定手段の決定に従って転送元
部分領域からの読み出しと転送先部分領域への書き込み
とを行なうアクセス制御手段とを備える。

【０１００】この構成によれば、転送元の第１メモリ領
域と転送先の第２メモリ領域とが異なるバスに接続され
たメモリ内の領域である場合に、ページ境界で区切られ
た転送元部分領域からバッファへの転送と、バッファか
ら転送先部分領域への転送とを並行して行うことがで
き、しかも、少ないバッファ容量で効率よくＤＭＡ転送
を実現できる。

【０１０１】（１７）本発明は、優先度が異なる複数の
ＤＭＡチャネルを有するＤＭＡ転送システムであって、
ＤＭＡチャネル毎に設けられ、対応するＤＭＡチャネル
のＤＭＡ転送要求を受付け、ＤＭＡ転送の完了までＤＭ
Ａ転送要求を保持する複数の受付手段と、ＤＭＡチャネ
ル毎に設けられ、対応するＤＭＡチャネルのＤＭＡ転送
要求に指定された転送対象のメモリ領域について、当該
メモリ領域を構成する複数の部分領域であって、前記メ
モリ領域の先頭とページ境界との間、ページ境界間及び
ページ境界と前記メモリ領域の末尾との間の各部分領域
を判別する複数の判別手段と、ＤＭＡチャネル毎に設け
られ、対応するＤＭＡチャネルの判別手段により判別さ
れた部分領域毎に高速ページアクセスを指示するアクセ
ス要求を生成する複数のアクセス要求生成手段と、各Ｄ
ＭＡチャネルに共用され、転送すべきデータを一時的に
保持するバッファ手段と、調停手段とを備える。ここ
で、調停手段は、複数の受付け手段において、ただ１つ
のＤＭＡチャネルに対するＤＭＡ転送要求が保持されて
いる場合には、当該ＤＭＡチャネルに対応するアクセス
要求に従ってアクセスを行い、ＤＭＡ転送要求が保持さ
れていて、かつ、優先度の高いＤＭＡチャネルに対する
ＤＭＡ転送要求が受付けられた場合には、先行するＤＭ
Ａ転送要求のＤＭＡチャネルに対応する判別手段及びア
クセス要求生成手段に対してバッファ手段を空にしてか
ら中断するよう指示し、バッファ手段が空になった時点
で優先度の高いＤＭＡチャネルのアクセス要求に従って
アクセスを行い、優先度の高いＤＭＡ転送完了後に、先
行するＤＭＡ転送要求のＤＭＡチャネルに対応する判別
手段及びアクセス要求生成手段に対してＤＭＡ転送を再
開するよう指示する。

【０１０２】この構成によれば、転送対象のメモリ領域
内においてページ境界により区切られた部分領域毎に、
高速ページアクセスすることを保証できるとともに、Ｄ
ＭＡ転送中に優先度の高い他のＤＭＡ転送要求が受け付
けられた場合に、先行するＤＭＡ転送を中断して、優先
度の高いＤＭＡ転送に切り替えて実行することができ
る。

【０１０３】（１８）前記先行するＤＭＡチャネルに対
応する判別手段は、調停手段から中断を指示されたと
き、バッファ手段に保持されているデータに対応する転
送先領域を判別し、前記先行するＤＭＡチャネルに対応
するアクセス要求生成手段は、調停手段から中断を指示
されたとき、判別手段に判別された転送先領域に対する
アクセス要求を生成し、前記調停手段は当該アクセス要
求に従って高速ページアクセスを行う。

【０１０４】この構成にうよれば、調停手段から中断を
指示されたとき、判別手段がバッファ手段に保持されて
いるデータに対応する転送先領域を判別し、アクセス要
求手段が判別された転送先領域にバッファ手段内のデー
タを書き込むようアクセス要求を生成し、調停手段が当
該アクセス要求を実行するので、中断指示後速やかにバ
ッファ手段を空にし、優先度の高いＤＭＡチャネルに移
行することができる。

【０１０５】（１９）前記先行するＤＭＡチャネルに対
応する判別手段は、調停手段から再開を指示されたと
き、転送対象のメモリ領域中の未転送の領域を構成する
部分領域を判別する。この構成によれば、再開を指示さ
れたとき判別手段は、中断されていた未転送領域から部
分領域の判別を再開するので、再開指示の後速やかに元
のＤＭＡ転送に復帰することができる。

【０１０６】（２０）また、本発明は、複数のＤＭＡチ
ャネルを有するＤＭＡ転送システムであって ＤＭＡチ
ャネル毎に設けられ、対応するＤＭＡチャネルのＤＭＡ
転送要求を受付け、ＤＭＡ転送の完了までＤＭＡ転送要
求を保持する複数の受付手段と、ＤＭＡチャネル毎に設
けられ、対応するＤＭＡチャネルのＤＭＡ転送要求に指
定された転送対象のメモリ領域について、当該メモリ領
域を構成する複数の部分領域であって、前記メモリ領域
の先頭とページ境界との間、ページ境界間及びページ境
界と前記メモリ領域の末尾との間の各部分領域を判別す
る複数の判別手段と、ＤＭＡチャネル毎に設けられ、対
応するＤＭＡチャネルの判別手段により判別された部分
領域毎に高速ページアクセスを指示するアクセス要求を
生成する複数のアクセス要求生成手段と、各ＤＭＡチャ
ネルに共用され、２つのバスに接続された２ポートメモ
リでありるバッファ手段と、調停手段とを備える。ここ
で、調停手段は、複数の受付け手段において、ただ１つ
のＤＭＡチャネルに対するＤＭＡ転送要求が保持されて
いる場合には、当該ＤＭＡチャネルに対応するアクセス
要求に従ってアクセスを行い、既にＤＭＡ転送要求が保
持されていて、かつ、他のＤＭＡチャネルに対するＤＭ
Ａ転送要求が受付けられ、かつ、先行するＤＭＡ転送の
転送先と新たなＤＭＡ転送の転送元とが異なるバス上の
メモリである場合には、転送中の全転送データについて
の転送元からの読み出しが完了し、かつ、バッファ手段
に他のＤＭＡチャネルの最初の部分領域の読み出しサイ
ズ分の空き領域が存在するという状態になった時点で、
他のＤＭＡチャネルの最初の部分領域の読み出しを開始
する。

【０１０７】この構成によれば、転送対象のメモリ領域
内においてページ境界により区切られた部分領域毎に、
高速ページアクセスすることを保証できるとともに、先
行するＤＭＡ転送においてメモリ領域からバッファへの
全データの読み出しが終わった後、先行するＤＭＡ転送
の書き込みと、新たなＤＭＡ転送の書き込みとを並列に
実行することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態におけるＤＭＡ転送
装置を備える情報処理装置の主要部の構成を示すブロッ
ク図である。

【図２】ＤＭＡ転送装置の構成を示すブロック図であ
る。

【図３】読み出し決定部によって判別される部分領域の
一例を示す。

【図４】書き込み決定部によって判別される部分領域の
一例を示す。

【図５】部分領域判定部の詳細な構成例を示すブロック
図である。

【図６】ページサイズに相当する定数から、未読み出し
の領域の先頭アドレスの下位４ビットを減算した結果で
あって、当該先頭アドレスからから直近のページ境界ま
でのバイト数を示す図である。

【図７】部分領域判定部の詳細な構成例を示すブロック
図である。

【図８】ページサイズに相当する定数から、未書き込み
の領域の先頭アドレスの下位４ビットを減算した結果で
あって、当該先頭アドレスからから直近のページ境界ま
でのバイト数を示す図である。

【図９】図３、４に示した転送元、転送先の記憶領域間
において、ＤＭＡ転送する様子を示す説明図である。

【図１０】図９のＤＭＡ転送のタイミングを示すタイム
チャートである。

【図１１】本発明の第２の実施の形態におけるＤＭＡ転
送システムの構成を示すブロック図である。

【図１２】アクセス決定部の詳細な構成を示すブロック
図である。

【図１３】ＤＭＡ転送システムにおけるＤＭＡ転送のタ
イミングを示すタイムチャートである。

【図１４】本発明の第３の実施の形態におけるＤＭＡ転
送装置８の構成を示すブロック図である。

【図１５】本実施形態のＤＭＡ転送装置におけるＤＭＡ
転送のタイミングを示すタイムチャートである。

【図１６】本発明の第４の実施の形態におけるＤＭＡ転
送システムの構成を示すブロック図である。

【図１７】２ポートのバッファの構成例を示す。

【図１８】ＤＭＡチャンネル０の転送先とＤＭＡチャネ
ル１の転送元とが異なるメモリである場合を示す説明図
である。。

【図１９】図１８（ａ）の場合の動作例を示すタイムチ
ャートである。

【符号の説明】

１ ＤＭＡ転送装置 ２ ＣＰＵ ３ ＳＤＲＡＭ Ｉ／Ｆ ４ ＳＤＲＡＭ ５ Ｉ／Ｏ部 １００ モード設定部 １０１〜１０５ レジスタ １１０ アクセス決定部 １１１ バッファ管理部 １１２ リード／ライト決定部 １２０ アクセス制御部 １３０ バッファ ２００ 読み出し管理部 ２０１ アドレスカウンタ ２０２ データカウンタ ２１０ 読み出し決定部 ２１１ 部分領域判定部 ２１１ａ 減算器 ２１１ｂ 比較器 ２１１ｃ セレクタ ２１２ アドレスレジスタ ２１３ サイズレジスタ ３００ 書き込み管理部 ３０１ アドレスカウンタ ３０２ データカウンタ ３１０ 書き込み決定部 ３１１ 部分領域判定部 ３１２ アドレスレジスタ ３１３ サイズレジスタ ４１１ アクセス決定部

Claims (20)

【特許請求の範囲】
1. 【請求項１】 高速ページアクセスに対応するメモリを
   対象とするＤＭＡ転送装置であって、 転送対象となるメモリ領域を構成する複数の部分領域で
   あって、前記メモリ領域の先頭、ページ境界及び前記メ
   モリ領域の末尾の何れかとページ境界とにより区切られ
   た複数の部分領域を判別する判別手段と、 判別された部分領域毎に高速ページアクセスを行なうア
   クセス手段と、 を備えることを特徴とするＤＭＡ転送装置。
2. 【請求項２】 前記判別手段は、 転送対象となる領域の先頭アドレスを初期値として保持
   し、アクセス手段により高速ページアクセスがなされる
   毎に、保持内容を転送対象のメモリ領域のうち未転送の
   領域の先頭アドレスに更新するアドレス更新手段と、 転送対象となる領域のデータサイズを初期値として保持
   し、アクセス手段により高速ページアクセスがなされる
   毎に保持内容を、転送対象のデータサイズのうちの未転
   送データサイズに更新するデータサイズ更新手段と、 アドレス更新手段に初期値として保持される先頭アドレ
   スから直近のページ境界までの部分領域を判別し、アド
   レス更新手段が更新する毎に、更新後の先頭アドレスか
   ら直近のページ境界又は前記メモリ領域の末尾までの次
   の部分領域を判別する部分領域判別手段とを備えること
   を特徴とする請求項１記載のＤＭＡ転送装置。
3. 【請求項３】 前記部分領域判別手段は、 アドレス更新手段に保持された先頭アドレスから直近の
   ページ境界または前記メモリ領域の末尾までのサイズを
   判別するサイズ判別手段と、 サイズ判別手段により判別されたサイズを部分領域のサ
   イズとして保持するサイズ保持手段とを備え、 前記アクセス手段は、アドレス更新手段に保持されてい
   先頭アドレスからサイズ保持手段に保持されたサイズ分
   の部分領域を高速ページアクセスすることを特徴とする
   請求項２記載のＤＭＡ転送装置。
4. 【請求項４】 前記サイズ判別手段は、 ページ領域のサイズから、アドレス更新手段に保持され
   た先頭アドレスの下位ビットであってページ領域内の相
   対位置を表す下位ビットを減算することにより、直近の
   ページ境界までのサイズを算出する減算手段と、 減算手段により算出されたサイズと、データサイズ更新
   手段に保持された未転送データサイズとを比較する比較
   手段と、 比較手段の比較の結果、大きくない方を選択する選択手
   段とを備え、 前記サイズ保持手段は、選択手段の選択結果を部分領域
   のサイズとして保持することを特徴とする請求項３記載
   のＤＭＡ転送装置。
5. 【請求項５】 高速ページアクセスに対応するメモリを
   転送対象とするＤＭＡ転送装置であって、 転送元となる第１メモリ領域を構成する複数の転送元部
   分領域であって、前記第１メモリ領域の先頭、ページ境
   界及び前記第１メモリ領域の末尾の何れかとページ境界
   とにより区切られた複数の転送元部分領域を判別する第
   １判別手段と、 転送先となる第２メモリ領域を構成する複数の転送先部
   分領域であって、前記第２メモリ領域の先頭、ページ境
   界及び前記第２メモリ領域の末尾の何れかとページ境界
   とにより区切られた複数の転送先部分領域を判別する第
   ２判別手段と、 第１判別手段に判別された転送元部分領域から高速ペー
   ジアクセスによりデータを読み出し、第２判別手段によ
   り判別された転送先部分領域に読み出されたデータを高
   速ページアクセスにより書き込むアクセス手段とを備え
   ることを特徴とするＤＭＡ転送装置。
6. 【請求項６】 前記第１判別手段は、 第１メモリ領域の先頭アドレスを初期値として保持し、
   アクセス手段のアクセスに応じて保持内容を、第１メモ
   リ領域のうち未転送の領域の先頭アドレスに更新する第
   １アドレス更新手段と、 第１メモリ領域のデータサイズを初期値として保持し、
   アクセス手段のアクセスに応じて保持内容を、第１メモ
   リ領域のデータサイズのうちの未転送データサイズに更
   新する第１データサイズ更新手段と、 第１アドレス更新手段に初期値として保持された先頭ア
   ドレスから直近のページ境界までの転送元部分領域を判
   別し、第１アドレス更新手段が更新する毎に、更新後の
   先頭アドレスから直近のページ境界又は前記第１メモリ
   領域の末尾までの次の転送元部分領域を判別する第１部
   分領域判別手段とを備えることを特徴とする請求項５記
   載のＤＭＡ転送装置。
7. 【請求項７】 前記第１部分領域判別手段は、 第１アドレス更新手段に保持された先頭アドレスから直
   近のページ境界または前記第１メモリ領域の末尾までの
   データサイズを判別する第１サイズ判別手段と、 第１サイズ判別手段により判別されたサイズを転送元部
   分領域のサイズとして保持する第１サイズ保持手段とを
   備え、 前記アクセス手段は、第１アドレス保持手段に保持され
   た先頭アドレスから、第１サイズ保持手段に保持された
   サイズ分の転送元部分領域を高速ページアクセスにより
   読み出すことを特徴とする請求項６記載のＤＭＡ転送装
   置。
8. 【請求項８】 前記第１サイズ判別手段は、 ページ領域のサイズから、第１アドレス更新手段に保持
   された先頭アドレスの下位ビットであってページ領域内
   の相対位置を表す下位ビットを減算することにより、直
   近のページ境界までのサイズを算出する第１減算手段
   と、 第１減算手段により算出されたサイズと、第１データサ
   イズ更新手段に保持された未転送データサイズとを比較
   する第１比較手段と、 第１比較手段の比較の結果、大きくない方を選択する第
   １選択手段と、を備え、 前記第１サイズ保持手段は、第１選択手段の選択結果を
   部分領域のサイズとして保持することを特徴とする請求
   項７記載のＤＭＡ転送装置。
9. 【請求項９】 前記第２判別手段は、 第２メモリ領域の先頭アドレスを初期値として保持し、
   アクセス手段のアクセスに応じて保持内容を、第２メモ
   リ領域のうち未転送の領域の先頭アドレスに更新する第
   ２アドレス更新手段と、 第２メモリ領域のデータサイズを初期値として保持し、
   アクセス手段のアクセスに応じて保持内容を、第２メモ
   リ領域のデータサイズのうちの未転送データサイズに更
   新する第２データサイズ更新手段と、 第２アドレス更新手段に初期値として保持された先頭ア
   ドレスから直近のページ境界までの転送先部分領域を判
   別し、第２アドレス更新手段が更新する毎に、更新後の
   先頭アドレスから直近のページ境界又は前記第２メモリ
   領域の末尾までの次の転送先部分領域を判別する第２部
   分領域判別手段とを備えることを特徴とする請求項８記
   載のＤＭＡ転送装置。
10. 【請求項１０】 前記第２部分領域判別手段は、 第２アドレス更新手段に保持された先頭アドレスから直
    近のページ境界または前記第２メモリ領域の末尾までの
    サイズを判別する第２サイズ判別手段と、 第２サイズ判別手段により判別されたサイズを転送先部
    分領域のサイズとして保持する第２サイズ保持手段とを
    備え、 前記アクセス手段は、第２アドレス保持手段に保持され
    た先頭アドレスから、第２サイズ保持手段に保持された
    サイズ分の転送先部分領域を高速ページアクセスに書き
    込むことを特徴とする請求項９記載のＤＭＡ転送装置。
11. 【請求項１１】 前記第２サイズ判別手段は、ページ領
    域のサイズから、第２アドレス更新手段に保持された先
    頭アドレスの下位ビットであってページ領域内の相対位
    置を表す下位ビットを減算することにより、直近のペー
    ジ境界までのサイズを算出する第２減算手段と、 第２減算手段により算出されたサイズと、第２データサ
    イズ更新手段に保持された未転送データサイズとを比較
    する第２比較手段と、 第２比較手段の比較の結果、大きくない方を選択する第
    ２選択手段とを備え、 前記第２サイズ保持手段は、第２選択手段の選択結果を
    部分領域のサイズとして保持することを特徴とする請求
    項１０記載のＤＭＡ転送装置。
12. 【請求項１２】 高速ページアクセスに対応するメモリ
    を転送対象とするＤＭＡ転送装置であって、 転送元となる第１メモリ領域を構成する複数の転送元部
    分領域であって、前記第１メモリ領域の先頭、ページ境
    界及び前記第１メモリ領域の末尾の何れかとページ境界
    とにより区切られた複数の転送元部分領域を判別する第
    １判別手段と、 転送先となる第２メモリ領域を構成する複数の転送先部
    分領域であって、前記第２メモリ領域の先頭、ページ境
    界及び前記第２メモリ領域の末尾の何れかとページ境界
    とにより区切られた複数の転送先部分領域を判別する第
    ２判別手段と、 第１判別手段に判別された転送元部分領域から高速ペー
    ジアクセスによりデータを読み出してバッファ手段に格
    納し、バッファ手段に格納されたデータを第２判別手段
    により判別された転送先部分領域に高速ページアクセス
    により書き込むアクセス手段とを備えることを特徴とす
    るＤＭＡ転送装置。
13. 【請求項１３】 前記第１メモリ領域と第２メモリ領域
    とは、同一メモリ内の領域又は同じバスに接続された異
    なるメモリ内の領域であって、 前記アクセス手段は、 バッファ手段に保持されているデータのサイズ及びバッ
    ファ手段の空きサイズと、転送元部分領域のサイズ及び
    転送先部分領域のサイズとを比較して、比較結果に応じ
    て転送元部分領域の読み出しと転送先部分領域の書き込
    みの何れを行なうかを決定するリード／ライト決定手段
    と、 リード／ライト決定手段の決定に従って転送元部分領域
    からの読み出しと転送先部分領域への書き込みとを行な
    うアクセス制御手段とを備えることを特徴とする請求項
    １２記載のＤＭＡ転送装置。
14. 【請求項１４】 前記バッファ手段は、ページ領域の２
    倍からメモリの１回のアクセスサイズを引いた容量を少
    なくとも有し、 前記リード／ライト決定手段は、バッファ手段の空きサ
    イズが第１判別手段により判別された転送元部分領域の
    サイズ以上である場合はリードを行なうと判定し、バッ
    ファ管理手段に取得されたデータサイズが、第２判別手
    段により判別された転送先部分領域のサイズ以上である
    場合は、ライトを行なうと決定するを備えることを特徴
    とする請求項１３記載のＤＭＡ転送装置。
15. 【請求項１５】 前記バッファ手段は２つのバスに接続
    される２ポートメモリであり、 前記第１メモリ領域と第２メモリ領域とは、異なるバス
    に接続されたメモリ内の領域であり、 前記アクセス手段は、 バッファ手段に保持されているデータのサイズとバッフ
    ァ手段の空きサイズとに応じて、転送元部分領域からの
    読み出しを行なうか否かと決定し、これと独立に、転送
    先部分領域への書き込みを行なうか否かを決定するリー
    ド／ライト決定手段と、 リード／ライト決定手段の決定に従って転送元部分領域
    からの読み出しと転送先部分領域への書き込みとを行な
    うアクセス制御手段とを備えることを特徴とする請求項
    １２記載のＤＭＡ転送装置。
16. 【請求項１６】 前記リード／ライト決定手段は、バッ
    ファ手段の空きサイズが第１判別手段により判別された
    転送元部分領域のサイズ以上である場合はリードを行な
    うと判定し、これと独立に、バッファ管理手段に取得さ
    れたデータサイズが、第２判別手段により判別された転
    送先部分領域のサイズ以上である場合は、ライトを行な
    うと決定することを特徴とする請求項１５記載のＤＭＡ
    転送装置。
17. 【請求項１７】 優先度が異なる複数のＤＭＡチャネル
    を有するＤＭＡ転送システムであって、 ＤＭＡチャネル毎に設けられ、対応するＤＭＡチャネル
    のＤＭＡ転送要求を受付け、ＤＭＡ転送の完了までＤＭ
    Ａ転送要求を保持する複数の受付手段と、 ＤＭＡチャネル毎に設けられ、対応するＤＭＡチャネル
    のＤＭＡ転送要求に指定された転送対象のメモリ領域に
    ついて、当該メモリ領域を構成する複数の部分領域であ
    って、前記メモリ領域の先頭、ページ境界及び前記メモ
    リ領域の末尾の何れかとページ境界とにより区切られた
    複数の部分領域を判別する複数の判別手段と、 ＤＭＡチャネル毎に設けられ、対応するＤＭＡチャネル
    の判別手段により判別された部分領域毎に高速ページア
    クセスを指示するアクセス要求を生成する複数のアクセ
    ス要求生成手段と、 各ＤＭＡチャネルに共用され、転送すべきデータを一時
    的に保持するバッファ手段と、 複数の受付け手段において、ただ１つのＤＭＡチャネル
    に対するＤＭＡ転送要求が保持されている場合には、当
    該ＤＭＡチャネルに対応するアクセス要求に従ってアク
    セスを行い、 ＤＭＡ転送要求が保持されていて、かつ、優先度の高い
    ＤＭＡチャネルに対するＤＭＡ転送要求が受付けられた
    場合には、先行するＤＭＡ転送要求のＤＭＡチャネルに
    対応する判別手段及びアクセス要求生成手段に対してバ
    ッファ手段を空にしてから中断するよう指示し、バッフ
    ァ手段が空になった時点で優先度の高いＤＭＡチャネル
    のアクセス要求に従ってアクセスを行い、 優先度の高いＤＭＡ転送完了後に、先行するＤＭＡ転送
    要求のＤＭＡチャネルに対応する判別手段及びアクセス
    要求生成手段に対してＤＭＡ転送を再開するよう指示す
    る調停手段とを備え、 ことを特徴とするＤＭＡ転送システム。
18. 【請求項１８】 前記先行するＤＭＡチャネルに対応す
    る判別手段は、調停手段から中断を指示されたとき、バ
    ッファ手段に保持されているデータに対応する転送先領
    域を判別し、 前記先行するＤＭＡチャネルに対応するアクセス要求生
    成手段は、調停手段から中断を指示されたとき、判別手
    段に判別された転送先領域に対するアクセス要求を生成
    し、 前記調停手段は当該アクセス要求に従って高速ページア
    クセスを行うことを特徴とする請求項１７記載のＤＭＡ
    転送システム。
19. 【請求項１９】 前記先行するＤＭＡチャネルに対応す
    る判別手段は、調停手段から再開を指示されたとき、転
    送対象のメモリ領域中の未転送の領域を構成する部分領
    域を判別することを特徴とする請求項１８記載のＤＭＡ
    転送システム。
20. 【請求項２０】 複数のＤＭＡチャネルを有するＤＭＡ
    転送システムであってＤＭＡチャネル毎に設けられ、対
    応するＤＭＡチャネルのＤＭＡ転送要求を受付け、ＤＭ
    Ａ転送の完了までＤＭＡ転送要求を保持する複数の受付
    手段と、 ＤＭＡチャネル毎に設けられ、対応するＤＭＡチャネル
    のＤＭＡ転送要求に指定された転送対象のメモリ領域に
    ついて、当該メモリ領域を構成する複数の部分領域であ
    って、前記メモリ領域の先頭とページ境界との間、ペー
    ジ境界間及びページ境界と前記メモリ領域の末尾との間
    の各部分領域を判別する複数の判別手段と、 ＤＭＡチャネル毎に設けられ、対応するＤＭＡチャネル
    の判別手段により判別された部分領域毎に高速ページア
    クセスを指示するアクセス要求を生成する複数のアクセ
    ス要求生成手段と、 各ＤＭＡチャネルに共用され、２つのバスに接続された
    ２ポートメモリでありるバッファ手段と、 複数の受付け手段において、ただ１つのＤＭＡチャネル
    に対するＤＭＡ転送要求が保持されている場合には、当
    該ＤＭＡチャネルに対応するアクセス要求に従ってアク
    セスを行い、 既にＤＭＡ転送要求が保持されていて、かつ、他のＤＭ
    Ａチャネルに対するＤＭＡ転送要求が受付けられ、か
    つ、先行するＤＭＡ転送の転送先と新たなＤＭＡ転送の
    転送元とが異なるバス上のメモリである場合には、転送
    中の全転送データについての転送元からの読み出しが完
    了し、かつ、バッファ手段に他のＤＭＡチャネルの最初
    の部分領域の読み出しサイズ分の空き領域が存在すると
    いう状態になった時点で、他のＤＭＡチャネルの最初の
    部分領域の読み出しを開始する調停手段とを備えること
    を特徴とするＤＭＡ転送システム。