JPH09306904A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH09306904A
JPH09306904A JP8124560A JP12456096A JPH09306904A JP H09306904 A JPH09306904 A JP H09306904A JP 8124560 A JP8124560 A JP 8124560A JP 12456096 A JP12456096 A JP 12456096A JP H09306904 A JPH09306904 A JP H09306904A
Authority
JP
Japan
Prior art keywords
silicon substrate
semiconductor device
insulating film
film
oxygen concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8124560A
Other languages
English (en)
Inventor
Mitsunori Tsujino
光紀 辻野
Mikihiro Kimura
幹広 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8124560A priority Critical patent/JPH09306904A/ja
Priority to TW085111190A priority patent/TW322609B/zh
Priority to DE19642540A priority patent/DE19642540A1/de
Priority to US08/749,459 priority patent/US5874772A/en
Publication of JPH09306904A publication Critical patent/JPH09306904A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/914—Polysilicon containing oxygen, nitrogen, or carbon, e.g. sipos

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 絶縁膜の初期耐圧不良が改良された半導体装
置を得ることを主要な目的とする。 【解決手段】 シリコン基板３の上に、その膜厚が１０
０Å以下にされた絶縁膜２が設けられている。絶縁膜２
を介在させて、シリコン基板３の上に電極１が設けられ
ている。シリコン基板３中の酸素濃度は、旧ＡＳＴＭ値
で１×１０18ａｔｏｍｓ／ｃｍ3 以下にされている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、一般に半導体装
置に関するものであり、より特定的には、絶縁膜の初期
耐圧不良が改良された半導体装置に関する。この発明
は、また、接合微小リークが低減できるように改良され
た半導体装置に関する。
【０００２】
【従来の技術】従来、上部電極、絶縁膜および半導体基
板からなるＭＯＳ構造や、ＭＯＳ構造の両端にソース・
ドレイン領域が形成されたＭＯＳ電界効果トランジスタ
（以下、ＭＯＳＦＥＴという）、ｐ−ｎ接合ダイオード
を有する半導体装置等に用いられる基板には、チョクラ
ルスキー法（以下ＣＺ法という）で引上げたシリコン単
結晶基板が用いられていた。しかし、ＣＺ法により得ら
れるシリコンウェハには、結晶成長時に、シリコンの融
液を収容する容器として用いられる石英るつぼから、酸
素が混入し、酸素が１０18ａｔｏｍｓ／ｃｍ3 （旧ＡＳ
ＴＭ（Old American Society for Testing and Materia
ls）値）以上含まれており、それ以上の高純度のものが
得られていない。
【０００３】
【発明が解決しようとする課題】従来の半導体装置は、
ＣＺ法で形成された基板の上に形成されているために、
シリコン基板中に含まれる酸素に起因する欠陥の影響を
受けるという問題点があった。特に、この酸素は、ゲー
ト酸化膜の経時絶縁破壊（ＴＤＤＢ）特性や、ホットキ
ャリア効果に悪影響を与えるという問題点を生じさせて
いた。また、ＭＯＳＦＥＴにおいては、微細化に伴い、
低電源電圧の使用が要求される。このため、ゲート絶縁
膜の厚みは、益々薄くなっており、酸素に起因する欠陥
によって生じる、信頼性の低下は益々深刻になり、問題
となってきた。
【０００４】それゆえに、この発明の目的は、絶縁膜の
初期耐圧不良が低減された半導体装置を提供することに
ある。
【０００５】この発明は、また、低電源電圧を使用する
ことができるように改良された電界効果トランジスタを
提供することにある。
【０００６】この発明は、さらに、絶縁膜の経時絶縁破
壊特性が向上された半導体装置を提供することにある。
【０００７】この発明は、さらに、ホットキャリア寿命
が向上された半導体装置を提供することにある。
【０００８】この発明のさらに他の目的は、接合微小リ
ークの改善されたダイオードを有する半導体装置を提供
することにある。
【０００９】
【課題を解決するための手段】この発明の第１の局面に
従う半導体装置は、シリコン基板を備える。上記シリコ
ン基板の上に、その膜厚が１００Å以下にされた絶縁膜
が設けられている。上記絶縁膜を介在させて、上記シリ
コン基板の上に電極が設けられている。上記シリコン基
板中の酸素濃度は、旧ＡＳＴＭ値で１×１０18ａｔｏｍ
ｓ／ｃｍ3 以下にされている。
【００１０】この発明の第２の局面に従う半導体装置
は、シリコン基板を備える。上記シリコン基板中に、該
シリコン基板の表面から内部に向かって広がる第１導電
型の第１の不純物層が設けられている。上記第１の不純
物層の中に、上記第１の不純物層の表面から内部に向か
って広がる第２導電型の第２の不純物層が設けられてい
る。上記シリコン基板中の酸素濃度は、旧ＡＳＴＭ値で
１×１０18ａｔｏｍｓ／ｃｍ3 以下にされている。
【００１１】
【発明の実施の形態】以下、この発明の実施の形態を図
について説明する。
【００１２】実施の形態１ 図１は、この発明の実施の形態１に係る半導体装置の断
面図である。シリコン基板３の上に、その膜厚が１００
Å以下にされた絶縁膜２が設けられている。絶縁膜２を
介在させて、シリコン基板３の上に電極１が設けられて
いる。シリコン基板３中の酸素濃度は、旧ＡＳＴＭ値で
１×１０18ａｔｏｍｓ／ｃｍ3 以下にされている。絶縁
膜２の膜厚が１００Å以下にされているので、低電源電
圧を用いることができ、スピードアップ性が向上する。
一方、このように絶縁膜が薄くなると、信頼性が低下す
る傾向にある。しかしながら、この信頼性の低下を防止
するために、シリコン基板中の酸素濃度を、旧ＡＳＴＭ
値で１×１０18ａｔｏｍｓ／ｃｍ3 以下にしている。基
板中の酸素濃度を少なくすることにより、酸化膜２の品
質が向上する。このように、酸素濃度の低いシリコン基
板の作製は、ＣＺ法を改良させたＭＣＺ法を採用するこ
とによって可能となる。ＭＣＺ法とは、磁場を与えなが
らＣＺ法を行なう方法である。
【００１３】図２は、ＣＺウェハで形成した半導体装置
と、低酸素のＭＣＺウェハを用いて形成さた半導体装置
とを用いて、それらの初期耐圧歩留りを求め、これを比
較して示した図である。図２は、ストレスを印加した直
後の耐圧不良率を表わしている。図２より、ＭＣＺ法に
よるシリコンウェハで形成した半導体装置の方が、絶縁
膜の初期耐圧不良が改善されていることがわかった。
【００１４】図３は、ＣＺ基板と低酸素ＭＣＺ基板とを
用いて、ＴＤＤＢ特性を調べ、その結果を示した図であ
る。図３から明らかなように、低酸素ＭＣＺ基板を用い
たものは、ＣＺ基板を用いたものに比べて、ＴＤＤＢ偶
発故障が抑制されることがわかった。
【００１５】上記発明の実施の形態では、絶縁膜２を、
単一層で形成する場合を例示したが、この発明はこれに
限られるものではなく、図４に示すように、多層構造を
有する絶縁膜も使用することができる。図４に示す半導
体装置では、絶縁膜２は、シリコン酸化膜２ａと該シリ
コン酸化膜２ａの上に設けられたシリコン窒化膜２ｂと
からなる。このように、絶縁膜を２層構造にすることに
よって、絶縁酸化膜の品質は向上する。
【００１６】また、絶縁膜２を、熱酸化法で形成した第
１のシリコン酸化膜２ａと、該第１のシリコン酸化膜２
ａの上に設けられ、該第１のシリコン酸化膜２ａよりも
比重が小さい、ＣＶＤ法で形成された第２のシリコン酸
化膜２ｂとから形成しても、絶縁膜の品質は向上する。
【００１７】なお、この場合においても、絶縁膜２の総
膜厚は、１００Å以下にするのが好ましい。
【００１８】実施の形態２ 図５は、本発明の実施の形態２に係る電界効果トランジ
スタ（以下、ＭＯＳＦＥＴという）の断面図である。当
該ＭＯＳＦＥＴは、シリコン基板３を備える。シリコン
基板３の上に、その膜厚が１００Å以下にされたゲート
絶縁膜２が設けられている。上記ゲート絶縁膜２を介在
させてシリコン基板３の上にゲート電極１が設けられて
いる。シリコン基板３の表面中であって、ゲート電極１
の両側に、１対のソース／ドレイン領域４，４が設けら
れている。シリコン基板３中の酸素濃度は、旧ＡＳＴＭ
値で１×１０18ａｔｏｍｓ／ｃｍ3 以下にされている。
このような酸素含量の少ないシリコン基板は、上述した
ようにＭＣＺ法により形成される（以下、この方法で形
成された基板を低酸素ＭＣＺ基板という）。
【００１９】図６は、ＣＺ法によって作製された基板を
用いて作製されたＭＯＳＦＥＴと、低酸素ＭＣＺ基板を
用いて作製されたＭＯＳＦＥＴの、ホットキャリア劣化
特性を比較した結果を示す図である。図中、縦軸はしき
い値電圧の変化（ΔＶth）を表わしており、Ｖth1 は、
各時間におけるしきい値電圧であり、Ｖth0 は初期のし
きい値電圧である。横軸はストレスを与えた時間を表わ
している。図６から明らかなように、低酸素ＭＣＺ基板
を用いて作製したＭＯＳＦＥＴでは、ＣＺ基板を用いて
作製されたＭＯＳＦＥＴに比べて、ホットキャリア劣化
が抑制されていることがわかった。
【００２０】図７は、ＣＺ基板を用いて作製したＭＯＳ
ＦＥＴと低酸素ＭＣＺ基板を用いて作製したＭＯＳＦＥ
Ｔの、ホットキャリア寿命と対数正規分布による累積故
障率との関係を表わした図である。図７より明らかなよ
うに、低酸素ＭＣＺ基板を用いて作製したＭＯＳＦＥＴ
は、ＣＺ基板を用いて作製したＭＯＳＦＥＴに比べて、
ホットキャリア寿命が向上し、寿命のばらつきも抑制で
きることがわかった。
【００２１】なお、ゲート絶縁膜３は、実施の形態１で
述べたような多層構造のものであっても、同様の効果を
奏する。
【００２２】実施の形態３ 図８は、実施の形態３に係る、ｐ−ｎ接合領域を有する
半導体装置の断面図である。当該半導体装置は、シリコ
ン基板３を備える。シリコン基板３中に、シリコン基板
３の表面から内部に向かって広がるｐ型のｐ型不純物層
６が設けられている。ｐ型不純物層６の中に、ｐ型不純
物層６の表面から内部に向かって広がるｎ型のｎ型不純
物層５が設けられている。シリコン基板３中の酸素濃度
は、旧ＡＳＴＭ値で１×１０18ａｔｏｍｓ／ｃｍ3 以下
にされている。
【００２３】図９は、接合微小リーク特性の基板中の酸
素濃度の依存性を示す図である。図９から明らかなよう
に、基板中の酸素濃度を低減させることにより、接合耐
圧が向上し、さらには、接合破壊直前の接合微小リーク
Ｉ［Ａ］が低減する。また、基板中の酸素濃度が低い
と、ストレス誘起“接合微小リーク”の増加も抑えられ
ることも確かめられた。このように、基板中の酸素濃度
の低減は、ゲート酸化膜の信頼性の向上のみならず、接
合微小リークの低減の効果もあることがわかった。
【００２４】また、基板中の酸素濃度を減少させるとと
もに、ｎ型不純物層５中に、窒素イオンを導入すること
によって、より浅い接合を有する半導体装置が得られる
こともわかった。より浅い接合が形成されることによっ
て、ｐｎ接合のリークがさらに低減する。
【００２５】なお、上記実施例ではｐ型不純物層６の中
にｎ型不純物層５を形成する場合を例示したが、この発
明はこれに限られるものでなく、層６をｎ型にし、層５
をｐ型にしても、実施例と同様の効果を実現する。
【００２６】
【発明の効果】以上説明したとおり、この発明の第１の
局面に従う半導体装置によれば、シリコン基板中の酸素
濃度が旧ＡＳＴＭ値で１×１０18ａｔｏｍｓ／ｃｍ3 以
下にされているので、絶縁膜の初期耐圧不良の低減、Ｔ
ＤＤＢ偶発故障の改善、ホットキャリア寿命の向上、ば
らつきの抑制、ゲート酸化膜の信頼性の向上が図られる
という効果を奏する。また、絶縁膜の膜厚を１００Å以
下にしているので、低電源電圧を用いることができ、ま
た、操作のスピードアップが行なわれるという効果を奏
する。
【００２７】また、この発明の第２の局面に従うｐｎ接
合領域を有する半導体装置においては、シリコン基板中
の酸素濃度が旧ＡＳＴＭ値で１×１０18ａｔｏｍｓ／ｃ
ｍ3以下にされているので、接合リーク特性が改善され
るという効果を奏する。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体装置の断
面図である。
【図２】 図１に係る半導体装置の利点を示す図であ
る。
【図３】 本発明の実施の形態１に係る半導体装置の利
点を示す図である。
【図４】 本発明の実施の形態１に係る他の半導体装置
の断面図である。
【図５】 本発明の実施の形態２に係る半導体装置の断
面図である。
【図６】 本発明の実施の形態２に係る半導体装置の利
点を説明するための図である。
【図７】 本発明の実施の形態２に係る半導体装置のさ
らなる利点を示す図である。
【図８】 本発明の実施の形態３に係る半導体装置の断
面図である。
【図９】 本発明の実施の形態３に係る半導体装置の利
点を示す図である。
【符号の説明】
１ 電極、２ 絶縁膜、３ シリコン基板

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 シリコン基板と、 前記シリコン基板の上に設けられ、その膜厚が１００Å
    以下にされた絶縁膜と、 前記絶縁膜を介在させて、前記シリコン基板の上に設け
    られた電極と、を備え、 前記シリコン基板中の酸素濃度は、１×１０18ａｔｏｍ
    ｓ／ｃｍ3 以下にされている半導体装置。
  2. 【請求項２】 前記絶縁膜は多層構造になっている、請
    求項１に記載の半導体装置。
  3. 【請求項３】 前記絶縁膜は、シリコン酸化膜と、該シ
    リコン酸化膜の上に設けられたシリコン窒化膜との二層
    構造を含む、請求項２に記載の半導体装置。
  4. 【請求項４】 前記絶縁膜は、第１のシリコン酸化膜
    と、該第１のシリコン酸化膜の上に設けられ、該第１の
    シリコン酸化膜よりも比重が小さい第２のシリコン酸化
    膜との二層構造を含む、請求項２に記載の半導体装置。
  5. 【請求項５】 前記絶縁膜は、ＭＯＳ電界効果トランジ
    スタのゲート絶縁膜を含む、請求項１に記載の半導体装
    置。
  6. 【請求項６】 シリコン基板と、 前記シリコン基板中に設けられ、該シリコン基板の表面
    から内部に向かって広がる第１導電型の第１の不純物層
    と、 前記第１の不純物層の中に設けられ、前記第１の不純物
    層の表面から内部に向かって広がる第２導電型の第２の
    不純物層とを備え、 前記シリコン基板中の酸素濃度は、１×１０18ａｔｏｍ
    ｓ／ｃｍ3 以下にされている、半導体装置。
  7. 【請求項７】 前記第２の不純物層は、窒素イオンを含
    んでいる、請求項６に記載の半導体装置。
JP8124560A 1996-05-20 1996-05-20 半導体装置 Withdrawn JPH09306904A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8124560A JPH09306904A (ja) 1996-05-20 1996-05-20 半導体装置
TW085111190A TW322609B (ja) 1996-05-20 1996-09-13
DE19642540A DE19642540A1 (de) 1996-05-20 1996-10-15 Halbleitervorrichtung
US08/749,459 US5874772A (en) 1996-05-20 1996-11-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8124560A JPH09306904A (ja) 1996-05-20 1996-05-20 半導体装置

Publications (1)

Publication Number Publication Date
JPH09306904A true JPH09306904A (ja) 1997-11-28

Family

ID=14888509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8124560A Withdrawn JPH09306904A (ja) 1996-05-20 1996-05-20 半導体装置

Country Status (4)

Country Link
US (1) US5874772A (ja)
JP (1) JPH09306904A (ja)
DE (1) DE19642540A1 (ja)
TW (1) TW322609B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016072398A1 (ja) * 2014-11-05 2016-05-12 国立研究開発法人科学技術振興機構 ゲルマニウム層をチャネル領域とする半導体装置およびその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6751258B2 (en) * 2001-05-30 2004-06-15 Koninklijke Philips Electronics N.V. Vertical scaling of interlaced video in the frequency domain

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210434A (en) * 1983-07-02 1993-05-11 Canon Kabushiki Kaisha Photoelectric converter with scanning circuit
US4836788A (en) * 1985-11-12 1989-06-06 Sony Corporation Production of solid-state image pick-up device with uniform distribution of dopants
DE3714357C2 (de) * 1986-04-30 1994-02-03 Toshiba Ceramics Co Siliciumwafer und Verfahren zu dessen Herstellung und Siliziumwafer-Auswahleinrichtung
JPS6392030A (ja) * 1986-10-06 1988-04-22 Toshiba Corp 半導体装置の製造方法
JPS63269561A (ja) * 1987-04-27 1988-11-07 Nec Corp 半導体装置
JP2666945B2 (ja) * 1988-02-08 1997-10-22 株式会社東芝 半導体装置の製造方法
US5096839A (en) * 1989-09-20 1992-03-17 Kabushiki Kaisha Toshiba Silicon wafer with defined interstitial oxygen concentration
JPH0442894A (ja) * 1990-06-07 1992-02-13 Shin Etsu Handotai Co Ltd シリコン単結晶の成長方法
JP2735407B2 (ja) * 1990-08-30 1998-04-02 株式会社東芝 半導体装置およびその製造方法
JP2546745B2 (ja) * 1991-03-15 1996-10-23 信越半導体株式会社 半導体デバイスの製造方法
JPH0582795A (ja) * 1991-08-22 1993-04-02 Rohm Co Ltd 半導体記憶装置
DE4303768C2 (de) * 1992-02-14 1995-03-09 Mitsubishi Electric Corp Halbleitervorrichtung mit einem bipolaren Transistor und einem Feldeffekttransistor und Verfahren zu deren Herstellung
JP3215729B2 (ja) * 1992-12-02 2001-10-09 東芝セラミックス株式会社 半導体装置
US5506178A (en) * 1992-12-25 1996-04-09 Sony Corporation Process for forming gate silicon oxide film for MOS transistors
JP3015253B2 (ja) * 1994-06-22 2000-03-06 三菱電機株式会社 半導体装置およびその製造方法
JPH08139315A (ja) * 1994-11-09 1996-05-31 Mitsubishi Electric Corp Ｍｏｓトランジスタ、半導体装置及びそれらの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016072398A1 (ja) * 2014-11-05 2016-05-12 国立研究開発法人科学技術振興機構 ゲルマニウム層をチャネル領域とする半導体装置およびその製造方法
JPWO2016072398A1 (ja) * 2014-11-05 2017-08-03 国立研究開発法人科学技術振興機構 ゲルマニウム層をチャネル領域とする半導体装置およびその製造方法
US10109710B2 (en) 2014-11-05 2018-10-23 Japan Science And Technology Agency Semiconductor device having germanium layer as channel region and method for manufacturing the same

Also Published As

Publication number Publication date
TW322609B (ja) 1997-12-11
US5874772A (en) 1999-02-23
DE19642540A1 (de) 1997-11-27

Similar Documents

Publication Publication Date Title
US4889829A (en) Method for producing a semiconductor device having a silicon-on-insulator structure
EP0637061B1 (en) Threshold optimization for SOI transistors through use of negative charge in the gate oxide
US5393683A (en) Method of making semiconductor devices having two-layer gate structure
US7018882B2 (en) Method to form local “silicon-on-nothing” or “silicon-on-insulator” wafers with tensile-strained silicon
KR100687153B1 (ko) 반도체 장치 및 그 제조 방법
KR20030027795A (ko) 산화물/규소 질화물 계면 하부 구조 개선을 위한 방법 및구조
US6228728B1 (en) Method of fabricating semiconductor device
US20040061181A1 (en) Semiconductor device and mehtod of manufacturing the same
JPH09306904A (ja) 半導体装置
US5827772A (en) Fabrication process for thin film transistor
JPS6267872A (ja) 非晶質シリコン薄膜トランジスタ
JP2005277223A (ja) 半導体装置およびその製造方法
JP3167797B2 (ja) 半導体装置の製造方法
JP3091800B2 (ja) Ｓｏｉ基板の製造方法
JPH11307455A (ja) 基板およびその製造方法
JPH06140627A (ja) 電界効果型トランジスタ及びその製造方法
JP3996732B2 (ja) Ｓｉｍｏｘ基板およびその製造方法
KR100201779B1 (ko) 반도체 장치 및 그 제조방법
JP3444815B2 (ja) 高耐圧半導体装置およびその製造方法
JP2987696B2 (ja) 半導体素子の隔離膜製造方法
JPH04326576A (ja) 半導体装置の製造方法
US20030199140A1 (en) Method of manufacturing semiconductor device
JP3260485B2 (ja) 半導体装置の製造方法
JP2001267577A (ja) 半導体装置
JPH0316215A (ja) シリコン熱酸化膜の形成方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030805