JPS6267872A - 非晶質シリコン薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は活性層の半導体材料として非晶質シリコン合金
を用いた非晶質シリコン薄膜トランジスタに関する。

［発明の技術的背景］ 大面積液晶ディスプレイのアクティブ・マトリックス回
路に薄膜トランジスタ（ＴＰＴ）を用いることが提案さ
れて久しいが、近年活性層の半導体材料として非晶質シ
リコン（ａ−８ｉ）合金を用いたＴＰＴが良好なトラン
ジスタ特性を示すのみならず、作成プロセスが容易、大
面積化が可能、低温プロセスのため基板材料選択の自由
度が大きい等多くの利点を有すことが示されデバイス応
用面で関心をあつめている。ａ−８ｉＴＦＴにおいても
種々の材料、構造を用いた例が多く提案されているが、
現時点において、単一反応室内でシラン（Ｓｉ　Ｈ４）
を母ガスとした混合ガスのグロー放電分解により連続し
て成膜したシリコン窒化膜（Ｓｉ　Ｎｘ　）および水素
化非晶質シリコン（ａ−８ｉ：Ｈ）を夫々ゲート絶縁膜
および活性層として用いた逆スタガード型ＴＰＴが最高
のパフォーマンスを示すとされている。

ａ−８ｉＴＰＴのパフォーマンスを決めるうえで、ａ−
８ｉのギャップ内に存在する局在単位が重要な役割を演
じる。３ｉ−８ｉの反ポンディング状態σ−である伝導
帯は非晶質ネットワーク中で広がると同時に局在化し、
そのエネルギ分布はＴＰＴの電界効果移動度をきめ、３
ｉのダングリング・ポンドである欠陥は深い単位を形成
し、ＴＰＴのしきい値電圧ｖｔｈおよびそれより低いゲ
ート電圧印加時の電流を決める。さらにこれらの局在単
位分布はゲート絶ＲｉＩとの界面にて異った様相となる
であろう。またゲート絶縁膜、例えばＳｆ　Ｎｘを例に
とると、Ｓｉのダングリング・ボンドが局在準位を形成
し、しきい値電圧の不安定性要因の一つとなる。ａ−８
ｉＴＦＴの表面安定化に供する保護層についても、内在
する固定電荷がｖｔｈ変動に寄与する。特にａ−８ｉの
局在準位密度が小さく、その厚さが電子のスクリーニン
グ長程度もしくはそれ以下の場合、その効果が顕著にあ
られれる。

このようにａ−８ｉＴＦＴのデバイス応用化に際しては
保護層をも含めたトランジスタ構造において、その材料
物性を制御する必要がある。待にｖｔｈは動作に必要な
最低限度のゲート電圧であることから、アクティブ・マ
トリックス回路のように低電力化、低電圧動作化が要求
される場合、その低下が重要であり、単に材料物性制御
のみならず、外部から精度、再現性良く制御できうる技
術の開発が強く望まれている。

［背景技術の問題点］ しきい値電圧の制御に関しては、単結晶シリコンを用い
たＭＯＳＦＥＴにおいて種々の技術が提案され、いくつ
かが実用化されている。ａ−８ｉＴＦＴと単結晶シリコ
ンＭＯ８ＦＥＴとは動作態が若干具なるが原理的な面か
らの適用性を、活性層にａ−８ｉ：Ｈを用いた場合を例
に考えてみる。一般に仕事関数の異なる二種の半導体も
しくは半導体と絶縁膜を接合すると界面にて電荷移動が
生ずる。ａ−８ｉ：ＨとＳｉＮｘ接合においては、３ｉ
　Ｎｘもしくはその界面は正に帯電し、ａ−８ｔ：Ｈに
対しドナーとして働く。これに反し、シリコン酸化膜（
Ｓｉ　Ｏｘ　）の場合、３ｉ０ｘもしくはその界面は負
に帯電し、ａ−８ｉ：Ｈに対しアクセプタとして働（。

このように、ゲート絶縁膜もしくは保護層に用いる材料
の種類により、界面での電荷移動が異なり、これはｖｔ
ｈを決める要因の一つである。それゆえ、外部よりｖｔ
ｈを制御する場合、少くともプラスおよびマイナスの両
方向を制御できうる方法が必要である。

単結晶シリコンＭＯ８ＦＥＴにおいてｖｔｈを玉数■制
御できる方法として基板の不純物濃度もしくは活性領域
となるゲート絶縁膜下の界面領域のみ不純物濃度をかえ
て空乏層中の電荷量を制御することがあげられる。特に
後者はイオン打ち込み法の進歩、即ち１０１ｓ〜１０１
７／ｃＩＲ３程度の不純物濃度域のドーピング精度、再
現性の向上により、チャネル・ドーピング法として今日
もつとも実用に供されている技術である。

これらの方法をａ−８ｉＴＦＴに採用した場合法の点が
問題となる。ａ−３ｉ：Ｈは非晶質材料であり、ギャッ
プ内に連続した局在単位を有するが、その密度は〜１０
１Ｓ／　ｅＶ−ａｘ３と他の非晶質材料に較べて著しく
小さいため、不純物ドーピングが可能である。しかし活
性化率は数％程度といわれ大多数の不純物は活性化する
ことなく、ａ−３ｉ：）−１内にとりこまれ、逆に欠陥
単位を形成Ｌ６゜それゆえＭ、Ｊ、ＴＨＯＭＰＳＯＮ、
Ｎ。

Ｍ、ＪＯＨＮＳＯＮ、Ｍ、Ｄ、ＭＯＹＥＲおよびＲ，Ｌ
ＬＪＪＡＮが論文（ＩＥＥＥ　　ＴＲＡＮＳ−ＡＣＴＩ
ＯＮＳ　　ＯＮ　　ＥＬＥＣＴＲＯＮＤＥＶＩＣＥＳ）
ＶＯＬ、ＥＤ−２９，Ｎｏ−１０゜０ＣＴＯＢＥＲ１９
８２）ｔ’示したように、ホスフィン（ＰＨ３）をＳｉ
　Ｈ４との混合比５×１０−６にてグロー放電成膜をし
たｎ型ａ−３ｉ：Ｈを用いたＴＰＴのトランスファ特性
は真性ａ−８：：＠を用いたＴＦＴに較べて著しく低下
する。また、チャンネル・ドーピングの手法に至っては
イオン打ち込みに付随した損傷がさらに導入されること
になり、トランジスタ特性の劣化が容易に予想される。

この他にもｖｔｈ制御法は種々あるが、材料製造プロセ
スもしくはデバイス製造プロセス技術に依存したノウ・
ハウ的要素が多く、制御がむずかしい。ａ−８ｉＴＦＴ
の現状もほぼ同レベルにあるといえる。

［発明の目的］ この発明は、トランジスタ特性をそこなうことなく、し
きい値電圧を所望の値に精度よく、かつ容易で、再現性
よく制御し得る非晶質シリコン薄膜トランジスタを提供
することを目的とする。

［発明の概要］ 本発明は、非晶質シリコン合金を用いた薄膜トランジス
タにおいて、活性層である非晶質シリコン合金薄膜内部
に不純物をドープした薄層を埋め込んで不純物ドーピン
グ埋め込み層を形成し、この不純物ドーピング埋め込み
層の埋め込み位置、および不純物濃度、およびｎ型もし
くはｐ型の伝導型によりしきい値電圧を制御するもので
あり、また、非晶質シリコン合金はシリコンを母材とし
、かつ第２の成分としてバンド・ギャップ内の局在単位
減少剤となる水素もしくは弗素を含み、さらに第３の成
分としてゲルマニウム、炭素、Ｍ素もしくは酸素のいず
れか一つを含んでいてもよく、さらに不純物ドーピング
によりｎ型もしくはｐ型の価電子制御ができるものであ
り、更に、不純物ドーピング埋め込み層は、活性層であ
る非晶質シリコン合金層がゲート絶縁膜もしくは保護膜
と接する界面より少なくとも１００ＡｉＸ上離れた位置
に埋め込まれているものである。

［発明の実施例］ この発明はａ−８ｉＴＰＴの活性層のうちチャネル電流
の９０％近くが流れるゲート絶縁膜と非晶質シリコンの
界面近＜５０〜１００人から離れた位置に不純物ドーピ
ングした薄層を埋め込むことによって活性層内の固定電
荷量を制御し、従ってｖｔｈを制御せんとするものであ
る。

すでに述べたように、ａ−８ｉＴＦＴのトランスファ特
性は非晶質シリコン合金とゲート絶縁膜との間の界面準
位、保護膜との間の界面単位およびゲート絶縁膜、保護
膜中の固定電荷の影響を受けるが、以下ではこれらを無
視した理想的なａ−３１ＴＦＴの動作について、不純物
ドーピング埋め込み層の役割を説明する。

典型的な例として第１図に示すようなガラス基板１上に
設けられた逆スタガード型構造のａ−８ｉＴＦＴを考え
る。活性層２はａ−８ｔ：Ｈであり、ソース電極３およ
びドレイン電極４はリンＰを高濃度ドープしたｎ型ａ−
８ｉ：）ｌからなるコンタクト層５を介して活性層２と
接している。不純物ドーピング埋め込み層６は、リン・
ドープしたｎ型ａ−３ｉ：Ｈｒあり、活性層２であるａ
−３ｉ：ｌ−１１１？ｌのｗＡ厚方向に対し中央に位置
しているとする。７はゲート電極、８はゲート絶縁膜で
ある。このａ−８ｉＴＦＴは電子の蓄積モードで動作し
、ゲート電圧（Ｖａ　）に依存して次の動作域に分けら
れる。

ｖｏ−ｏｖ即ちオフ電１（Ｉｏｆｆ）Ｇ；＊、不純物ド
ーピング埋め込み層６のない場合ａ−８ｉ：Ｈの暗伝導
度（δ。）に制限され である。ここでＶｏはドレイン電圧、ｄはａ−３ｉ：Ｈ
１ｌ厚、しはチャネル長、Ｗはチャネル幅である。

例えばσｏ−３Ｘ１０″″ツΩ−１α−１．ｄ−３００
０人、Ｌ−１０μＩ　　、Ｗ−３０μ園、　　Ｖ　Ｏ−
１５Ｖとすると Ｉ　ｏｆｆユ４Ｘ１０４”Ａ である。たとえばホスフィンとシランの混合ガス（ＰＨ
３／Ｓｔ　８４−２．５Ｘ　１０−　”　）にて作成し
たｎ型ａ−３ｉ：）（を厚さｄｎ−７５人にてａ−８ｉ
：Ｈ層内に埋め込んだ場合、このｎ型ａ−３ｉ：）ｌ薄
層を流れる電流（Ｉｎ　）は暗伝導度をσｏｎ−３Ｘ１
０−３０−”３−工としてｌｎ＝ｌＸ１０−’Ａ と計算されオフ電流が５桁以上増加することになる。し
かしこのｎ型ａ−８ｉ：Ｈ層内で伝導帯に熱励起された
電子は、上・下側に接するａ−３ｉ：）−１内に空間電
荷を形成し、オフ電流には寄与しないことが期待され、
事実、後述する実験結果はそれを支持する。

低ゲート電圧、即ちフラット・バンド条件近くではａ−
３ｉ：Ｈのチャネルに誘起されたほとんどの電子はフェ
ルミ準位近傍の局在単位におちこむ。

この範囲でドレイン電流（Ｉｏ）はｖｏの増加とともに
ほぼ指数関数的に増加し、その傾きは局在単位密度の目
安を与える。ざらにＶ。を増すと、誘起された電荷は深
い局在準位を埋め、ａ−３ｉ：Ｈとゲート絶縁膜界面で
のフェルミ単位が伝導帯に向って動きはじめる。その結
果、伝導帯での可動電子濃度が増え、この領域でＴＰＴ
は良好な飽和特性を示す。この飽和領域ではＪ”Ｔ”’
；ｏ　ＶＳ、　Ｖ　ａプロットは直線となり、単結晶シ
リコンのＭＯ８ＦＥＴ特性にて用いられる近似式 に従う。ここでμＦＥは電界効果移動度、Ｃは面積当り
のゲート絶縁膜容量、ｖｔｈはしきい値電圧である。こ
のようにＴＰＴのパフォーマンスは局在単位の密度ざら
にはエネルギ分布に敏感に影響される。それゆえ、チャ
ネル電流の９０％近くが流れるゲート絶縁膜との界面１
００人程０内のａ−８ｉ：Ｈ層内の局在単位密度を増や
すことは好ましくない。

不純物ドープしたａ−８ｉ：Ｈは活性化しない不純物に
よる欠陥準位が多く、それゆえ不純物ドーピングした埋
め込み層構造とすることでチャネルとなる界面に欠陥準
位を導入しないことはＴＰＴ特性の劣化を最小限にくい
とめることになる。

スタガード型もしくは逆スタガード型のトランジスタ構
造においては、コプレーナ型もしくは逆コプレーナ型構
造と異なり、ソース電極より注入された電子はａ−８ｉ
：ｌ−１の膜厚方向にまずチャネル部に達し、ゲート絶
縁膜界面に沿ってのチャネル伝導を経た後、再びａ−８
ｉ：Ｈ１ｌｌ厚方向に輸送されドレイン電極に達する。

このソース、もしくはドレイン電極からチャネル部に至
る伝導は空間電荷制限電流にて記述される。この領域で
、局在単位密度が大きいことは空間電荷制限電流が流れ
にくくなることを意味し、トランジスタ動作上はチャネ
ル伝導に対し直列抵抗成分が増えることになり、出力特
性（ＩｏＶＳ、Ｖ。）において電流タラウディングの範
囲が大きくなり、好ましくない。

この点からしても、不純物ドーピング層を薄くすること
は欠陥単位の増加をおさえ、従って良好な出力特性を期
待し得ることになる。

以下に本発明の具体的な実施例について、実験結果をも
とに説明する。

第１の実施例として、第１図に示した逆スタガード型構
造のａ−８ｉＴＦＴで活性層にａ−８ｉ：Ｈを用いた場
合を説明する。ガラス基板１上にフォトリソグラフィを
用いてクロムＣ「のゲート電極７を形成する。次に容量
結合型の高周波グロー放電成寝法にてゲート絶縁１１８
．不純物ドープ埋め込み層６を含む活性層２およびコン
タクト層５を順次成膜する。ここではゲート絶縁膜８と
してＳｉ　Ｈ４＋Ｎ２０＋Ｎ２混合ガスのグロー放電分
解によるシリコン窒化酸化膜（Ｓｉ　Ｏｘ　Ｎｙ　＞　
。

活性層２としてＳｔ　Ｈ４Ｈ８２混合ガスを用いたａ−
８ｉ：Ｈ，不純物ドーピング埋め込み１１６およびコン
タクト層５としてＳｉ　Ｈ４＋ＰＨ３＋Ｈ２混合ガスを
用いたｎ型ａ−８ｉ：Ｈを採用した。

フォトリソグラフィにより不必要な部分のａ−８ｉ：Ｈ
ｌを除去した後、モＩＪブデン（ＭＯ＞にてソース電極
３およびドレイン電極４を形成、最後にソース電極３お
よびドレイン電極４間に残存する不必要なｎ型ａ−８ｉ
：Ｈ層を除去することによりａ−３ｉＴＦＴは完成する
。ここでＳｉＯｘＮｙ層の厚さを３０００人、ｎ型ａ−
３ｉ：Ｈ層の厚さを５００人とし、活性層２内の構造、
即ち不純物ドーピング埋め込み層の厚さ、位置をかえて
次の４種類の試料を作成した。

Ｍ　１ａ−８ｉ　　：　Ｈ（３０００人）のみ［２］５
ｉＯｘＮｖ側から順次ｎ型ａ−８ｉ：ｌ−１（７５人）
／ａ−８ｔ　　：　Ｈ（３４００Ａ＞形成 ［３］　Ｓｔ　Ｏｘ　Ｎｖ側より順次ａ−３ｉ：ｌ−１
（５００人）／ｎ型ａ−８ｉ：Ｈ（７５人）／ａ−８ｉ
　　：　Ｈ（２９００人）形成［４コ３ｉ０ｘＮｙ側よ
り順次ａ−３ｉ：Ｈ（２３００人）／　　ｎ型ａ−８ｉ
：Ｈ（３０人）／ａ−８ｉ　　：Ｈ（１１００人）形成
ここでｎ型ａ−３ｉ：ｌ−１はＰＨ３／Ｓｉ　Ｈ４−２
，５Ｘ１０−３の混合ガスより作成し暗示導度は３Ｘ１
０−３Ω″″ｌｃＭ″″１である。

第２図に上記４種類の試料のトランスファ特性を、また
表１に（１）式から求まるμＦＥおよびｖｔｈの値を示
す。ここでＬ−１０μｔａ　、Ｗ−３０μｍであり、■
。−１５Ｖである。

基準となるａ−８ｉ：Ｈを用いたＴＦＴ（試料［１］）
は６桁に及ぶ広いダイナミック・レンジを有し、かつ良
好な飽和特性を示しμＦＥ”０　、５０ｃｄ／ｖＳ、　
Ｖｔｈ　−２、８Ｖである。チャネル部に７５人のｎ型
ａ−８ｉ：８層を設けた試料［２１においてはトランス
ファ特性の劣化が著しく、Ｖ、＞Ｏにおいて試料［１］
より約１桁のＩＯの減少がみられ、μＦＥも約１桁小さ
い。これは不純物ドーピングが単に過剰電子を作るのみ
ならず欠陥単位を増やし、界面約１００人内に集中して
いるチャネル伝導に影響を及ぼしていることを明確に示
している。また、ｖｔｈが０．９Ｖと試料［１］より約
１．８■低い値を示し、これは活性層内の固定電荷がｖ
ｔｈを制御できうろことを示唆している。

本発明による不純物ドーピング埋め込み層の効果は試料
［３］および［４］のトランスファ特性にて明確に示さ
れる。即ち３０％程度のμＦＥの減少を伴うものの、ト
ランスファ特性は■。軸の負側にシフトし、ｎ型ａ−８
ｉ：ｌ−１層が厚いほど、また埋め込み位置がゲート絶
縁膜側の界面に近いほどシフト量が大きい。この結果は
、不純物ドーピング埋め込み層の膜厚もしくは不純物濃
度、および埋め込み位置を外部から制御することにより
、ａ−８ｉＴＦＴをトランジスタ特性劣化を充分小さい
範囲におさえつつ、精度よ＜ｖｔｈを制卸できることを
示すものである。

第２の実験例として、第１の実験例の試料上部に保護膜
を形成した場合のトランジスタ特性の変動について述べ
る。第１図に示す構造のａ−８ｉＴＦＴではソース、ド
レイン電極間の露出したａ−８ｉ：８表面が外部環境即
ち吸着水分、ガス等に敏感であり、かつ、ａ−３ｉ：）
（は先払導度が大きいことから、特に外光のある環境で
使用するデバイス応用に際しては、保護膜および光シー
ルドを設ける場合が多い。第３図にその典型的な例を示
す。保１１ＷＡ９は無機もしくは有機絶縁材料を用い、
その上部に光シールド１０を形成して外光を遮断する。

この実験例では、保護１１９として５ｉｔ−１＋＋ＮＨ
３＋Ｎ２混合ガスのグロー放電成膜法にてシリコン窒化
層（Ｓｉ　Ｎｘ　）を２０００人形成した後ポリマ躾を
８０００人被覆した２層構造とした。

光シールド１０はアルミニウム（ＡＬ）ＩＩをフォトリ
ソグラフィにてバターニングしている。

このように、保１１１１９および光シールド１０を設け
た試料［１］のａ−８ｉＴＦＴのトランスファ特性Ａを
、保護膜９および光シールド１０を設ける前の特性Ｂと
比較して第４図に示す。また、μｐＥ、Ｖｔｈを表１に
示す。トランスファ特性はｖｏのプラス側にシフトして
おり、このときμｐｔは変わらずｖｔｈのみ２．８■か
ら４．４■となる。これは、シリコン窒化層もしくはポ
リマ膜内もしくはそれらの界面に存在する固定電荷に依
るものと解釈される。

試料［４］のａ−８ｉＴＦＴのトランスファ特性を第５
図に、μＦＥおよびｖｔｈの値を表１に示す。

試料［１］と同様にμＷＥの変化はみられず、ｖｔｈの
み−１，５■から３．３■にと増加する。

ｖｔｈの変化量が試料［１〕の場合より大きいが、これ
は活性層内の固定電荷量を制御している不純物ドーピン
グ埋め込み層が保護膜層と高々１１００人しか離れてお
らず、保護膜内の固定電荷の影響を受けやすいためであ
ろう。

この実験例はａ−３ｉＴＦＴの最終構造におけるｖｔｈ
が、単にゲート絶縁膜と活性層材料のみで決まるのでは
なく、保護膜層をも含めてｌｌ１ｌＪ　ｍする必要のあ
ること示したものである。本発明はこの例のように材料
に内在するｖｔｈ変動要因をも、外部から制御でき、ｖ
ｔｈの範囲を所定の設計値とし得ることができる。

この発明は単にａ−８ｉＴＦＴのｖｔｈを制御するとい
う新しい技術を提供するのみならず、ａ−８１ＴＦＴの
製造プロセス上、特にスルー・プツトに関し多大の利点
を有する。この点について説明する。

実施例で示したように、ゲート絶縁膜、活性層であるａ
−８ｉ：８層およびコンタクト層であるｎ型ａ−８：：
＠をグロー放電成膜法にて作成する場合、量産性を高め
るため、また夫々の界面を清浄に像つために、第６図に
示すような反応室分離型のインライン式成ｌＩ装置を用
いる場合が多い。この例ではロード室１室、反応室３室
、アンロード室１室の計５室から構成され各室間はゲー
ト・パルプ１１にて仕切られる。試料は、ロード室にて
所望温度に加熱され、反応室■にてゲート絶縁膜を、反
応室■にてａ−３ｉ：Ｈを、反応室■にてｎ型ａ−３ｉ
：）ｌを順次成膜し、アンロード室にて冷却された後取
り出される。各反応室における成膜条件は最適化され、
夫々の成膜速度は順次５．５人／Ｓ、１．３人／ｓ、１
．３人／Ｓであるとする。このとき、各層を順次３００
０人、３５００人、５００人成膜するに要する時間は約
９分、４５分、６分である。この場合、このｆＩＷＩの
スルーブツトは最長時間即ち４５分に律速される。

本発明からなる不純物ドーピング埋め込み層をもつａ−
８ｉＴＦＴの製造プロセスに適用した場合、次のような
シーケンスとすることが可能である。

即ち、試料［４］を例にとると、反応室■にてゲート絶
縁膜を形成した後、反応室■にてａ−５：：Ｈを２３０
０人形成し、反応室■にてｎ型ａ−８ｉ　：Ｈを３０人
、ａ−８ｉ　　：　Ｈｅ１１００人さ’３１．：引き続
きコンタクト層であるｎ型ａ−８ｉ：Ｈを５００人形成
する。このとき各反応室で成膜に要する時間は順次９分
、２９分、２１分となり、装置スループットは２９分に
短縮されることになる。これは、第１層目のａ−３ｉ：
Ｈはチャネル領域を含むため成膜時に混入する汚染に充
分な注意を払う必要があるのに対し、第２層目即ち不純
物ドーピング埋め込み層形成後のａ−８ｉ：Ｈは、主に
空間電荷制限電流にのみ寄与し第１層に比してＴＰＴ特
性に与える影響が少いからである。

この例で示すように本発明はデバイス量産時においての
生産性を高めうる可能性をも有する。

［他の実施例〕 ａ−８ｉＴＦＴの活性層材料として、現在もつともすぐ
れたトランジスタ特性を示すａ−３ｉ：）ｌを例にあげ
て本発明を説明してきたが、他にａ−８ｉ：Ｆ：Ｈもし
くはａ−８ｉＣ：Ｈ等のいわゆる非晶質シリコンを母材
とした合金であって、不純物ドーピングにより価電子制
御できる材料であれば、本発明は適用できうる。また、
ａ−８ｉ合金は一般に電子移動度が正孔移動度より大き
いため、ＴＰＴを電子蓄積モードで動作させる場合が多
いが用途により正孔蓄積モードで動作させることも可能
である。本発明はこれらの動作モードを限定するもので
はなく、ｖｔｈをプラス・シフトする場合にはｎ型ドー
ピング層を、マイナス・シフトする場合はｐ型ドーピン
グ層を用いればよいことを提案するものである。また、
薄膜トランジスタ構造としてはスタガード型、逆スタガ
ード型、コプレーナ型、逆コプレーナ型等いずれの構造
にても適用できうる。

［発明の効果コ 以上述べたように本発明によれば、ａ−８ｉＴＦＴにお
いて、トランジスタ特性をそこなうことなくしきい値電
圧を所望の値に精度よく、かつ容易で、再現性よく制御
しえる非晶質シリコン薄膜トランジスタを提供すること
ができる。

【図面の簡単な説明】

第１図は本発明に係る逆スタガード型ａ−８ｉＴＦＴの
一例を示す断面図、第２図は本発明に係るａ−８ｉＴＦ
Ｔのトランスファ特性の一例を示す曲線図、第３図は本
発明に係る保ｒ！ｉ膜および光シールドを設けた逆スタ
ガード型ａ−８ｉＴＦＴの一例を示す断面図、第４図は
本発明に係る保護膜および光シールド形成前後のトラン
スファ特性の一例を示す曲線図、第５図は本発明に係る
保護膜および光シールド形成前後のトランスファ特性の
他の例を示す曲線図、第６図は本発明に係る反応室分離
型インライン方式の成膜装置の一例を示す模式図である
。 １・・・ガラス基板、２・・・活性層、３・・・ソース
電極、４・・・ドレイン電極、５・・・コンタクト層、
６・・・不純物ドーピング埋め込み層、７・・・ゲート
電極、８・・・ゲート絶縁膜、９・・・保護膜、１０・
・・光シールド、１１・・・ゲート・バルブ。 出願人代理人　弁理士　鈴江武彦 ＶＧ（Ｖ） 第２図 −１５−１０−５０５＋０　　　１５　　　２０Ｖｃ、
　　　　（Ｖ） 第４図 Ｖｃ　　　（Ｖ） 第５図

Claims (4)

【特許請求の範囲】
1. （１）活性層である非晶質シリコン合金薄膜内部にｎ形
   もしくはｐ形を規定する不純物をドープした薄層を埋め
   込んで不純物ドーピング埋め込み層を形成することを特
   徴とする非晶質シリコン薄膜トランジスタ。
2. （２）非晶質シリコン合金はシリコンを母材とし、かつ
   第２の成分としてバンド・ギャップ内の局在準位減少剤
   となる水素もしくは弗素を含むことを特徴とする特許請
   求の範囲第１項記載の非晶質シリコン薄膜トランジスタ
   。
3. （３）不純物ドーピング埋め込み層は、活性層である非
   晶質シリコン合金層がゲート絶縁膜もしくは保護膜と接
   する界面より少なくとも１００Å以上離れた位置に埋め
   込まれていることを特徴とする特許請求の範囲第１項記
   載の非晶質シリコン薄膜トランジスタ。
4. （４）薄膜トランジスタの構造はスタガード型、逆スタ
   ガード型、コプレーナ型もしくは逆コプレーナ型のいず
   れかであることを特徴とする特許請求の範囲第１項記載
   の非晶質シリコン薄膜トランジスタ。