JPH09307787A - 垂直同期回路及びタイミングコントローラ - Google Patents

Abstract

(57)【要約】 【課題】ドットマトリックスディスプレイに表示するイ
ンタレース信号の奇数フィールドと偶数フィールドの重
ね方を変更することができる垂直同期回路及びタイミン
グコントローラを提供することを目的とする。 【解決手段】垂直同期回路９のデコーダ２２には、奇数
フィールドに偶数フィールドを重ねるための設定値と、
偶数フィールドに奇数フィールドを重ねるための設定値
とが予め設定さている。デコーダ２２には選択信号ＳＥ
Ｌ１が入力される。デコーダ２２は選択信号ＳＥＬ１に
基づいてそれら設定値のうちの１つを選択し、その選択
した設定値に基づいて、信号Ｓ１，Ｓ２を出力する。そ
して、その信号Ｓ１，Ｓ２に基づいて奇数フィールドと
偶数フィールドの垂直走査を開始するための制御信号ST
V を生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は垂直同期回路及びタ
イミングコントローラに係り、詳しくは、ＬＣＤ（Liqu
id Crystal Display）等のドットマトリックスディスプ
レイにインタレース走査の画像を表示する画像表示装置
の垂直同期回路及びタイミングコントローラに関するも
のである。

【０００２】

【従来の技術】近年、ＴＶ等の映像信号を表示するため
の表示器には、ＣＲＴ（Cathode-RayTube）に代えてＬ
ＣＤ（Liquid Crystal Display）等の表示器が用いられ
るようになってきている。ＬＣＤ等の表示器は、ＣＲＴ
に比べて薄型化が可能であることからフラットディスプ
レイと呼ばれる。また、ＬＣＤ等の表示器は、ＣＲＴに
比べて消費電力が小さい等の利点がある。

【０００３】画像を表示するための表示器には、電気信
号を光学情報に変換する、即ち、表示素子を行列状に配
列したドットマトリックス形の表示器が用いられること
から、ＬＣＤ等の表示器をドットマトリックスディスプ
レイ（dot matrix display）と呼ぶ場合もある。

【０００４】ところで、ＮＴＳＣ方式の映像信号の場
合、５２５本の走査線数のうち、約４８０本の走査線に
より映像が構成される。従って、走査ライン数が４８０
本程度の表示器を用いることにより、各走査ラインに映
像信号の１走査分を表示させて１画面分の出力映像を得
ることができる。

【０００５】

【発明が解決しようとする課題】しかしながら、走査ラ
イン数が映像信号の走査線数よりも少ない、例えば、走
査ライン数が２４０ライン程度の表示器を用いて出力映
像を得ようとする場合、１本の走査ラインに対して映像
信号の２走査分を表示することによって１画面分の出力
映像を得る方法が用いられる。インタレース走査の映像
信号の場合、図８に示すように、１画面分の画像５１が
奇数フィールドの画像５２と偶数フィールドの画像５３
と交互に送られてくるため、表示器５４の各走査ライン
Ｌに奇数フィールドの画像５２と偶数フィールドの画像
５３を重ね書きすることにより１画面分の画像５１を全
て表示するようになっている。

【０００６】ところで、奇数／偶数フィールドの画像５
２，５３の重ね方によっては、映出される画像の見え方
が異なってくる。例えば、図９（ａ）に示すように、元
の画像の任意の複数の走査線Ｌ１〜Ｌ１０において、縦
方向の列Ｃ１に着目し、各走査線Ｌ１〜Ｌ１０の列Ｃ１
を構成する画素Ｇ１には、順番に「白，白，白，白，
黒，黒，白，白，白，白」が表示されるものとする。

【０００７】図９（ｂ）に示すように、奇数フィールド
の画像５２に偶数フィールドの画像５３を重ねて表示す
る場合、走査線Ｌ１と走査線Ｌ２の映像が１つの走査ラ
インに表示される。この１つの走査ラインに表示される
映像を「Ｌ１＋Ｌ２」として表す。この場合、列Ｃ１を
構成する走査線Ｌ１，Ｌ２の画素Ｇ１には、それぞれ
「白」「白」が表示される。従って、「Ｌ１＋Ｌ２」の
列Ｃ１を構成する表示素子Ｇ２に表示される映像は、
「白」となる。

【０００８】同様に、各走査線Ｌ３〜Ｌ１０の映像は、
それぞれ「Ｌ３＋Ｌ４」「Ｌ５＋Ｌ６」「Ｌ７＋Ｌ８」
「Ｌ９＋Ｌ１０」として表示され、列Ｃ１を構成する表
示素子Ｇ２には、それぞれ「白」「黒」「白」「白」が
表示される。

【０００９】一方、図９（ｃ）に示すように、偶数フィ
ールドの画像５３に奇数フィールドの画像５２を重ねて
表示する場合、走査線Ｌ２と走査線Ｌ３の映像が１つの
走査ラインに表示される。この場合、列Ｃ１を構成する
走査線Ｌ２，Ｌ３の表示素子１には、それぞれ「白」
「白」が表示されることから、「Ｌ２＋Ｌ３」の列Ｃ１
を構成する表示素子Ｇ２には、「白」が表示される。

【００１０】しかしながら、走査線Ｌ４と走査線Ｌ５の
映像を１つの走査ラインに表示する場合、走査線Ｌ４の
画素Ｇ１が「白」であって走査線Ｌ５の画素が「黒」で
あるので、「Ｌ４＋Ｌ５」の列Ｃ１を構成する表示素子
Ｇ２には、「白」と「黒」の中間色である「灰」が表示
される。同様に、走査線Ｌ６と走査線Ｌ７の映像を１つ
の走査ラインに表示する場合、走査線Ｌ６の画素Ｇ１が
「灰」であって走査線Ｌ７の画素が「白」であるので、
「Ｌ６＋Ｌ７」の列Ｃ１を構成する表示素子Ｇ２には、
「黒」と「白」の中間色である「灰」が表示される。

【００１１】即ち、２つの走査線の「黒」画素は、奇数
フィールドに偶数フィールドを重ねて表示する場合に１
つの走査ラインに「黒」として表示され、偶数フィール
ドに奇数フィールドを重ねて表示する場合に２つの走査
ラインに「灰」として表示される。その結果、奇数フィ
ールドの画像５２と偶数フィールドの画像５３の重ね方
によっては、表示器５４に表示される画像の比較的細か
い文字や細い横線のエッジが見えにくく判読が難しくな
る場合があるという問題があった。

【００１２】また、奇数フィールドと偶数フィールドの
重ね方は、一方のみに対応するように画像表示装置の設
計段階において設定されているので、容易に変更するこ
とができない。そのため、奇数フィールドに偶数フィー
ルドを重ねるようにした画像表示装置と、偶数フィール
ドに奇数フィールドを重ねるようにした画像表示装置と
を用意しておかなければならないという問題があった。

【００１３】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、ドットマトリックスデ
ィスプレイに表示するインタレース信号の奇数フィール
ドと偶数フィールドの重ね方を変更することができる垂
直同期回路及びタイミングコントローラを提供すること
にある。

【００１４】

【課題を解決するための手段】請求項１に記載の発明
は、奇数フィールドと偶数フィールドとから構成される
映像信号を、その映像信号の走査線数より少ない走査ラ
インを有するドットマトリックスディスプレイに奇数フ
ィールドと偶数フィールドを重ねて表示させるために、
両フィールドの垂直走査の開始を制御するための制御信
号を生成する垂直同期回路であって、奇数フィールドに
偶数フィールドを重ねるための設定値と、偶数フィール
ドに奇数フィールドを重ねるための設定値とが予め設定
され、それら設定値のうちの１つを選択し、その選択し
た設定値に基づいて前記制御信号を生成するようにした
ことを要旨とする。

【００１５】請求項２に記載の発明は、水平同期信号に
基づいて生成されたクロック信号をカウントし、そのカ
ウント値を出力するとともに、垂直同期信号に基づいて
そのカウント値をクリアするカウンタと、前記カウンタ
のカウント値に基づいて、予め設定された期間に応じて
信号を出力するデコーダとを備え、奇数フィールドと偶
数フィールドとから構成される映像信号を、その映像信
号の走査線数より少ない走査ラインを有するドットマト
リックスディスプレイに奇数フィールドと偶数フィール
ドを重ねて表示させるために、両フィールドの垂直走査
の開始を制御するための制御信号を生成する垂直同期回
路において、前記デコーダには、奇数フィールドに偶数
フィールドを重ねるための設定値と、偶数フィールドに
奇数フィールドを重ねるための設定値とが予め設定さ
れ、それら設定値のうちの１つを選択し、その選択した
設定値に基づいて前記制御信号を生成するようにしたこ
とを要旨とする。

【００１６】請求項３に記載の発明は、請求項２に記載
の垂直同期回路において、前記デコーダには選択信号が
入力され、その選択信号に基づいて予め設定された設定
値のうちの１つを選択するようにしたことを要旨とす
る。

【００１７】請求項４に記載の発明は、水平同期信号に
基づいて、出力画像の水平走査を開始するための制御信
号と、水平走査の間隔に対応したクロック信号を生成し
出力する水平同期回路と、請求項１〜３のうちのいずれ
か１項に記載の垂直同期回路とを備えたことを要旨とす
る。

【００１８】従って、請求項１に記載の発明によれば、
予め奇数フィールドに偶数フィールドを重ねるための設
定値と、偶数フィールドに奇数フィールドを重ねるため
の設定値とが設定され、それら設定値のうちの１つが選
択され、その選択された設定値に基づいて、奇数フィー
ルドと偶数フィールドの垂直走査を開始するための制御
信号が生成される。

【００１９】請求項２に記載の発明によれば、デコーダ
には、奇数フィールドに偶数フィールドを重ねるための
設定値と、偶数フィールドに奇数フィールドを重ねるた
めの設定値とが予め設定される。デコーダはそれら設定
値のうちの１つを選択し、その選択した設定値に基づい
て、奇数フィールドと偶数フィールドの垂直走査を開始
するための制御信号を生成する。

【００２０】請求項３に記載の発明によれば、デコーダ
には選択信号が入力され、その選択信号に基づいて予め
設定された設定値のうちの１つが選択される。請求項４
に記載の発明によれば、水平同期信号に基づいて、出力
画像の水平走査を開始するための制御信号と、水平走査
の間隔に対応したクロック信号を生成し出力する水平同
期回路と、請求項１〜３のうちのいずれか１項に記載の
垂直同期回路とが備えられる。

【００２１】

【発明の実施の形態】以下、本発明を具体化した一実施
の形態を図１〜図７に従って説明する。図１は、画像表
示装置１のブロック回路図である。画像表示装置１は、
駆動回路部２と液晶表示モジュール３とから構成されて
いる。

【００２２】駆動回路部２は、同期分離回路４、タイミ
ングコントローラ５、電圧制御発振回路（ＶＣＯ）６、
及び、ビデオ信号処理回路７により構成されている。同
期分離回路４には、外部からビデオ信号が入力される。
同期分離回路４は、ビデオ信号から水平同期信号HSYNC
、垂直同期信号VSYNC を分離し、分離した水平同期信
号HSYNC 及び垂直同期信号VSYNC をタイミングコントロ
ーラ５に出力する。

【００２３】タイミングコントローラ５には、水平同期
回路８と垂直同期回路９とが設けられている。水平同期
回路８には水平同期信号HSYNC が入力される。水平同期
回路８は、水平同期信号HSYNC に基づいて、水平走査の
開始を制御するための制御信号STH 等の各種パルス信号
を生成し、液晶表示モジュール３に出力する。また、水
平同期回路８は、ＶＣＯ６とでＰＬＬ（Phase Locked L
oop ）を構成し、水平同期信号HSYNC に基づいて所定の
周波数のクロック信号CLK を生成し、垂直同期回路９に
出力する。垂直同期回路９は、垂直同期信号VSYNC と、
水平同期回路８から入力されるクロック信号CLK に基づ
いて、垂直走査の開始を制御するための制御信号STV 等
の各種パルス信号を生成し、液晶表示モジュール３に出
力する。

【００２４】ビデオ信号処理回路７は、ビデオ信号を増
幅する。また、ビデオ信号処理回路７には、図では省略
してあるが極性反転信号FRP が入力される。ビデオ信号
処理回路７は、極性反転信号FRP に同期して動作し、増
幅したビデオ信号を、液晶表示モジュール３の駆動に必
要な波形に変換し、画像信号Vdとして液晶表示モジュー
ル３に出力する。

【００２５】液晶表示モジュール３は、液晶パネル１
０、水平駆動回路（データドライバ）１１、及び、垂直
駆動回路（走査ドライバ）１２により構成されている。
水平駆動回路１１には、水平同期回路８によって生成さ
れた制御信号STH 等の各種パルス信号が入力されるとと
もに、ビデオ信号処理回路７によって処理された画像信
号Vdが入力される。垂直駆動回路１２には、垂直同期回
路９によって生成された制御信号STH 等の各種パルス信
号が入力される。水平駆動回路１１，垂直駆動回路１２
は、それぞれ制御信号STH ，STV 等の各種パルス信号に
基づいて水平走査，垂直走査を開始し、その水平走査，
垂直走査によって画像信号が完全な出力画像として液晶
パネル１０に表示される。

【００２６】図２に示すように、垂直同期回路９には、
カウンタ２１，デコーダ２２、及び、パルス信号生成部
２３が設けられている。カウンタ２１にはクロック信号
CLKが入力される。カウンタ２１は、クロック信号CLK
をカウントし、そのカウント値をデコーダ２２に出力す
る。デコーダ２２は、カウンタ２１から入力されるカウ
ント値に基づいて、そのカウント値が予め設定された設
定値と一致する時に信号を信号生成部としてのパルス信
号生成部２３に出力する。

【００２７】パルス信号生成部２３は、デコーダ２２か
ら入力される信号に基づいて、制御信号STV 等の各種パ
ルス信号を生成し、液晶表示モジュール３に出力する。
即ち、デコーダ２２には、各種パルス信号を生成する期
間が設定値として予め設定され、その期間に応じた信号
をパルス信号生成部２３に出力するようになっている。

【００２８】液晶表示モジュール３は、制御信号STV 等
の各種パルス信号が入力されると、それらの制御信号ST
V 等の各種パルス信号に基づいて走査を開始して画像を
表示するようになっている。

【００２９】また、デコーダ２２には、スイッチＳＷ
１，ＳＷ２がそれぞれ接続されている。スイッチＳＷ
１，ＳＷ２は、駆動回路部２に設けられた機械式スイッ
チ等よりなる。スイッチＳＷ１は、奇数フィールド／偶
数フィールドの重ね方を選択するために設けられてい
る。スイッチＳＷ２は、ＮＴＳＣ方式又はＰＡＬ方式を
選択するために設けられている。

【００３０】即ち、デコーダ２２は、スイッチＳＷ１の
オン又はオフの状態に応じてＨレベル又はＬレベルの選
択信号ＳＥＬ１を入力する。そして、デコーダ２２は、
入力した選択信号ＳＥＬ１に基づいて、パルス信号生成
部２３に信号を出力するときの設定値を選択するように
なっている。その設定値は、偶数フィールドに奇数フィ
ールドを重ねる場合の値と、奇数フィールドに偶数フィ
ールドを重ねる場合の値とが予め設定されている。

【００３１】例えば、Ｈレベルの選択信号ＳＥＬ１を入
力した場合、デコーダ２２は、偶数フィールドに奇数フ
ィールドを重ねるための設定値を選択する。また、Ｌレ
ベルの選択信号ＳＥＬ１を入力した場合、デコーダ２２
は奇数フィールドに偶数フィールドを重ねるための設定
値を選択する。そして、デコーダ２２は、それら選択し
た設定値と、カウンタ２１のカウント値が一致する場合
にパルス信号生成部２３に信号を出力する。

【００３２】パルス信号生成部２３は、デコーダ２２か
ら入力される信号に基づいて垂直走査の開始を制御する
ための各種パルス信号を生成する。従って、垂直同期回
路９は、各種パルス信号を、選択信号ＳＥＬ１に基づい
て、偶数フィールドに奇数フィールドを重ねるタイミン
グ、又は、奇数フィールドに偶数フィールドを重ねるタ
イミングで生成し、出力する。

【００３３】そして、液晶表示モジュール３は、垂直同
期回路９から出力される各種パルス信号に基づいて垂直
走査を開始するので、液晶パネル１０に表示される画像
は、偶数フィールドの画像に奇数フィールドの画像が重
ねられた画像、又は、奇数フィールドの画像に偶数フィ
ールドの画像が重ねられた画像となる。

【００３４】また、デコーダ２２は、スイッチＳＷ２の
オン又はオフの状態に応じてＨレベル又はＬレベルの選
択信号ＳＥＬ２を入力する。そして、デコーダ２２は、
入力した選択信号ＳＥＬ２に基づいて、パルス信号生成
部２３に信号を出力するときの設定値を選択するように
なっている。その設定値は、例えば、ＮＴＳＣ方式に対
応する値と、ＰＡＬ方式に対応する値とが予め設定され
ている。

【００３５】例えば、Ｌレベルの選択信号ＳＥＬ２を入
力した場合、デコーダ２２は、ＮＴＳＣ方式に対応した
設定値を選択する。また、Ｈレベルの選択信号ＳＥＬ２
を入力した場合、デコーダ２２はＰＡＬ方式に対応した
設定値を選択する。そして、デコーダ２２は、それら選
択した設定値と、カウンタ２１のカウント値が一致する
場合にパルス信号生成部２３に信号を出力する。

【００３６】パルス信号生成部２３は、デコーダ２２か
ら入力される信号に基づいて垂直走査の開始を制御する
ための各種パルス信号を生成する。従って、垂直同期回
路９は、各種パルス信号を、選択信号ＳＥＬ２に基づい
て、ＮＴＳＣ方式又はＰＡＬ方式に対応したタイミング
で生成し、出力する。

【００３７】そして、液晶表示モジュール３は、垂直同
期回路９から出力される各種パルス信号に基づいて垂直
走査を開始するので、画像表示装置１は、ＮＴＳＣ方式
又はＰＡＬ方式にそれぞれ対応したビデオ信号に基づい
て画像を表示することができる。

【００３８】次に、デコーダ２２の構成を図３に従って
詳述する。図３は、デコーダ２２及びパルス信号生成部
２３の一部回路図である。デコーダ２２は、入力回路部
３１〜３３、アンド回路３４〜３７、アンド回路３８〜
４１、及び、オア回路４２，４３とから構成されてい
る。

【００３９】入力回路部３１には、カウンタ２１からカ
ウント値として複数ビット（本実施の形態では１０ビッ
ト）のカウント信号ＩＮ０〜ＩＮ９が入力される。図４
に示すように、入力回路部３１は、各カウント信号ＩＮ
０〜ＩＮ９のそれぞれに対応した一対のインバータ回路
とバッファ回路とから構成される。そして、入力回路部
３１は、各カウント信号ＩＮ０〜ＩＮ９から、それぞれ
カウント値に対応した相補のビット信号と反転ビット信
号を生成する。

【００４０】例えば、入力回路部３１は、最下位のカウ
ント信号ＩＮ０からビット信号Ｂ１と反転ビットＢ１Ｎ
を、次のビットのカウント信号ＩＮ１からビット信号Ｂ
２と反転ビット信号Ｂ２Ｎを生成する。そして、入力回
路部３１は、最上位のカウント信号ＩＮ９からビット信
号Ｂ５１２と反転ビット信号Ｂ５１２Ｎを生成するよう
になっている。

【００４１】入力回路部３１により生成されたビット信
号Ｂ２〜Ｂ５１２、反転ビット信号Ｂ２Ｎ〜Ｂ５１２Ｎ
は、信号Ｓ１，Ｓ２を生成するタイミングに合わせて各
アンド回路３４〜３７にそれぞれ入力される。例えば、
図５に示すように、アンド回路３４には、ビット信号Ｂ
２，Ｂ８，Ｂ１６と反転ビット信号Ｂ４Ｎ，Ｂ３２Ｎ〜
Ｂ５１２Ｎが入力される。そして、アンド回路３４は、
入力される各信号が「１」の場合に信号Ｓ３ａを生成す
るようになっている。従って、アンド回路３４は、ビッ
ト信号Ｂ２，Ｂ８，Ｂ１６が「１」の場合、即ち、カウ
ンタ２１のカウント値が「２６」の場合に信号Ｓ３ａを
生成するようになっている。

【００４２】同様に、図では省略してあるが、アンド回
路３５にはビット信号Ｂ２〜Ｂ８，Ｂ３２が入力され、
カウント値が「４６」の時に信号Ｓ３ｂを生成する。ア
ンド回路３６にはビット信号Ｂ４〜Ｂ１６が入力され、
カウント値が「２８」の時に信号Ｓ４ａを生成する。ア
ンド回路３７にはビット信号Ｂ１６，Ｂ３２が入力さ
れ、カウント値が「４８」の時に信号Ｓ４ｂを生成する
ようになっている。

【００４３】また、各アンド回路３４〜３７には、入力
回路部３２により生成された信号Ｘが入力される。入力
回路部３２には選択信号ＳＥＬ１が入力される。また、
入力回路部３２には、入力回路部３１により生成された
ビット信号Ｂ１及び反転ビット信号Ｂ１Ｎが入力され
る。図４に示すように、入力回路部３２には、一対のイ
ンバータ回路とバッファ回路が備えられ、選択信号ＳＥ
Ｌ１に基づいて相補となる信号ＥＯ，ＯＥを生成する。
例えば、選択信号ＳＥＬ１がＬレベルの場合、Ｈレベル
の信号ＥＯとＬレベルの信号ＯＥが生成され、選択信号
ＳＥＬ１がＨレベルの場合、Ｌレベルの信号ＥＯとＨレ
ベルの信号ＯＥが生成されるようになっている。

【００４４】信号ＥＯはアンド回路４４の一方の入力端
子に入力され、アンド回路４４の他方の入力端子には反
転ビット信号Ｂ１Ｎが入力される。信号ＯＥはアンド回
路４５の一方の入力端子に入力され、アンド回路４５の
他方の入力端子にはビット信号Ｂ１が入力される。アン
ド回路４４，４５の出力端子は、それぞれ２入力素子の
ノア回路４６の入力端子に接続され、ノア回路４６の出
力端子はインバータ回路４７の入力端子に接続されてい
る。そして、インバータ回路４７は信号Ｘを出力するよ
うになっている。

【００４５】その信号Ｘは、信号ＥＯがＨレベル且つ反
転ビット信号Ｂ１ＮがＨレベル、又は、信号ＯＥがＨレ
ベル且つビット信号Ｂ１がＨレベルの時にＨレベルとな
る。また、信号Ｘは、信号ＥＯがＨレベル且つ反転ビッ
ト信号Ｂ１ＮがＬレベル、又は、信号ＯＥがＨレベル且
つビット信号Ｂ１がＬレベルの時にＬレベルとなる。信
号ＥＯは選択信号ＳＥＬ１がＬレベルの時にＨレベルと
なり、信号ＯＥは選択信号ＳＥＬ１がＨレベルの時にＨ
レベルとなる。また、反転ビット信号Ｂ１Ｎはカウント
信号ＩＮ０がＬレベルの時にＨレベルとなり、ビット信
号Ｂ１はカウント信号ＩＮ０がＨレベルの時にＨレベル
となる。

【００４６】従って、入力回路部３２は、信号ＯＥがＨ
レベル、即ち、選択信号ＳＥＬ１がＨレベルの時にビッ
ト信号Ｂ１を信号Ｘとして出力し、信号ＥＯがＨレベ
ル、即ち、選択信号ＳＥＬ１がＬレベルの時に反転ビッ
ト信号Ｂ１Ｎを信号Ｘとして出力するようになってい
る。

【００４７】その信号Ｘは、各アンド回路３４〜３７に
入力される。そして、各アンド回路３４〜３７は、ビッ
ト信号Ｂ２〜Ｂ５１２と反転ビット信号Ｂ２Ｎ〜Ｂ５１
２Ｎに基づくカウント値に、信号Ｘを加算したカウント
値の時にそれぞれ信号Ｓ３ａ〜Ｓ４ｂを出力する。従っ
て、各アンド回路３４〜３７は、選択信号ＳＥＬ１がＨ
レベルの時には上記したカウント値にそれぞれ「１」を
加算したカウント値の時に信号Ｓ３ａ〜Ｓ４ｂをそれぞ
れ出力し、選択信号ＳＥＬ１がＬレベルの時には上記の
カウント値の時に信号Ｓ３ａ〜Ｓ４ｂをそれぞれ出力す
る。

【００４８】即ち、選択信号ＳＥＬ１がＨレベルの場
合、各アンド回路３４〜３７は、それぞれカウント値が
「２７」「４７」「２９」「４９」の時に信号Ｓ３ａ〜
Ｓ４ｂを出力する。一方、選択信号ＳＥＬ１がＬレベル
の場合、各アンド回路３４〜３７は、それぞれカウント
値が「２６」「４６」「２８」「４８」の時に信号Ｓ３
ａ〜Ｓ４ｂを出力する。

【００４９】図３に示すように、各アンド回路３４〜３
７から出力される信号Ｓ３ａ〜Ｓ４ｂは、それぞれアン
ド回路３８〜４１の一方の入力端子に入力される。アン
ド回路３８〜４１は２入力素子であってそれぞれ入力回
路部３３に接続され、アンド回路３８，４０の他方の入
力端子には信号ＳNTSCが入力され、アンド回路３９，４
１の他方の入力端子には信号ＳPAL が入力される。

【００５０】図４に示すように、入力回路部３３は一対
のインバータ回路とバッファ回路とから構成され、選択
信号ＳＥＬ２に基づいて相補となる信号ＳNTSC，ＳPAL
を生成する。例えば、選択信号ＳＥＬ２がＨレベルの場
合、入力回路部３３は、Ｈレベルの信号ＳNTSCとＬレベ
ルの信号ＳPAL を生成する。一方、選択信号ＳＥＬ２が
Ｌレベルの場合、入力回路部３３は、Ｌレベルの信号Ｓ
NTSCとＨレベルの信号ＳPAL を生成する。

【００５１】従って、図３に示すように、信号ＳNTSCが
Ｈレベル、即ち、選択信号ＳＥＬ２がＨレベルの場合、
アンド回路３８，４０は入力される信号Ｓ３ａ，Ｓ４ａ
を出力し、アンド回路３９，４１は信号を出力しない。
一方、信号ＳPAL がＨレベル、即ち、選択信号ＳＥＬ２
がＬレベルの場合、アンド回路３８，４０は信号を出力
せず、アンド回路３９，４１は入力される信号Ｓ３ｂ，
Ｓ４ｂを出力する。

【００５２】アンド回路３８，３９の出力端子はオア回
路４２の入力端子にそれぞれ接続され、アンド回路４
０，４１の出力端子はオア回路４３の入力端子にそれぞ
れ接続されている。そして、オア回路４２は信号Ｓ１を
出力し、オア回路４３は信号Ｓ２を出力するようになっ
ている。

【００５３】従って、デコーダ２２は、カウント信号Ｉ
Ｎ０〜ＩＮ９及び選択信号ＳＥＬ１，ＳＥＬ２に基づい
て、奇数フィールド／偶数フィールドの重ね方と、ＮＴ
ＳＣ／ＰＡＬ方式の切り換えを選択し、それらの選択結
果に応じた信号Ｓ１，Ｓ２を出力するようになってい
る。

【００５４】例えば、選択信号ＳＥＬ２に基づいてＮＴ
ＳＣ方式に切り換えられた場合、選択信号ＳＥＬ２はＬ
レベルとなる。そして、奇数フィールドに偶数フィール
ドを重ねるように選択された場合、選択信号ＳＥＬ１は
Ｈレベルとなる。すると、デコーダ２２は、アンド回路
３４から出力されるカウント値が「２６」の時の信号Ｓ
３ａと、アンド回路３６から出力されるカウント値が
「２８」の時の信号Ｓ４ａを、それぞれ信号Ｓ１，Ｓ２
として出力する。

【００５５】一方、偶数フィールドに奇数フィールドを
重ねるように選択された場合、選択信号ＳＥＬ１はＬレ
ベルとなる。すると、デコーダ２２は、アンド回路３４
から出力されるカウント値が「２７」の時の信号Ｓ３ａ
と、アンド回路３６から出力されるカウント値が「２
９」の時の信号Ｓ４ａを、それぞれ信号Ｓ１，Ｓ２とし
て出力する。

【００５６】同様に、ＰＡＬ方式に切り換えられると、
選択信号ＳＥＬ２はＨレベルとなる。そして、奇数フィ
ールドに偶数フィールドを重ねるように選択された場
合、選択信号ＳＥＬ１はＨレベルとなる。すると、デコ
ーダ２２は、アンド回路３５から出力されるカウント値
が「４６」の時の信号Ｓ３ｂと、アンド回路３７から出
力されるカウント値が「４８」の時の信号Ｓ４ｂを、そ
れぞれ信号Ｓ１，Ｓ２として出力する。

【００５７】一方、偶数フィールドに奇数フィールドを
重ねるように選択された場合、選択信号ＳＥＬ１はＬレ
ベルとなる。すると、デコーダ２２は、アンド回路３５
から出力されるカウント値が「４７」の時の信号Ｓ３ｂ
と、アンド回路３７から出力されるカウント値が「４
９」の時の信号Ｓ４ｂを、それぞれ信号Ｓ１，Ｓ２とし
て出力する。

【００５８】その信号Ｓ１，Ｓ２は、パルス信号生成部
２３を構成するＪＫフリップフロップ（以下、ＪＫＦＦ
という）２３ａの入力端子Ｊ，Ｋにそれぞれ入力され
る。また、ＪＫＦＦ２３ａには、クロック信号CLK が入
力される。ＪＫＦＦ２３ａは、クロック信号CLK に同期
して動作し、信号Ｓ１，Ｓ２に基づいてパルス信号とな
る制御信号STV を出力端子Ｑから出力する。その制御信
号STV に基づいて、液晶表示モジュール３は、奇数フィ
ールドと偶数フィールドの垂直走査を開始する。

【００５９】この制御信号STV は、信号Ｓ１，Ｓ２に基
づいて生成される。例えば、ＮＴＳＣ方式に切り換えら
れた場合、その信号Ｓ１，Ｓ２は、選択信号ＳＥＬ１に
基づいて、その選択信号ＳＥＬ１がＨレベルの時にカウ
ント値が「２６」「２８」に基づいて生成される。一
方、選択信号ＳＥＬ１がＬレベルの時、制御信号STV
は、カウント値が「２７」「２９」に基づいて生成され
る。

【００６０】即ち、デコーダ２２は、選択信号ＳＥＬ１
に基づいて、その選択信号ＳＥＬ１がＬレベルの時に、
選択信号ＳＥＬ１がＨレベルの場合に比べてカウント値
が「１」分だけ遅らして制御信号STV を生成する。液晶
表示モジュール３は、この制御信号STV に基づいて垂直
走査を開始する。従って、液晶表示モジュール３は、選
択信号ＳＥＬ１がＬレベル、即ち、偶数フィールドに奇
数フィールドを重ねるように選択された場合、選択信号
ＳＥＬ１がＨレベル、即ち、奇数フィールドが偶数フィ
ールドに重ねるように選択された場合に比べてカウンタ
２１のカウント値が「１」だけ遅れて垂直走査を開始す
ることになる。

【００６１】すると、図６，７に示すように、表示され
る画像の重なり方が異なってくる。例えば、Ｈレベルの
選択信号ＳＥＬ１が入力されて奇数フィールドに偶数フ
ィールドを重ねるように選択され、カウント値「２６」
「２８」の信号Ｓ１，Ｓ２に基づいて生成された制御信
号STV に基づいて垂直走査を開始した場合、奇数フィー
ルドの画像に偶数フィールドの画像が重ねられて表示さ
れる。例えば、図６に示すように、奇数フィールドの任
意のラインＬ１，Ｌ３，Ｌ５と、偶数フィールドの任意
のラインＬ２，Ｌ４，Ｌ６を重ねる場合、奇数フィール
ドのラインＬ１に偶数フィールドのラインＬ２が重ねら
れて液晶パネル１０の１つの走査ラインに表示される。
同様に、ラインＬ３にラインＬ４が、ラインＬ５にライ
ンＬ６が重ねられて表示される。

【００６２】尚、図６に示すように、奇数フィールドと
偶数フィールドは、そのカウンタ２１のカウント値にし
て「１」（＝０．５Ｈ）分だけずらして液晶表示モジュ
ール３に送られるようになっている。

【００６３】一方、Ｌレベルの選択信号ＳＥＬ１が入力
されて偶数フィールドに奇数フィールドを重ねるように
選択され、カウント値「２７」「２９」の信号Ｓ１，Ｓ
２に基づいて生成された制御信号STV に基づいて垂直走
査を開始した場合、奇数フィールドの画像に偶数フィー
ルドの画像が重ねられて表示される。例えば、図７に示
すように、奇数フィールドの任意のラインＬ１，Ｌ３，
Ｌ５，Ｌ７と、偶数フィールドの任意のラインＬ２，Ｌ
４，Ｌ６を重ねるとする。この時、制御信号STV がカウ
ント値「１」だけ遅れているので、液晶表示モジュール
３は、カウント値が「１」だけ遅れて垂直走査を開始す
る。すると、偶数フィールドのラインＬ２に奇数フィー
ルドのラインＬ３が重ねられて液晶パネル１０の１つの
走査ラインに表示される。同様に、ラインＬ４にライン
Ｌ５が、ラインＬ６にラインＬ７が重ねられて表示され
る。

【００６４】即ち、スイッチＳＷ１を走査して選択信号
ＳＥＬ１をＨレベル又はＬレベルに設定することによ
り、奇数フィールドに偶数フィールドを、偶数フィール
ドに奇数フィールドを重ねる重ね方を切り換えることが
できる。

【００６５】尚、ＮＴＳＣ方式からＰＡＬ方式に切り換
えられた場合、同様に、選択信号ＳＥＬ１がＨレベルの
場合、デコーダ２２は、アンド回路３５から出力される
カウント値「４６」の時の信号Ｓ３ｂと、アンド回路３
７から出力されるカウント値「４８」の時の信号Ｓ４ｂ
に基づいて制御信号STV を生成する。一方、選択信号Ｓ
ＥＬ１がＬレベルの場合、デコーダ２２は、アンド回路
３５から出力されるカウント値「４７」の時の信号Ｓ３
ｂと、アンド回路３７から出力されるカウント値「４
９」の時の信号Ｓ４ｂに基づいて制御信号STV を生成す
る。そして、液晶表示モジュール３は、制御信号STV に
基づいて垂直走査を開始するので、偶数フィールドに奇
数フィールドを重ねるように選択された場合、奇数フィ
ールドに偶数フィールドを重ねるように選択された場合
に比べてカウント値「１」だけ遅れる。その結果、奇数
フィールドと偶数フィールドの重ね方を切り換えること
ができる。

【００６６】以上記述したように、本実施の形態によれ
ば、以下の効果を奏する。 （１）垂直同期回路９のデコーダ２２には、奇数フィー
ルドに偶数フィールドを重ねるための設定値と、偶数フ
ィールドに奇数フィールドを重ねるための設定値とが予
め設定さている。デコーダ２２には選択信号ＳＥＬ１が
入力される。デコーダ２２は選択信号ＳＥＬ１に基づい
てそれら設定値のうちの１つを選択し、その選択した設
定値に基づいて、信号Ｓ１，Ｓ２を出力する。そして、
その信号Ｓ１，Ｓ２に基づいて奇数フィールドと偶数フ
ィールドの垂直走査を開始するための制御信号STV を生
成するようにした。その結果、選択信号ＳＥＬ１を変更
するだけで、奇数フィールドと偶数フィールドの重ね方
を変更することができる。

【００６７】（２）デコーダ２２は、選択信号ＳＥＬ２
が入力される。デコーダ２２は、選択信号ＳＥＬ２に基
づいて、ＮＴＳＣ方式に対応した設定値と、ＰＡＬ方式
に対応した設定値とのうちの１つを選択し、その選択し
たタイミングで制御信号STVを生成するための信号Ｓ
１，Ｓ２を生成するようにした。その結果、複数の異な
るタイミングの方式の映像信号に対応することができ
る。

【００６８】尚、本発明は上記形態に限定されるもので
はなく、以下のように実施してもよい。 （１）上記実施の形態では、駆動回路部２に設けたスイ
ッチＳＷ１，ＳＷ２によって選択信号ＳＥＬ１，ＳＥＬ
２のレベルを設定して奇数フィールド／偶数フィールド
の重ね方とＮＴＳＣ／ＰＡＬ方式の切り換えをそれぞれ
行うようにしたが、スイッチＳＷ１，ＳＷ２に代えてＥ
ＥＰＲＯＭ等のレジスタを設けて実施してもよい。この
レジスタは、垂直同期回路９を形成するチップ上に設け
てもよい。この構成によっても、レジスタに記憶するデ
ータを変更することによって、容易に奇数フィールド／
偶数フィールドの重ね方とＮＴＳＣ／ＰＡＬ方式の切り
換えをそれぞれ行うことが可能となる。

【００６９】また、スイッチＳＷ１，ＳＷ２に代えて垂
直同期回路９を形成するチップ上にフューズ等を設け、
そのチップの出荷時に要望によってフューズを切断す
る、又は、ユーザーによりフューズを切断するようにし
て実施してもよい。この構成によると、切り換えは容易
に行えなくなるものの、垂直同期回路９を形成したチッ
プを共通化することができる。

【００７０】更に、駆動回路部２に選択信号ＳＥＬ１，
ＳＥＬ２を入力するための端子を設け、駆動回路部２の
外部から両信号ＳＥＬ１，ＳＥＬ２を入力して奇数フィ
ールド／偶数フィールドの重ね方とＮＴＳＣ／ＰＡＬ方
式の切り換えを行うようにしてもよい。

【００７１】（２）上記実施の形態では、ＮＴＳＣ方式
とＰＡＬ方式の映像信号にそれぞれ対応するようにした
が、ＮＴＳＣ方式又はＰＡＬ方式のいずれか一方のみに
対応するようにしてもよい。

【００７２】（３）上記実施の形態において、信号Ｓ
１，Ｓ２を生成する時のカウント値を適宜変更して実施
してもよい。例えば、上記実施の形態では、偶数フィー
ルドに奇数フィールドを重ねる場合に信号Ｓ１，Ｓ２を
それぞれカウント値が「２７」「２９」（ＰＡＬ方式で
は「４７」「４９」）の時に生成するようにしたが、信
号Ｓ１，Ｓ２をそれぞれカウント値が「２５」「２７」
（ＰＡＬ方式では例えば「４５」「４７」）の時に生成
するようにしてもよい。

【００７３】（４）上記実施の形態では、表示器として
液晶表示モジュール３を用いた画像表示装置１に具体化
したが、液晶表示モジュール３に代えてＰＤＰ（plasma
display panel：プラズマディスプレイパネル）、ＦＥ
Ｄ（field emission display）、ＥＬ（electrolumines
cence ）パネル、有機ＥＬパネル、ＥＣＤパネル、ＥＰ
ＩＤパネル、蛍光表示管等の他の表示器を用いた画像表
示装置に具体化して実施してもよい。

【００７４】以上、本発明の実施の各形態について説明
したが、各形態から把握できる請求項以外の技術的思想
について、以下にそれらの効果と共に記載する。 （イ）請求項１〜３のうちのいずれか１項に記載の垂直
同期回路において、前記デコーダには第２の選択信号が
入力され、デコーダはその第２の選択信号に基づいて、
予め設定された複数のタイミングのうちの１つを選択
し、その選択したタイミングで前記制御信号を生成する
ための信号を生成するようにした垂直同期回路。この構
成によれば、複数の異なるタイミングの方式の映像信号
に対応することが容易となる。

【００７５】

【発明の効果】以上詳述したように本発明によれば、ド
ットマトリックスディスプレイに表示するインタレース
信号の奇数フィールドと偶数フィールドの重ね方を変更
することができる垂直同期回路及びタイミングコントロ
ーラを提供することができる。

【図面の簡単な説明】

【図１】 一実施の形態の液晶表示装置のブロック回路
図。

【図２】 一実施の形態の垂直同期回路のブロック回路
図。

【図３】 一実施の形態のデコーダ部のブロック回路
図。

【図４】 一実施の形態のデコーダ部の一部回路図。

【図５】 一実施の形態のデコーダ部の一部回路図。

【図６】 垂直同期回路の動作を示すタイミングチャー
ト。

【図７】 垂直同期回路の動作を示すタイミングチャー
ト。

【図８】 画像データの重ね合わせを示す説明図。

【図９】 （ａ）〜（ｃ）は画素の重ね合わせを示す説
明図。

【符号の説明】

９ 垂直同期回路 ＳＥＬ１ 選択信号 ＳＴＶ 制御信号

Claims (4)

【特許請求の範囲】
1. 【請求項１】 奇数フィールドと偶数フィールドとから
   構成される映像信号を、その映像信号の走査線数より少
   ない走査ラインを有するドットマトリックスディスプレ
   イに奇数フィールドと偶数フィールドを重ねて表示させ
   るために、両フィールドの垂直走査の開始を制御するた
   めの制御信号を生成する垂直同期回路であって、 奇数フィールドに偶数フィールドを重ねるための設定値
   と、偶数フィールドに奇数フィールドを重ねるための設
   定値とが予め設定され、それら設定値のうちの１つを選
   択し、その選択した設定値に基づいて前記制御信号を生
   成するようにした垂直同期回路。
2. 【請求項２】 水平同期信号に基づいて生成されたクロ
   ック信号をカウントし、そのカウント値を出力するとと
   もに、垂直同期信号に基づいてそのカウント値をクリア
   するカウンタと、 前記カウンタのカウント値に基づいて、予め設定された
   期間に応じて信号を出力するデコーダとを備え、 奇数フィールドと偶数フィールドとから構成される映像
   信号を、その映像信号の走査線数より少ない走査ライン
   を有するドットマトリックスディスプレイに奇数フィー
   ルドと偶数フィールドを重ねて表示させるために、両フ
   ィールドの垂直走査の開始を制御するための制御信号を
   生成する垂直同期回路において、 前記デコーダには、奇数フィールドに偶数フィールドを
   重ねるための設定値と、偶数フィールドに奇数フィール
   ドを重ねるための設定値とが予め設定され、それら設定
   値のうちの１つを選択し、その選択した設定値に基づい
   て前記制御信号を生成するようにした垂直同期回路。
3. 【請求項３】 請求項２に記載の垂直同期回路におい
   て、 前記デコーダには選択信号が入力され、その選択信号に
   基づいて予め設定された設定値のうちの１つを選択する
   ようにした垂直同期回路。
4. 【請求項４】 水平同期信号に基づいて、出力画像の水
   平走査を開始するための制御信号と、水平走査の間隔に
   対応したクロック信号を生成し出力する水平同期回路
   と、 請求項１〜３のうちのいずれか１項に記載の垂直同期回
   路とを備えたタイミングコントローラ。