JPH09308255A - 放電灯点灯装置 - Google Patents
放電灯点灯装置Info
- Publication number
- JPH09308255A JPH09308255A JP8120680A JP12068096A JPH09308255A JP H09308255 A JPH09308255 A JP H09308255A JP 8120680 A JP8120680 A JP 8120680A JP 12068096 A JP12068096 A JP 12068096A JP H09308255 A JPH09308255 A JP H09308255A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- discharge lamp
- voltage
- current
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 68
- 230000002159 abnormal effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000002457 bidirectional effect Effects 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】放電灯が点灯していない状態でチョッパ回路の
出力電圧が異常に昇圧するのを防止した放電灯点灯装置
を提供する。 【解決手段】昇圧チョッパ回路１は、ダイオードブリッ
ジＤＢの整流電圧をＭＯＳ−ＦＥＴＱ1 を用いてスイッ
チングし、直流電圧ＶDCに変換する。インバータ回路２
はトランジスタＱ2 ，Ｑ3 を用いて直流電圧ＶDCを高周
波電圧に変換して、負荷回路３に供給する。ここで、電
流帰還トランスＴ2 は負荷回路３の共振用コンデンサＣ
5 に流れる電流Ｉ1 をＭＯＳ−ＦＥＴＱ1 に帰還して、
ＭＯＳ−ＦＥＴＱ1 をオンさせている。一方、電流帰還
トランスＴ1 は負荷回路３に流れる電流Ｉ2 をトランジ
スタＱ5 に帰還して、トランジスタＱ5 をオンし、ＭＯ
Ｓ−ＦＥＴＱ1 をオフさせている。
出力電圧が異常に昇圧するのを防止した放電灯点灯装置
を提供する。 【解決手段】昇圧チョッパ回路１は、ダイオードブリッ
ジＤＢの整流電圧をＭＯＳ−ＦＥＴＱ1 を用いてスイッ
チングし、直流電圧ＶDCに変換する。インバータ回路２
はトランジスタＱ2 ，Ｑ3 を用いて直流電圧ＶDCを高周
波電圧に変換して、負荷回路３に供給する。ここで、電
流帰還トランスＴ2 は負荷回路３の共振用コンデンサＣ
5 に流れる電流Ｉ1 をＭＯＳ−ＦＥＴＱ1 に帰還して、
ＭＯＳ−ＦＥＴＱ1 をオンさせている。一方、電流帰還
トランスＴ1 は負荷回路３に流れる電流Ｉ2 をトランジ
スタＱ5 に帰還して、トランジスタＱ5 をオンし、ＭＯ
Ｓ−ＦＥＴＱ1 をオフさせている。
Description
【０００１】
【発明の属する技術分野】本発明は、交流電圧を直流電
圧に変換するチョッパ回路と、チョッパ回路の直流電圧
を高周波電圧に変換して放電灯を点灯させるインバータ
回路とを備えた放電灯点灯装置に関するものである。
圧に変換するチョッパ回路と、チョッパ回路の直流電圧
を高周波電圧に変換して放電灯を点灯させるインバータ
回路とを備えた放電灯点灯装置に関するものである。
【０００２】
【従来の技術】従来より、入力電流歪みを低減した放電
灯点灯装置として、図４に示すような回路のものがあっ
た。この放電灯点灯装置は、スイッチＳＷを介して入力
された商用交流電源ＡＣを整流するダイオードブリッジ
ＤＢと、ダイオードブリッジＤＢの整流電圧を直流電圧
ＶDCに変換する昇圧チョッパ回路１と、共振用インダク
タンスＬ2 と共振用コンデンサＣ5 とが直列接続された
ＬＣ直列共振回路と共振用コンデンサＣ5 に並列接続さ
れた放電灯Ｌａとからなる負荷回路３と、昇圧チョッパ
回路１の直流電圧ＶDCをスイッチングして高周波電圧を
負荷回路３に供給するインバータ回路２と、昇圧チョッ
パ回路１のトランジスタＱ7 のオン／オフを制御する第
１の制御回路６と、インバータ回路２のトランジスタＱ
2 ，Ｑ3 のオン／オフを制御する第２の制御回路７と、
ダイオードブリッジＤＢの整流電圧から制御電圧ＶCCを
発生して第１及び第２の制御回路６，７に供給する電源
回路４とから構成されている。
灯点灯装置として、図４に示すような回路のものがあっ
た。この放電灯点灯装置は、スイッチＳＷを介して入力
された商用交流電源ＡＣを整流するダイオードブリッジ
ＤＢと、ダイオードブリッジＤＢの整流電圧を直流電圧
ＶDCに変換する昇圧チョッパ回路１と、共振用インダク
タンスＬ2 と共振用コンデンサＣ5 とが直列接続された
ＬＣ直列共振回路と共振用コンデンサＣ5 に並列接続さ
れた放電灯Ｌａとからなる負荷回路３と、昇圧チョッパ
回路１の直流電圧ＶDCをスイッチングして高周波電圧を
負荷回路３に供給するインバータ回路２と、昇圧チョッ
パ回路１のトランジスタＱ7 のオン／オフを制御する第
１の制御回路６と、インバータ回路２のトランジスタＱ
2 ，Ｑ3 のオン／オフを制御する第２の制御回路７と、
ダイオードブリッジＤＢの整流電圧から制御電圧ＶCCを
発生して第１及び第２の制御回路６，７に供給する電源
回路４とから構成されている。
【０００３】昇圧チョッパ回路１は、インダクタンスＬ
1 とダイオードＤ1 とトランジスタＱ7 及びコンデンサ
Ｃ1 から構成されている。ここで、トランジスタＱ7 の
オン期間には、インダクタンスＬ1 及びトランジスタＱ
7 を通って電流が流れ、インダクタンスＬ1 にエネルギ
ーが蓄積される。一方、トランジスタＱ7 のオフ期間に
は、オン期間中にインダクタンスＬ1 に蓄積されたエネ
ルギーが、ダイオードブリッジＤＢの整流電圧と共にダ
イオードＤ1 を介してコンデンサＣ1 を充電し、コンデ
ンサＣ1 の両端に整流電圧を昇圧した直流電圧ＶDCが発
生する。
1 とダイオードＤ1 とトランジスタＱ7 及びコンデンサ
Ｃ1 から構成されている。ここで、トランジスタＱ7 の
オン期間には、インダクタンスＬ1 及びトランジスタＱ
7 を通って電流が流れ、インダクタンスＬ1 にエネルギ
ーが蓄積される。一方、トランジスタＱ7 のオフ期間に
は、オン期間中にインダクタンスＬ1 に蓄積されたエネ
ルギーが、ダイオードブリッジＤＢの整流電圧と共にダ
イオードＤ1 を介してコンデンサＣ1 を充電し、コンデ
ンサＣ1 の両端に整流電圧を昇圧した直流電圧ＶDCが発
生する。
【０００４】インバータ回路２では、昇圧チョッパ回路
１の出力間に、直列接続されたトランジスタＱ2 ，Ｑ3
と、トランジスタＱ2 ，Ｑ3 に夫々逆並列に接続された
フライホイール用のダイオードＤ2 ，Ｄ3 とが接続され
ており、トランジスタＱ2 の両端に直流カット用コンデ
ンサＣ3 を介して負荷回路３が接続された所謂ハーフブ
リッジ構成となっている。
１の出力間に、直列接続されたトランジスタＱ2 ，Ｑ3
と、トランジスタＱ2 ，Ｑ3 に夫々逆並列に接続された
フライホイール用のダイオードＤ2 ，Ｄ3 とが接続され
ており、トランジスタＱ2 の両端に直流カット用コンデ
ンサＣ3 を介して負荷回路３が接続された所謂ハーフブ
リッジ構成となっている。
【０００５】負荷回路３は、共振用インダクタンスＬ2
と共振用コンデンサＣ5 が放電灯Ｌａのフィラメント電
極の一端を介して直列に接続されており、共振用コンデ
ンサＣ5 の他端は放電灯Ｌａのフィラメント電極の他端
を介して直流カット用コンデンサＣ3 に接続されてい
る。尚、放電灯Ｌａ両端のフィラメント電極の一端間に
接続された共振用コンデンサＣ5 は、放電灯Ｌａ両端の
フィラメント電極を予熱する機能も兼ね備えている。
と共振用コンデンサＣ5 が放電灯Ｌａのフィラメント電
極の一端を介して直列に接続されており、共振用コンデ
ンサＣ5 の他端は放電灯Ｌａのフィラメント電極の他端
を介して直流カット用コンデンサＣ3 に接続されてい
る。尚、放電灯Ｌａ両端のフィラメント電極の一端間に
接続された共振用コンデンサＣ5 は、放電灯Ｌａ両端の
フィラメント電極を予熱する機能も兼ね備えている。
【０００６】ここで、第１の制御回路６は、例えば、シ
ーメンス社製のＴＤＡ４８１４Ａやモトローラ社製のＭ
Ｃ３４２６１などの力率改善用ＩＣを用いており、昇圧
チョッパ回路１の出力電圧ＶDCが所定の電圧値となるよ
うに、トランジスタＱ7 をオン／オフ制御している。ま
た、第２の制御回路７は、トランジスタＱ2 ，Ｑ3 を交
互に高周波でオン／オフして、負荷回路３に高周波電圧
を供給し、放電灯Ｌａを高周波点灯させている。
ーメンス社製のＴＤＡ４８１４Ａやモトローラ社製のＭ
Ｃ３４２６１などの力率改善用ＩＣを用いており、昇圧
チョッパ回路１の出力電圧ＶDCが所定の電圧値となるよ
うに、トランジスタＱ7 をオン／オフ制御している。ま
た、第２の制御回路７は、トランジスタＱ2 ，Ｑ3 を交
互に高周波でオン／オフして、負荷回路３に高周波電圧
を供給し、放電灯Ｌａを高周波点灯させている。
【０００７】一方、電源回路４は、抵抗Ｒ41とツェナー
ダイオードＺＤ41及びコンデンサＣ 41から構成されてお
り、ダイオードブリッジＤＢの整流電圧から制御電圧Ｖ
CCを発生して、第１及び第２の制御回路６，７に供給し
ている。上述のように、昇圧チョッパ回路１はダイオー
ドブリッジＤＢの整流電圧を昇圧して直流電圧ＶDCをイ
ンバータ回路２に出力し、インバータ回路２がトランジ
スタＱ2 ，Ｑ3 を用いて直流電圧ＶDCをスイッチングし
て、負荷回路３に高周波電圧を供給し、負荷回路３の放
電灯Ｌａを高周波点灯させている。
ダイオードＺＤ41及びコンデンサＣ 41から構成されてお
り、ダイオードブリッジＤＢの整流電圧から制御電圧Ｖ
CCを発生して、第１及び第２の制御回路６，７に供給し
ている。上述のように、昇圧チョッパ回路１はダイオー
ドブリッジＤＢの整流電圧を昇圧して直流電圧ＶDCをイ
ンバータ回路２に出力し、インバータ回路２がトランジ
スタＱ2 ，Ｑ3 を用いて直流電圧ＶDCをスイッチングし
て、負荷回路３に高周波電圧を供給し、負荷回路３の放
電灯Ｌａを高周波点灯させている。
【０００８】ここで、電源投入時に昇圧チョッパ回路１
及びインバータ回路２が動作を開始すると、インバータ
回路２では放電灯Ｌａをスムーズに始動させるために、
放電灯Ｌａ両端のフィラメント電極を一定時間先行的に
予熱した後に、高い始動電圧を印加している。すなわ
ち、電源を投入してから放電灯Ｌａのフィラメント電極
の予熱が終了するまでの一定時間、インバータ回路２の
スイッチング周波数を共振用コンデンサＣ5 及び共振用
インダクタンスＬ2 からなるＬＣ直列共振回路の共振周
波数よりも高く設定し、その後、インバータ回路２のス
イッチング周波数をＬＣ直列共振回路の共振周波数に近
づけることによって放電灯Ｌａを始動させていた。（特
開平６−１６３１６６号公報参照） しかしながら、この放電灯点灯装置では、放電灯Ｌａの
始動前の予熱時や、寿命末期で放電灯Ｌａが点灯しにく
い場合など、放電灯Ｌａの点灯時に比べて負荷が非常に
軽い状態が発生する。この時、負荷が急激に軽くなるた
めに、昇圧チョッパ回路１の出力電圧ＶDCが急に異常昇
圧する場合がある。例えば、４０Ｗの放電灯を２灯使用
した場合、点灯時には約８０Ｗの消費電力が必要である
が、予熱時の消費電力は５Ｗ程度であり、負荷が大きく
変動する。第１の制御回路６の力率改善用ＩＣでは、チ
ョッパ回路１の出力電圧ＶDCを検出して、出力電圧ＶDC
を一定に制御しているが、上述のように負荷変動が大き
い場合、力率改善用ＩＣ内部の誤差アンプのゲインが対
応しきれないため、外部に切換回路或いはチョッパ操作
を停止させる回路を追加する必要があり、図５に示すよ
うな放電灯点灯装置が従来より提案されていた。
及びインバータ回路２が動作を開始すると、インバータ
回路２では放電灯Ｌａをスムーズに始動させるために、
放電灯Ｌａ両端のフィラメント電極を一定時間先行的に
予熱した後に、高い始動電圧を印加している。すなわ
ち、電源を投入してから放電灯Ｌａのフィラメント電極
の予熱が終了するまでの一定時間、インバータ回路２の
スイッチング周波数を共振用コンデンサＣ5 及び共振用
インダクタンスＬ2 からなるＬＣ直列共振回路の共振周
波数よりも高く設定し、その後、インバータ回路２のス
イッチング周波数をＬＣ直列共振回路の共振周波数に近
づけることによって放電灯Ｌａを始動させていた。（特
開平６−１６３１６６号公報参照） しかしながら、この放電灯点灯装置では、放電灯Ｌａの
始動前の予熱時や、寿命末期で放電灯Ｌａが点灯しにく
い場合など、放電灯Ｌａの点灯時に比べて負荷が非常に
軽い状態が発生する。この時、負荷が急激に軽くなるた
めに、昇圧チョッパ回路１の出力電圧ＶDCが急に異常昇
圧する場合がある。例えば、４０Ｗの放電灯を２灯使用
した場合、点灯時には約８０Ｗの消費電力が必要である
が、予熱時の消費電力は５Ｗ程度であり、負荷が大きく
変動する。第１の制御回路６の力率改善用ＩＣでは、チ
ョッパ回路１の出力電圧ＶDCを検出して、出力電圧ＶDC
を一定に制御しているが、上述のように負荷変動が大き
い場合、力率改善用ＩＣ内部の誤差アンプのゲインが対
応しきれないため、外部に切換回路或いはチョッパ操作
を停止させる回路を追加する必要があり、図５に示すよ
うな放電灯点灯装置が従来より提案されていた。
【０００９】この放電灯点灯装置は、スイッチＳＷを介
して入力された商用交流電源ＡＣを整流するダイオード
ブリッジＤＢと、ダイオードブリッジＤＢの整流電圧を
ＭＯＳ−ＦＥＴＱ1 を用いて平滑化する昇圧チョッパ回
路１と、トランジスタＱ2 ，Ｑ3 を用いて昇圧チョッパ
回路１の出力電圧ＶDCを高周波電圧に変換するインバー
タ回路２と、インバータ回路２の高周波電圧によって高
周波点灯される放電灯Ｌａと共振用インダクタンスＬ2
及び共振用コンデンサＣ5 からなるＬＣ直列共振回路と
から構成される負荷回路３と、力率改善用ＩＣ６１を備
えてＭＯＳ−ＦＥＴＱ1 のオン／オフを制御する第１の
制御回路６と、トランジスタＱ3 のオン／オフを制御す
る第２の制御回路７と、ダイオードブリッジＤＢの整流
電圧から制御電圧ＶCCを発生して第１及び第２の制御回
路６，７に供給する電源回路４とを備えている。
して入力された商用交流電源ＡＣを整流するダイオード
ブリッジＤＢと、ダイオードブリッジＤＢの整流電圧を
ＭＯＳ−ＦＥＴＱ1 を用いて平滑化する昇圧チョッパ回
路１と、トランジスタＱ2 ，Ｑ3 を用いて昇圧チョッパ
回路１の出力電圧ＶDCを高周波電圧に変換するインバー
タ回路２と、インバータ回路２の高周波電圧によって高
周波点灯される放電灯Ｌａと共振用インダクタンスＬ2
及び共振用コンデンサＣ5 からなるＬＣ直列共振回路と
から構成される負荷回路３と、力率改善用ＩＣ６１を備
えてＭＯＳ−ＦＥＴＱ1 のオン／オフを制御する第１の
制御回路６と、トランジスタＱ3 のオン／オフを制御す
る第２の制御回路７と、ダイオードブリッジＤＢの整流
電圧から制御電圧ＶCCを発生して第１及び第２の制御回
路６，７に供給する電源回路４とを備えている。
【００１０】ここで、第２の制御回路７には、放電灯Ｌ
ａ点灯時の先行予熱時間を計時するタイマーが設けられ
ており、タイマーのコンデンサＣ71及び抵抗Ｒ71のＣＲ
時定数によって設定された先行予熱時間の間、放電灯Ｌ
ａのフィラメント電極が予熱されるとともに、第１の制
御回路６ではトランジスタＱ8 がオンされて、昇圧チョ
ッパ回路１のＭＯＳ−ＦＥＴＱ1 をオン／オフ制御する
力率改善用ＩＣ６１の動作が停止している。したがっ
て、放電灯Ｌａの先行予熱時間の間、昇圧チョッパ回路
１の出力電圧ＶDCは小さく、その後、除々に上昇するよ
うに制御されているので、先行予熱時間中の負荷が軽い
状態でも昇圧チョッパ回路１の出力電圧Ｖ DCが異常に昇
圧することがない。
ａ点灯時の先行予熱時間を計時するタイマーが設けられ
ており、タイマーのコンデンサＣ71及び抵抗Ｒ71のＣＲ
時定数によって設定された先行予熱時間の間、放電灯Ｌ
ａのフィラメント電極が予熱されるとともに、第１の制
御回路６ではトランジスタＱ8 がオンされて、昇圧チョ
ッパ回路１のＭＯＳ−ＦＥＴＱ1 をオン／オフ制御する
力率改善用ＩＣ６１の動作が停止している。したがっ
て、放電灯Ｌａの先行予熱時間の間、昇圧チョッパ回路
１の出力電圧ＶDCは小さく、その後、除々に上昇するよ
うに制御されているので、先行予熱時間中の負荷が軽い
状態でも昇圧チョッパ回路１の出力電圧Ｖ DCが異常に昇
圧することがない。
【００１１】
【発明が解決しようとする課題】上記構成の放電灯点灯
装置では、入力歪みを低減するとともに、放電灯Ｌａの
始動前の予熱時や寿命末期時に、放電灯Ｌａが点灯して
いない状態で昇圧チョッパ回路１の異常昇圧を防止する
ために、第２の制御回路７にタイマー等の回路を追加す
る必要があり、放電灯点灯装置の回路構成が複雑になる
という問題点があった。
装置では、入力歪みを低減するとともに、放電灯Ｌａの
始動前の予熱時や寿命末期時に、放電灯Ｌａが点灯して
いない状態で昇圧チョッパ回路１の異常昇圧を防止する
ために、第２の制御回路７にタイマー等の回路を追加す
る必要があり、放電灯点灯装置の回路構成が複雑になる
という問題点があった。
【００１２】また、放電灯点灯装置の回路構成を簡素化
するために、インバータ回路２のトランジスタＱ3 のオ
ン／オフ信号に同期して、昇圧チョッパ回路１のＭＯＳ
−ＦＥＴＱ1 のスイッチング動作を行うことは容易に考
えられるが、この場合でも、放電灯Ｌａが点灯する迄、
昇圧チョッパ回路１の動作を停止させるための回路を追
加する必要があり、回路構成が複雑になるという問題点
があった。
するために、インバータ回路２のトランジスタＱ3 のオ
ン／オフ信号に同期して、昇圧チョッパ回路１のＭＯＳ
−ＦＥＴＱ1 のスイッチング動作を行うことは容易に考
えられるが、この場合でも、放電灯Ｌａが点灯する迄、
昇圧チョッパ回路１の動作を停止させるための回路を追
加する必要があり、回路構成が複雑になるという問題点
があった。
【００１３】本発明は上記問題点に鑑みて為されたもの
であり、簡単な回路構成で、入力歪みを改善するととも
に、チョッパ回路の出力電圧が異常に昇圧するのを防止
した放電灯点灯装置を提供することを目的とするもので
ある。
であり、簡単な回路構成で、入力歪みを改善するととも
に、チョッパ回路の出力電圧が異常に昇圧するのを防止
した放電灯点灯装置を提供することを目的とするもので
ある。
【００１４】
【課題を解決するための手段】請求項１の発明では、上
記目的を達成するために、交流電源を全波整流する整流
回路と、第１のスイッチング素子とインダクタンスとダ
イオード及びコンデンサとから構成され整流回路の整流
電圧を直流電圧に変換するチョッパ回路と、共振用イン
ダクタンス及び共振用コンデンサが直列接続されたＬＣ
直列共振回路と共振用コンデンサと並列に接続された放
電灯とからなる負荷回路と、チョッパ回路の直流電圧を
第２のスイッチング素子を用いて高周波電圧に変換して
負荷回路に供給するインバータ回路とを備え、負荷回路
に流れる電流と負荷回路を構成する一つの部品に流れる
電流との位相差に基づいて第１のスイッチング素子をオ
ン／オフしており、放電灯が点灯していない場合、負荷
回路に流れる電流と負荷回路を構成する一つの部品に流
れる電流の位相が等しくなるので、第１のスイッチング
素子をオフ状態として、チョッパ回路の動作を停止させ
ることができる。
記目的を達成するために、交流電源を全波整流する整流
回路と、第１のスイッチング素子とインダクタンスとダ
イオード及びコンデンサとから構成され整流回路の整流
電圧を直流電圧に変換するチョッパ回路と、共振用イン
ダクタンス及び共振用コンデンサが直列接続されたＬＣ
直列共振回路と共振用コンデンサと並列に接続された放
電灯とからなる負荷回路と、チョッパ回路の直流電圧を
第２のスイッチング素子を用いて高周波電圧に変換して
負荷回路に供給するインバータ回路とを備え、負荷回路
に流れる電流と負荷回路を構成する一つの部品に流れる
電流との位相差に基づいて第１のスイッチング素子をオ
ン／オフしており、放電灯が点灯していない場合、負荷
回路に流れる電流と負荷回路を構成する一つの部品に流
れる電流の位相が等しくなるので、第１のスイッチング
素子をオフ状態として、チョッパ回路の動作を停止させ
ることができる。
【００１５】請求項２の発明では、請求項１の発明にお
いて、放電灯両端のフィラメント電極の一端間に共振用
インダクタンスを介してインバータ回路を接続するとと
もに、フィラメント電極の他端間に共振用コンデンサを
接続し、負荷回路に流れる電流を第１のスイッチング素
子のオフ期間の制御用に、共振用コンデンサに流れる電
流を第１のスイッチング素子のオン期間の制御用に帰還
しており、放電灯が点灯していない場合、負荷回路に流
れる電流と共振用コンデンサに流れる電流の位相が等し
くなるので、第１のスイッチング素子をオフ状態とし
て、チョッパ回路の動作を停止させることができる。
いて、放電灯両端のフィラメント電極の一端間に共振用
インダクタンスを介してインバータ回路を接続するとと
もに、フィラメント電極の他端間に共振用コンデンサを
接続し、負荷回路に流れる電流を第１のスイッチング素
子のオフ期間の制御用に、共振用コンデンサに流れる電
流を第１のスイッチング素子のオン期間の制御用に帰還
しており、放電灯が点灯していない場合、負荷回路に流
れる電流と共振用コンデンサに流れる電流の位相が等し
くなるので、第１のスイッチング素子をオフ状態とし
て、チョッパ回路の動作を停止させることができる。
【００１６】請求項３の発明では、請求項１の発明にお
いて、インバータ回路が接続された放電灯両端のフィラ
メント電極の一端間に共振用コンデンサを接続するとと
もに、フィラメント電極の他端間に予熱時にオンされる
スイッチ素子を接続して、負荷回路に流れる電流を第１
のスイッチング素子のオン期間の制御用に、放電灯に流
れる電流を第１のスイッチング素子のオフ期間の制御用
に帰還しており、予熱時にスイッチ素子をオンすること
により、負荷回路に流れる電流と放電灯に流れる電流の
位相が等しくなるので、第１のスイッチング素子をオフ
状態として、チョッパ回路の動作を停止させることがで
きる。
いて、インバータ回路が接続された放電灯両端のフィラ
メント電極の一端間に共振用コンデンサを接続するとと
もに、フィラメント電極の他端間に予熱時にオンされる
スイッチ素子を接続して、負荷回路に流れる電流を第１
のスイッチング素子のオン期間の制御用に、放電灯に流
れる電流を第１のスイッチング素子のオフ期間の制御用
に帰還しており、予熱時にスイッチ素子をオンすること
により、負荷回路に流れる電流と放電灯に流れる電流の
位相が等しくなるので、第１のスイッチング素子をオフ
状態として、チョッパ回路の動作を停止させることがで
きる。
【００１７】
【発明の実施の形態】本発明の実施の形態を図面を参照
して説明する。 （実施形態１）本実施形態の放電灯点灯装置は、図１に
示すように、スイッチＳＷを介して入力された交流電源
ＡＣを全波整流する整流回路たるダイオードブリッジＤ
Ｂと、ダイオードブリッジＤＢの整流電圧を直流電圧Ｖ
DCに変換するチョッパ回路たる昇圧チョッパ回路１と、
昇圧チョッパ回路１の出力電圧ＶDCを高周波電圧に変換
するインバータ回路２と、インバータ回路２の高周波電
圧によって高周波点灯される放電灯ＬａとＬＣ直列共振
回路よりなる負荷回路３とを備えている。
して説明する。 （実施形態１）本実施形態の放電灯点灯装置は、図１に
示すように、スイッチＳＷを介して入力された交流電源
ＡＣを全波整流する整流回路たるダイオードブリッジＤ
Ｂと、ダイオードブリッジＤＢの整流電圧を直流電圧Ｖ
DCに変換するチョッパ回路たる昇圧チョッパ回路１と、
昇圧チョッパ回路１の出力電圧ＶDCを高周波電圧に変換
するインバータ回路２と、インバータ回路２の高周波電
圧によって高周波点灯される放電灯ＬａとＬＣ直列共振
回路よりなる負荷回路３とを備えている。
【００１８】昇圧チョッパ回路１は、インダクタンスＬ
1 と、ダイオードＤ1 と、第１のスイッチング素子とし
てのＭＯＳ−ＦＥＴＱ1 及びコンデンサＣ1 とを備えて
おり、ＭＯＳ−ＦＥＴＱ1 のオン期間にインダクタンス
Ｌ1 に蓄積されたエネルギーが、ＭＯＳ−ＦＥＴＱ1 の
オフ期間にダイオードブリッジＤＢの整流電圧と共にダ
イオードＤ1 を介してコンデンサＣ1 を充電して、出力
電圧ＶDCを昇圧している。
1 と、ダイオードＤ1 と、第１のスイッチング素子とし
てのＭＯＳ−ＦＥＴＱ1 及びコンデンサＣ1 とを備えて
おり、ＭＯＳ−ＦＥＴＱ1 のオン期間にインダクタンス
Ｌ1 に蓄積されたエネルギーが、ＭＯＳ−ＦＥＴＱ1 の
オフ期間にダイオードブリッジＤＢの整流電圧と共にダ
イオードＤ1 を介してコンデンサＣ1 を充電して、出力
電圧ＶDCを昇圧している。
【００１９】インバータ回路２では、昇圧チョッパ回路
１のコンデンサＣ1 の両端間に、直列接続された第２の
スイッチング素子たるトランジスタＱ2 ，Ｑ3 とトラン
ジスタＱ2 ，Ｑ3 にそれぞれ逆並列に接続されたダイオ
ードＤ2 ，Ｄ3 とが接続されており、トランジスタＱ2
の両端間に直流カット用のコンデンサＣ3 を介して負荷
回路３が接続されている。また、インバータ回路２には
負荷回路３との間に電流帰還トランスＴ1 が直列に挿入
されており、電流帰還トランスＴ1 は負荷回路３に流れ
る電流Ｉ2 を帰還してトランジスタＱ2 ，Ｑ3 を交互に
オン／オフさせている。
１のコンデンサＣ1 の両端間に、直列接続された第２の
スイッチング素子たるトランジスタＱ2 ，Ｑ3 とトラン
ジスタＱ2 ，Ｑ3 にそれぞれ逆並列に接続されたダイオ
ードＤ2 ，Ｄ3 とが接続されており、トランジスタＱ2
の両端間に直流カット用のコンデンサＣ3 を介して負荷
回路３が接続されている。また、インバータ回路２には
負荷回路３との間に電流帰還トランスＴ1 が直列に挿入
されており、電流帰還トランスＴ1 は負荷回路３に流れ
る電流Ｉ2 を帰還してトランジスタＱ2 ，Ｑ3 を交互に
オン／オフさせている。
【００２０】負荷回路３は、共振用インダクタンスＬ2
及び共振用コンデンサＣ5 からなるＬＣ直列共振回路
と、フィラメント電極の一端間に共振用インダクタンス
Ｌ2 を介してインバータ回路２が接続されるとともにフ
ィラメント電極の他端間に共振用コンデンサＣ5 が接続
された放電灯Ｌａと、共振用コンデンサＣ5 と放電灯Ｌ
ａのフィラメント電極との間に挿入され負荷回路３を構
成する１つの部品、すなわち、共振用コンデンサＣ5 に
流れる電流Ｉ1 を帰還する電流帰還トランスＴ2とから
構成されている。
及び共振用コンデンサＣ5 からなるＬＣ直列共振回路
と、フィラメント電極の一端間に共振用インダクタンス
Ｌ2 を介してインバータ回路２が接続されるとともにフ
ィラメント電極の他端間に共振用コンデンサＣ5 が接続
された放電灯Ｌａと、共振用コンデンサＣ5 と放電灯Ｌ
ａのフィラメント電極との間に挿入され負荷回路３を構
成する１つの部品、すなわち、共振用コンデンサＣ5 に
流れる電流Ｉ1 を帰還する電流帰還トランスＴ2とから
構成されている。
【００２１】ここで、直流カット用のコンデンサＣ3 の
静電容量は共振用コンデンサＣ5 の静電容量に比べて非
常に大きい値となっているので、共振用インダクタンス
Ｌ2及び共振用コンデンサＣ5 からなるＬＣ直列共振回
路の共振条件には殆ど関与していない。また、インバー
タ回路２にはインバータ回路２を起動する起動回路２ａ
が設けられており、起動回路２ａは抵抗Ｒ5 とコンデン
サＣ2 及びダイアックのような双方向性トリガ素子Ｑ4
から構成されている。ここで、抵抗Ｒ5 を介して充電さ
れたコンデンサＣ2 の両端電圧が双方向性トリガ素子Ｑ
4 のブレークオーバー電圧に達した時点で、双方向性ト
リガ素子Ｑ4 がオンして、トランジスタＱ3 のベース電
極にベース電流を供給して、トランジスタＱ3 をオンさ
せている。
静電容量は共振用コンデンサＣ5 の静電容量に比べて非
常に大きい値となっているので、共振用インダクタンス
Ｌ2及び共振用コンデンサＣ5 からなるＬＣ直列共振回
路の共振条件には殆ど関与していない。また、インバー
タ回路２にはインバータ回路２を起動する起動回路２ａ
が設けられており、起動回路２ａは抵抗Ｒ5 とコンデン
サＣ2 及びダイアックのような双方向性トリガ素子Ｑ4
から構成されている。ここで、抵抗Ｒ5 を介して充電さ
れたコンデンサＣ2 の両端電圧が双方向性トリガ素子Ｑ
4 のブレークオーバー電圧に達した時点で、双方向性ト
リガ素子Ｑ4 がオンして、トランジスタＱ3 のベース電
極にベース電流を供給して、トランジスタＱ3 をオンさ
せている。
【００２２】この放電灯点灯装置では、負荷回路３の共
振用コンデンサＣ5 に流れる電流Ｉ 1 と負荷回路３に流
れる電流Ｉ2 とを帰還して、昇圧チョッパ回路１のＭＯ
Ｓ−ＦＥＴＱ1 をオン／オフ制御している。即ち、ＭＯ
Ｓ−ＦＥＴＱ1 をオンさせる信号は負荷回路３の共振用
コンデンサＣ5 に流れる電流Ｉ1 の位相に同期してい
る。一方、ＭＯＳ−ＦＥＴＱ1 をオフさせる信号は、負
荷回路３に流れる電流Ｉ 2 をトランジスタＱ2 ，Ｑ3 に
帰還する電流帰還トランスＴ1 の３次巻線から得ている
ので、負荷回路３に流れる電流Ｉ2 の位相に同期してい
る。
振用コンデンサＣ5 に流れる電流Ｉ 1 と負荷回路３に流
れる電流Ｉ2 とを帰還して、昇圧チョッパ回路１のＭＯ
Ｓ−ＦＥＴＱ1 をオン／オフ制御している。即ち、ＭＯ
Ｓ−ＦＥＴＱ1 をオンさせる信号は負荷回路３の共振用
コンデンサＣ5 に流れる電流Ｉ1 の位相に同期してい
る。一方、ＭＯＳ−ＦＥＴＱ1 をオフさせる信号は、負
荷回路３に流れる電流Ｉ 2 をトランジスタＱ2 ，Ｑ3 に
帰還する電流帰還トランスＴ1 の３次巻線から得ている
ので、負荷回路３に流れる電流Ｉ2 の位相に同期してい
る。
【００２３】ここで、予熱時や放電灯Ｌａの寿命末期時
において放電灯Ｌａが点灯しにくい場合など放電灯Ｌａ
が点灯していない状態では、共振用コンデンサＣ5 に流
れる電流Ｉ1 と負荷回路３に流れる電流Ｉ2 の位相は等
しくなっているが、放電灯Ｌａが点灯すると、電流Ｉ1
が電流Ｉ2 に対して進み位相になっている。したがっ
て、放電灯Ｌａが点灯する迄は、電流Ｉ1 に同期して電
流帰還トランスＴ2 からＭＯＳ−ＦＥＴＱ1 にオン信号
が入力されると同時に、電流Ｉ2 に同期して電流帰還ト
ランスＴ1 から抵抗Ｒ6 を介してトランジスタＱ5 にベ
ース電流が供給されて、トランジスタＱ5 がオンされる
ことにより、ＭＯＳ−ＦＥＴＱ 1 がオフされるので、Ｍ
ＯＳ−ＦＥＴＱ1 は実質的にオフ状態となり、昇圧チョ
ッパ回路１は動作しない。
において放電灯Ｌａが点灯しにくい場合など放電灯Ｌａ
が点灯していない状態では、共振用コンデンサＣ5 に流
れる電流Ｉ1 と負荷回路３に流れる電流Ｉ2 の位相は等
しくなっているが、放電灯Ｌａが点灯すると、電流Ｉ1
が電流Ｉ2 に対して進み位相になっている。したがっ
て、放電灯Ｌａが点灯する迄は、電流Ｉ1 に同期して電
流帰還トランスＴ2 からＭＯＳ−ＦＥＴＱ1 にオン信号
が入力されると同時に、電流Ｉ2 に同期して電流帰還ト
ランスＴ1 から抵抗Ｒ6 を介してトランジスタＱ5 にベ
ース電流が供給されて、トランジスタＱ5 がオンされる
ことにより、ＭＯＳ−ＦＥＴＱ 1 がオフされるので、Ｍ
ＯＳ−ＦＥＴＱ1 は実質的にオフ状態となり、昇圧チョ
ッパ回路１は動作しない。
【００２４】一方、放電灯Ｌａが点灯すると、電流Ｉ1
が電流Ｉ2 に対して進み位相となるので、ＭＯＳ−ＦＥ
ＴＱ1 にオン信号が入力された後、位相差に応じた時間
が経過してからオフ信号が入力されるようになり、昇圧
チョッパ回路１が動作を開始する。すなわち、電流Ｉ1
に同期して電流帰還トランスＴ2 からＭＯＳ−ＦＥＴＱ
1 にオン信号が入力されると、ＭＯＳ−ＦＥＴＱ1 がオ
ンして、インダクタンスＬ1 にエネルギーが蓄積され
る。その後、電流Ｉ2 に同期して電流帰還トランスＴ1
の３次巻線から抵抗Ｒ6 を介してトランジスタＱ5 にベ
ース電流が供給され、トランジスタＱ5 がオンし、ＭＯ
Ｓ−ＦＥＴＱ1 がオフする。そして、ＭＯＳ−ＦＥＴＱ
1 のオフ期間に、インダクタンスＬ1 に蓄積されたエネ
ルギーがダイオードＤ1 を介してコンデンサＣ1 を充電
し、昇圧チョッパ回路１が動作を開始して、所定の出力
電圧ＶDCを得ることができる。
が電流Ｉ2 に対して進み位相となるので、ＭＯＳ−ＦＥ
ＴＱ1 にオン信号が入力された後、位相差に応じた時間
が経過してからオフ信号が入力されるようになり、昇圧
チョッパ回路１が動作を開始する。すなわち、電流Ｉ1
に同期して電流帰還トランスＴ2 からＭＯＳ−ＦＥＴＱ
1 にオン信号が入力されると、ＭＯＳ−ＦＥＴＱ1 がオ
ンして、インダクタンスＬ1 にエネルギーが蓄積され
る。その後、電流Ｉ2 に同期して電流帰還トランスＴ1
の３次巻線から抵抗Ｒ6 を介してトランジスタＱ5 にベ
ース電流が供給され、トランジスタＱ5 がオンし、ＭＯ
Ｓ−ＦＥＴＱ1 がオフする。そして、ＭＯＳ−ＦＥＴＱ
1 のオフ期間に、インダクタンスＬ1 に蓄積されたエネ
ルギーがダイオードＤ1 を介してコンデンサＣ1 を充電
し、昇圧チョッパ回路１が動作を開始して、所定の出力
電圧ＶDCを得ることができる。
【００２５】また、この放電灯点灯装置には、昇圧チョ
ッパ回路１の出力電圧ＶDCを一定に保つための回路は設
けられていないが、電流Ｉ1 ，Ｉ2 の位相差を昇圧チョ
ッパ回路１のＭＯＳ−ＦＥＴＱ1 のオン／オフ制御に帰
還しているので、電流Ｉ1 が減少すると、放電灯Ｌａの
等価抵抗が大きくなり、共振用コンデンサＣ5 に流れる
電流Ｉ1 の位相進みの度合いが小さくなるため、ＭＯＳ
−ＦＥＴＱ1 のオン期間が短くなる。したがって、負荷
が軽くなった場合に昇圧チョッパ回路１の出力電圧ＶDC
が昇圧するのを防止することができる。
ッパ回路１の出力電圧ＶDCを一定に保つための回路は設
けられていないが、電流Ｉ1 ，Ｉ2 の位相差を昇圧チョ
ッパ回路１のＭＯＳ−ＦＥＴＱ1 のオン／オフ制御に帰
還しているので、電流Ｉ1 が減少すると、放電灯Ｌａの
等価抵抗が大きくなり、共振用コンデンサＣ5 に流れる
電流Ｉ1 の位相進みの度合いが小さくなるため、ＭＯＳ
−ＦＥＴＱ1 のオン期間が短くなる。したがって、負荷
が軽くなった場合に昇圧チョッパ回路１の出力電圧ＶDC
が昇圧するのを防止することができる。
【００２６】上述のように、簡単な回路構成で、入力電
流歪みを低減するとともに、放電灯Ｌａが点灯する迄の
負荷が軽い状態で、昇圧チョッパ回路１の出力電圧ＶDC
が異常に昇圧するのを防止することができる。 （実施形態２）本実施形態の放電灯点灯装置は、実施形
態１の回路と基本的な回路構成は同様であるが、図２に
示すように、インバータ回路２のトランジスタＱ3 のオ
ン／オフを制御する制御回路５と、ダイオードブリッジ
ＤＢの整流電圧から制御電圧Ｖ CCを発生して制御回路５
に供給する電源回路４とが設けられている。
流歪みを低減するとともに、放電灯Ｌａが点灯する迄の
負荷が軽い状態で、昇圧チョッパ回路１の出力電圧ＶDC
が異常に昇圧するのを防止することができる。 （実施形態２）本実施形態の放電灯点灯装置は、実施形
態１の回路と基本的な回路構成は同様であるが、図２に
示すように、インバータ回路２のトランジスタＱ3 のオ
ン／オフを制御する制御回路５と、ダイオードブリッジ
ＤＢの整流電圧から制御電圧Ｖ CCを発生して制御回路５
に供給する電源回路４とが設けられている。
【００２７】制御回路５は、コンパレータＩＣ1 ，ＩＣ
2 と抵抗Ｒ17〜Ｒ23及びコンデンサＣ12，Ｃ13等から構
成されており、電源回路４は抵抗Ｒ41とコンデンサＣ41
及びツェナーダイオードＺＤ41から構成されている。こ
こで、トランジスタＱ3 のオン／オフは、電流帰還トラ
ンスＴ1 と制御回路５によって制御されている。すなわ
ち、電流帰還トランスＴ1 はトランジスタＱ 3 のベース
電極に負荷回路３に流れる電流をＩ2 を帰還しており、
トランジスタＱ3 のオン信号は電流Ｉ2 に同期して電流
帰還トランスＴ1 によって与えられている。一方、制御
回路５では、コンパレータＩＣ1 がコンデンサＣ12の充
電電圧と抵抗Ｒ18，Ｒ19及びＲ20によって分圧された電
圧とを比較しており、コンデンサＣ12と抵抗Ｒ17のＣＲ
時定数によって定まる一定時間の後にコンパレータＩＣ
1 の出力がハイになると、トランジスタＱ6 がオンし
て、トランジスタＱ3 にオフ信号が与えられる。
2 と抵抗Ｒ17〜Ｒ23及びコンデンサＣ12，Ｃ13等から構
成されており、電源回路４は抵抗Ｒ41とコンデンサＣ41
及びツェナーダイオードＺＤ41から構成されている。こ
こで、トランジスタＱ3 のオン／オフは、電流帰還トラ
ンスＴ1 と制御回路５によって制御されている。すなわ
ち、電流帰還トランスＴ1 はトランジスタＱ 3 のベース
電極に負荷回路３に流れる電流をＩ2 を帰還しており、
トランジスタＱ3 のオン信号は電流Ｉ2 に同期して電流
帰還トランスＴ1 によって与えられている。一方、制御
回路５では、コンパレータＩＣ1 がコンデンサＣ12の充
電電圧と抵抗Ｒ18，Ｒ19及びＲ20によって分圧された電
圧とを比較しており、コンデンサＣ12と抵抗Ｒ17のＣＲ
時定数によって定まる一定時間の後にコンパレータＩＣ
1 の出力がハイになると、トランジスタＱ6 がオンし
て、トランジスタＱ3 にオフ信号が与えられる。
【００２８】また、制御回路５には放電灯Ｌａの先行予
熱時間を設定するタイマーが設けられており、コンパレ
ータＩＣ2 が抵抗Ｒ21，Ｒ23によって分圧された電圧と
コンデンサＣ13の充電電圧とを比較しており、コンデン
サＣ13と抵抗Ｒ22とから定まるＣＲ時定数によって放電
灯Ｌａの先行予熱時間が設定されている。従って、この
放電灯点灯装置では、電源投入後、コンデンサＣ13及び
抵抗Ｒ22から定まる一定時間の間、トランジスタＱ3 の
オン期間を短くすることによって、放電灯Ｌａのフィラ
メント電極を先行的に予熱し、その後、放電灯Ｌａを点
灯させるものである。
熱時間を設定するタイマーが設けられており、コンパレ
ータＩＣ2 が抵抗Ｒ21，Ｒ23によって分圧された電圧と
コンデンサＣ13の充電電圧とを比較しており、コンデン
サＣ13と抵抗Ｒ22とから定まるＣＲ時定数によって放電
灯Ｌａの先行予熱時間が設定されている。従って、この
放電灯点灯装置では、電源投入後、コンデンサＣ13及び
抵抗Ｒ22から定まる一定時間の間、トランジスタＱ3 の
オン期間を短くすることによって、放電灯Ｌａのフィラ
メント電極を先行的に予熱し、その後、放電灯Ｌａを点
灯させるものである。
【００２９】ところで、本実施形態の放電灯点灯装置に
おいても、実施形態１と同様にして昇圧チョッパ回路１
のＭＯＳ−ＦＥＴＱ1 のオン／オフを制御しており、電
流帰還トランスＴ2 によって共振用コンデンサＣ5 に流
れる電流を帰還することにより、ＭＯＳ−ＦＥＴＱ1 に
オン信号を与えている。一方、ＭＯＳ−ＦＥＴＱ1 のオ
フ信号は、負荷回路３に流れる電流Ｉ2 をトランジスタ
Ｑ2 ，Ｑ3 のオン／オフ制御用に帰還する電流帰還トラ
ンスＴ1 の３次巻線の信号によって与えられている。こ
の時、インバータ回路２ではトランジスタＱ3 のオン期
間を制御するために、トランジスタＱ2 のオン信号に同
期して、昇圧チョッパ回路１のＭＯＳ−ＦＥＴＱ1 をオ
フしている。
おいても、実施形態１と同様にして昇圧チョッパ回路１
のＭＯＳ−ＦＥＴＱ1 のオン／オフを制御しており、電
流帰還トランスＴ2 によって共振用コンデンサＣ5 に流
れる電流を帰還することにより、ＭＯＳ−ＦＥＴＱ1 に
オン信号を与えている。一方、ＭＯＳ−ＦＥＴＱ1 のオ
フ信号は、負荷回路３に流れる電流Ｉ2 をトランジスタ
Ｑ2 ，Ｑ3 のオン／オフ制御用に帰還する電流帰還トラ
ンスＴ1 の３次巻線の信号によって与えられている。こ
の時、インバータ回路２ではトランジスタＱ3 のオン期
間を制御するために、トランジスタＱ2 のオン信号に同
期して、昇圧チョッパ回路１のＭＯＳ−ＦＥＴＱ1 をオ
フしている。
【００３０】本実施形態のように先行予熱機能が追加さ
れた回路にあっても、先行予熱時は放電灯Ｌａが点灯し
ていないので、上述のように、共振用コンデンサＣ5 に
流れる電流Ｉ1 と負荷回路３に流れる電流Ｉ2 の位相は
全く一致している。したがって、昇圧チョッパ回路１の
ＭＯＳ−ＦＥＴＱ1 はオフ状態となり、昇圧チョッパ回
路１は動作しないので、放電灯Ｌａが点灯していない状
態で、昇圧チョッパ回路１の出力電圧ＶDCが異常に昇圧
することはない。一方、放電灯Ｌａが点灯すると、電流
Ｉ1 の位相が電流Ｉ2 の位相よりも進むために、ＭＯＳ
−ＦＥＴＱ1 のオン期間が発生して、昇圧チョッパ回路
１の動作が開始する。
れた回路にあっても、先行予熱時は放電灯Ｌａが点灯し
ていないので、上述のように、共振用コンデンサＣ5 に
流れる電流Ｉ1 と負荷回路３に流れる電流Ｉ2 の位相は
全く一致している。したがって、昇圧チョッパ回路１の
ＭＯＳ−ＦＥＴＱ1 はオフ状態となり、昇圧チョッパ回
路１は動作しないので、放電灯Ｌａが点灯していない状
態で、昇圧チョッパ回路１の出力電圧ＶDCが異常に昇圧
することはない。一方、放電灯Ｌａが点灯すると、電流
Ｉ1 の位相が電流Ｉ2 の位相よりも進むために、ＭＯＳ
−ＦＥＴＱ1 のオン期間が発生して、昇圧チョッパ回路
１の動作が開始する。
【００３１】尚、電源回路４及び制御回路５以外の構成
は実施形態１と同様であるので、その説明は省略する。 （実施形態３）本実施形態の放電灯点灯装置では、実施
形態１において、負荷回路３の共振用コンデンサＣ5 と
並列にスイッチ素子を設けている。
は実施形態１と同様であるので、その説明は省略する。 （実施形態３）本実施形態の放電灯点灯装置では、実施
形態１において、負荷回路３の共振用コンデンサＣ5 と
並列にスイッチ素子を設けている。
【００３２】負荷回路３は、図３に示すように、共振用
インダクタンスＬ2 及び共振用コンデンサＣ5 からなる
ＬＣ直列共振回路と、インバータ回路２が接続されたフ
ィラメント電極の一端間に共振用コンデンサＣ5 が接続
された放電灯Ｌａと、放電灯Ｌａのフィラメント電極の
他端間に接続されたスイッチ素子ＳＷ1 とから構成され
ており、放電灯Ｌａの予熱時にスイッチ素子ＳＷ1 がオ
ンされている。
インダクタンスＬ2 及び共振用コンデンサＣ5 からなる
ＬＣ直列共振回路と、インバータ回路２が接続されたフ
ィラメント電極の一端間に共振用コンデンサＣ5 が接続
された放電灯Ｌａと、放電灯Ｌａのフィラメント電極の
他端間に接続されたスイッチ素子ＳＷ1 とから構成され
ており、放電灯Ｌａの予熱時にスイッチ素子ＳＷ1 がオ
ンされている。
【００３３】本実施形態では、昇圧チョッパ回路１のＭ
ＯＳ−ＦＥＴＱ1 のオン期間を制御するために電流帰還
トランスＴ1 を用いて負荷回路３に流れる電流Ｉ2 を帰
還し、ＭＯＳ−ＦＥＴＱ1 のオフ期間を制御するために
電流帰還トランスＴ2 を用いて放電灯Ｌａに流れる電流
Ｉ3 を帰還している。ここで、放電灯Ｌａの予熱時、ス
イッチ素子ＳＷ1 がオンされると共振用コンデンサＣ5
が短絡されるので、負荷回路３に流れる電流Ｉ2 と放電
灯Ｌａに流れる電流Ｉ3 の位相は等しくなり、上述のよ
うに、昇圧チョッパ回路１は動作を停止する。一方、放
電灯Ｌａが点灯すると、電流Ｉ2 に対して電流Ｉ3 は遅
れ位相となり、ＭＯＳ−ＦＥＴＱ1 のオン期間が発生す
るので、昇圧チョッパ回路１が動作を開始する。
ＯＳ−ＦＥＴＱ1 のオン期間を制御するために電流帰還
トランスＴ1 を用いて負荷回路３に流れる電流Ｉ2 を帰
還し、ＭＯＳ−ＦＥＴＱ1 のオフ期間を制御するために
電流帰還トランスＴ2 を用いて放電灯Ｌａに流れる電流
Ｉ3 を帰還している。ここで、放電灯Ｌａの予熱時、ス
イッチ素子ＳＷ1 がオンされると共振用コンデンサＣ5
が短絡されるので、負荷回路３に流れる電流Ｉ2 と放電
灯Ｌａに流れる電流Ｉ3 の位相は等しくなり、上述のよ
うに、昇圧チョッパ回路１は動作を停止する。一方、放
電灯Ｌａが点灯すると、電流Ｉ2 に対して電流Ｉ3 は遅
れ位相となり、ＭＯＳ−ＦＥＴＱ1 のオン期間が発生す
るので、昇圧チョッパ回路１が動作を開始する。
【００３４】而して、本回路では、昇圧チョッパ回路１
のＭＯＳ−ＦＥＴＱ1 を制御するオン／オフ信号とし
て、負荷回路に流れる電流Ｉ2 を帰還してオン信号を与
え、放電灯Ｌａに流れる電流Ｉ3 を帰還してオフ信号を
与えているので、実施形態１又は２の放電灯点灯装置と
同様に、放電灯Ｌａが点灯していない状態で、昇圧チョ
ッパ回路１の出力電圧ＶDCが異常昇圧するのを防止する
ことができる。
のＭＯＳ−ＦＥＴＱ1 を制御するオン／オフ信号とし
て、負荷回路に流れる電流Ｉ2 を帰還してオン信号を与
え、放電灯Ｌａに流れる電流Ｉ3 を帰還してオフ信号を
与えているので、実施形態１又は２の放電灯点灯装置と
同様に、放電灯Ｌａが点灯していない状態で、昇圧チョ
ッパ回路１の出力電圧ＶDCが異常昇圧するのを防止する
ことができる。
【００３５】尚、負荷回路３以外の回路構成は実施形態
１と同様であるので、その説明は省略する。また、本実
施形態ではスイッチ素子ＳＷ1 として半導体スイッチや
機械的スイッチ等を用いているが、スイッチ素子ＳＷ1
の代わりに同様のオン／オフ機能を有する他のスイッチ
素子、例えば、大容量の正特性サーミスタ等のスイッチ
素子を用いても良いことは言うまでもない。
１と同様であるので、その説明は省略する。また、本実
施形態ではスイッチ素子ＳＷ1 として半導体スイッチや
機械的スイッチ等を用いているが、スイッチ素子ＳＷ1
の代わりに同様のオン／オフ機能を有する他のスイッチ
素子、例えば、大容量の正特性サーミスタ等のスイッチ
素子を用いても良いことは言うまでもない。
【００３６】尚、実施形態１乃至３の放電灯点灯装置に
おいて、交流電源を直流電源に変換するチョッパ回路
は、すべて昇圧チョッパ回路１を用いたが、所謂、降圧
チョッパ回路や昇降圧チョッパ回路を用いても良いこと
は言うまでもない。また、インバータ回路２において、
第２のスイッチング素子としてトランジスタＱ2 ，Ｑ3
を用いているが、ＭＯＳ−ＦＥＴ等のスイッチング素子
を用いても良いことはいうまでもない。
おいて、交流電源を直流電源に変換するチョッパ回路
は、すべて昇圧チョッパ回路１を用いたが、所謂、降圧
チョッパ回路や昇降圧チョッパ回路を用いても良いこと
は言うまでもない。また、インバータ回路２において、
第２のスイッチング素子としてトランジスタＱ2 ，Ｑ3
を用いているが、ＭＯＳ−ＦＥＴ等のスイッチング素子
を用いても良いことはいうまでもない。
【００３７】
【発明の効果】請求項１の発明は、上述のように、交流
電源を全波整流する整流回路と、第１のスイッチング素
子とインダクタンスとダイオード及びコンデンサとから
構成され整流回路の整流電圧を直流電圧に変換するチョ
ッパ回路と、共振用インダクタンス及び共振用コンデン
サが直列接続されたＬＣ直列共振回路と共振用コンデン
サと並列に接続された放電灯とからなる負荷回路と、チ
ョッパ回路の直流電圧を第２のスイッチング素子を用い
て高周波電圧に変換して負荷回路に供給するインバータ
回路とを備え、負荷回路に流れる電流と負荷回路を構成
する一つの部品に流れる電流との位相差に基づいて第１
のスイッチング素子をオン／オフしており、放電灯が点
灯していない場合、負荷回路に流れる電流と負荷回路を
構成する一つの部品に流れる電流の位相が等しくなるの
で、第１のスイッチング素子をオフ状態として、チョッ
パ回路の動作を停止させることができ、簡単な回路構成
で入力電流歪みを低減するとともにチョッパ回路の出力
電圧が異常に昇圧するのを防止できるという効果があ
る。また、電源変動等による負荷変動に対してもチョッ
パ回路の出力電圧を一定に保持できるという効果もあ
る。
電源を全波整流する整流回路と、第１のスイッチング素
子とインダクタンスとダイオード及びコンデンサとから
構成され整流回路の整流電圧を直流電圧に変換するチョ
ッパ回路と、共振用インダクタンス及び共振用コンデン
サが直列接続されたＬＣ直列共振回路と共振用コンデン
サと並列に接続された放電灯とからなる負荷回路と、チ
ョッパ回路の直流電圧を第２のスイッチング素子を用い
て高周波電圧に変換して負荷回路に供給するインバータ
回路とを備え、負荷回路に流れる電流と負荷回路を構成
する一つの部品に流れる電流との位相差に基づいて第１
のスイッチング素子をオン／オフしており、放電灯が点
灯していない場合、負荷回路に流れる電流と負荷回路を
構成する一つの部品に流れる電流の位相が等しくなるの
で、第１のスイッチング素子をオフ状態として、チョッ
パ回路の動作を停止させることができ、簡単な回路構成
で入力電流歪みを低減するとともにチョッパ回路の出力
電圧が異常に昇圧するのを防止できるという効果があ
る。また、電源変動等による負荷変動に対してもチョッ
パ回路の出力電圧を一定に保持できるという効果もあ
る。
【００３８】請求項２の発明は、放電灯両端のフィラメ
ント電極の一端間に共振用インダクタンスを介してイン
バータ回路を接続するとともに、フィラメント電極の他
端間に共振用コンデンサを接続し、負荷回路に流れる電
流を第１のスイッチング素子のオフ期間の制御用に、共
振用コンデンサに流れる電流を第１のスイッチング素子
のオン期間の制御用に帰還しており、放電灯が点灯して
いない場合、負荷回路に流れる電流と共振用コンデンサ
に流れる電流の位相が等しくなるので、第１のスイッチ
ング素子をオフ状態として、チョッパ回路の動作を停止
させることができ、簡単な回路構成で入力電流歪みを低
減するとともにチョッパ回路の出力電圧が異常に昇圧す
るのを防止できるという効果がある。また、電源変動等
による負荷変動に対してもチョッパ回路の出力電圧を一
定に保持できるという効果もある。
ント電極の一端間に共振用インダクタンスを介してイン
バータ回路を接続するとともに、フィラメント電極の他
端間に共振用コンデンサを接続し、負荷回路に流れる電
流を第１のスイッチング素子のオフ期間の制御用に、共
振用コンデンサに流れる電流を第１のスイッチング素子
のオン期間の制御用に帰還しており、放電灯が点灯して
いない場合、負荷回路に流れる電流と共振用コンデンサ
に流れる電流の位相が等しくなるので、第１のスイッチ
ング素子をオフ状態として、チョッパ回路の動作を停止
させることができ、簡単な回路構成で入力電流歪みを低
減するとともにチョッパ回路の出力電圧が異常に昇圧す
るのを防止できるという効果がある。また、電源変動等
による負荷変動に対してもチョッパ回路の出力電圧を一
定に保持できるという効果もある。
【００３９】請求項３の発明は、インバータ回路が接続
された放電灯両端のフィラメント電極の一端間に共振用
コンデンサを接続するとともに、フィラメント電極の他
端間に予熱時にオンされるスイッチ素子を接続して、負
荷回路に流れる電流を第１のスイッチング素子のオン期
間の制御用に、放電灯に流れる電流を第１のスイッチン
グ素子のオフ期間の制御用に帰還しており、放電灯の予
熱時にスイッチ素子をオンすることにより、負荷回路に
流れる電流と放電灯に流れる電流の位相が等しくなるの
で、第１のスイッチング素子をオフ状態として、チョッ
パ回路の動作を停止させることができ、簡単な回路構成
で入力電流歪みを低減するとともにチョッパ回路の出力
電圧が異常に昇圧するのを防止できるという効果があ
る。
された放電灯両端のフィラメント電極の一端間に共振用
コンデンサを接続するとともに、フィラメント電極の他
端間に予熱時にオンされるスイッチ素子を接続して、負
荷回路に流れる電流を第１のスイッチング素子のオン期
間の制御用に、放電灯に流れる電流を第１のスイッチン
グ素子のオフ期間の制御用に帰還しており、放電灯の予
熱時にスイッチ素子をオンすることにより、負荷回路に
流れる電流と放電灯に流れる電流の位相が等しくなるの
で、第１のスイッチング素子をオフ状態として、チョッ
パ回路の動作を停止させることができ、簡単な回路構成
で入力電流歪みを低減するとともにチョッパ回路の出力
電圧が異常に昇圧するのを防止できるという効果があ
る。
【図１】実施形態１の放電灯点灯装置を示す回路図であ
る。
る。
【図２】実施形態２の放電灯点灯装置を示す回路図であ
る。
る。
【図３】実施形態３の放電灯点灯装置を示す回路図であ
る。
る。
【図４】従来の放電灯点灯装置を示す回路図である。
【図５】同上の別の放電灯点灯装置を示す回路図であ
る。
る。
１ 昇圧チョッパ回路 ２ インバータ回路 ３ 負荷回路 Ｉ1,Ｉ2 電流 ＶDC 直流電圧 Ｃ5 共振用コンデンサ ＤＢ ダイオードブリッジ Ｔ1,Ｔ2 電流帰還トランス Ｑ1 ＭＯＳ−ＦＥＴ Ｑ2,Ｑ3,Ｑ5 トランジスタ
Claims (3)
- 【請求項１】交流電源を全波整流する整流回路と、第１
のスイッチング素子とインダクタンスとダイオード及び
コンデンサとから構成され前記整流回路の整流電圧を直
流電圧に変換するチョッパ回路と、共振用インダクタン
ス及び共振用コンデンサが直列接続されたＬＣ直列共振
回路と前記共振用コンデンサと並列に接続された放電灯
とからなる負荷回路と、前記チョッパ回路の直流電圧を
第２のスイッチング素子を用いて高周波電圧に変換して
前記負荷回路に供給するインバータ回路とを備え、前記
負荷回路に流れる電流と前記負荷回路を構成する一つの
部品に流れる電流との位相差に基づいて前記第１のスイ
ッチング素子をオン／オフすることを特徴とする放電灯
点灯装置。 - 【請求項２】前記放電灯両端のフィラメント電極の一端
間に前記共振用インダクタンスを介して前記インバータ
回路を接続するとともに、前記フィラメント電極の他端
間に前記共振用コンデンサを接続し、前記負荷回路に流
れる電流を前記第１のスイッチング素子のオフ期間の制
御用に、前記共振用コンデンサに流れる電流を前記第１
のスイッチング素子のオン期間の制御用に帰還すること
を特徴とする請求項１記載の放電灯点灯装置。 - 【請求項３】前記インバータ回路が接続された前記放電
灯両端のフィラメント電極の一端間に前記共振用コンデ
ンサを接続するとともに、前記フィラメント電極の他端
間に予熱時にオンされるスイッチ素子を接続して、前記
負荷回路に流れる電流を前記第１のスイッチング素子の
オン期間の制御用に、前記放電灯に流れる電流を前記第
１のスイッチング素子のオフ期間の制御用に帰還するこ
とを特徴とする請求項１記載の放電灯点灯装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8120680A JPH09308255A (ja) | 1996-05-15 | 1996-05-15 | 放電灯点灯装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8120680A JPH09308255A (ja) | 1996-05-15 | 1996-05-15 | 放電灯点灯装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09308255A true JPH09308255A (ja) | 1997-11-28 |
Family
ID=14792294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8120680A Withdrawn JPH09308255A (ja) | 1996-05-15 | 1996-05-15 | 放電灯点灯装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09308255A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000164382A (ja) * | 1998-11-25 | 2000-06-16 | Matsushita Electric Works Ltd | 放電灯点灯装置 |
| JP2005209977A (ja) * | 2004-01-26 | 2005-08-04 | Osram-Melco Ltd | 電解コンデンサユニット及び電球形放電ランプ及び電球形放電ランプの製造方法 |
| JP2011198572A (ja) * | 2010-03-18 | 2011-10-06 | Nec Lighting Ltd | 放電灯装置及び放電灯用点灯回路 |
-
1996
- 1996-05-15 JP JP8120680A patent/JPH09308255A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000164382A (ja) * | 1998-11-25 | 2000-06-16 | Matsushita Electric Works Ltd | 放電灯点灯装置 |
| JP2005209977A (ja) * | 2004-01-26 | 2005-08-04 | Osram-Melco Ltd | 電解コンデンサユニット及び電球形放電ランプ及び電球形放電ランプの製造方法 |
| JP2011198572A (ja) * | 2010-03-18 | 2011-10-06 | Nec Lighting Ltd | 放電灯装置及び放電灯用点灯回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8212498B2 (en) | Fluorescent dimming ballast | |
| JPH07245189A (ja) | 低圧放電ランプの作動回路装置 | |
| US8264161B2 (en) | Lighting apparatus for high-voltage discharge lamp | |
| JPH06215886A (ja) | 電源装置 | |
| JPH076889A (ja) | 放電灯点灯装置 | |
| JP3042470B2 (ja) | 放電灯用点灯装置および放電灯点灯装置 | |
| JPH09308255A (ja) | 放電灯点灯装置 | |
| JP4178591B2 (ja) | 放電灯点灯装置 | |
| JP2934166B2 (ja) | 点灯装置 | |
| JP3106592B2 (ja) | 放電灯点灯装置 | |
| JP3304534B2 (ja) | 放電灯点灯装置 | |
| JP2744008B2 (ja) | 電力変換装置 | |
| JP2744009B2 (ja) | 電力変換装置 | |
| JP2697856B2 (ja) | 放電灯点灯装置 | |
| JPH0513187A (ja) | 電力変換装置 | |
| US20110018455A1 (en) | Discharge lamp lighting apparatus | |
| JP2532714Y2 (ja) | 交流放電ランプ点灯装置 | |
| JPH04292896A (ja) | 放電灯点灯回路 | |
| JP2697815B2 (ja) | インバータ装置 | |
| JP3378117B2 (ja) | 点灯装置 | |
| JP2989755B2 (ja) | 点灯装置 | |
| JPH0745389A (ja) | 点灯回路及び照明装置 | |
| JPH09308259A (ja) | 電源装置、放電ランプ点灯装置及び照明装置 | |
| JPH10271848A (ja) | 電源装置 | |
| JP2010073621A (ja) | 電源装置、放電灯点灯装置及び照明装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030805 |