JPH09312201A - Resistor - Google Patents

Resistor

Info

Publication number
JPH09312201A
JPH09312201A JP8126735A JP12673596A JPH09312201A JP H09312201 A JPH09312201 A JP H09312201A JP 8126735 A JP8126735 A JP 8126735A JP 12673596 A JP12673596 A JP 12673596A JP H09312201 A JPH09312201 A JP H09312201A
Authority
JP
Japan
Prior art keywords
layer
substrate
resistance
glass
glass layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8126735A
Other languages
Japanese (ja)
Inventor
Toshiaki Shimada
聡明 嶋田
Seiji Tsuda
清二 津田
Akio Fukuoka
章夫 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8126735A priority Critical patent/JPH09312201A/en
Publication of JPH09312201A publication Critical patent/JPH09312201A/en
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Resistors (AREA)

Abstract

(57)【要約】 【課題】 各種電気機器に使用される抵抗器において、
保護層の密着性を向上することを目的とする。 【解決手段】 抵抗層24を有するガラス層25の上面
よりトリミングしてトリミング溝26を有し、このトリ
ミング溝26を保護層27にて覆うものである。
(57) [Summary] [PROBLEMS] In a resistor used for various electric devices,
The purpose is to improve the adhesion of the protective layer. A trimming groove is formed by trimming from the upper surface of a glass layer having a resistance layer, and the trimming groove is covered with a protective layer.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、高密度配線回路に
用いられる抵抗器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resistor used in a high density wiring circuit.

【0002】[0002]

【従来の技術】以下、従来の抵抗器について、図面を参
照しながら説明する。
2. Description of the Related Art A conventional resistor will be described below with reference to the drawings.

【0003】図3は従来の抵抗器の断面図、図4は同要
部である保護層を除去した上面図である。
FIG. 3 is a cross-sectional view of a conventional resistor, and FIG. 4 is a top view with the protective layer, which is the main part, removed.

【0004】図において、1は絶縁性のアルミナからな
る基板である。2,3は基板1の上面または裏面の側部
に厚膜により設けられた一対の上面電極層または裏面電
極層である。4は上面電極層2と電気的に接続するよう
に基板1の上面に設けられたルテニウム系からなる抵抗
層である。5は少なくとも抵抗層4を覆うように設けら
れた第1のガラス層である。6は所望の抵抗値に修正す
るために基板1の端部から第1のガラス層5の上面の中
央に向かってレーザ等により抵抗層4を切削してトリミ
ングしたトリミング溝である。7は少なくとも第1のガ
ラス層5を覆うように設けられた保護層である。8は上
面電極層2と裏面電極層3とを電気的に接続するように
基板1の側面に設けられた側面電極層である。9は側面
電極層8のはんだ付時の電極喰われを防止するために少
なくとも側面電極層8を覆うように設けられたNiめっ
き層である。10ははんだ付性を確保するために少なく
ともNiめっき層9を覆うように設けられたはんだめっ
き層である。
In the figure, 1 is a substrate made of insulating alumina. Reference numerals 2 and 3 denote a pair of top surface electrode layers or back surface electrode layers provided on the upper surface or the back surface of the substrate 1 by a thick film. Reference numeral 4 denotes a ruthenium-based resistance layer provided on the upper surface of the substrate 1 so as to be electrically connected to the upper surface electrode layer 2. Reference numeral 5 is a first glass layer provided so as to cover at least the resistance layer 4. Reference numeral 6 denotes a trimming groove obtained by cutting the resistance layer 4 with a laser or the like from the end portion of the substrate 1 toward the center of the upper surface of the first glass layer 5 so as to correct the resistance value to a desired value. Reference numeral 7 is a protective layer provided so as to cover at least the first glass layer 5. Reference numeral 8 denotes a side surface electrode layer provided on the side surface of the substrate 1 so as to electrically connect the top surface electrode layer 2 and the back surface electrode layer 3. Reference numeral 9 denotes a Ni plating layer provided so as to cover at least the side surface electrode layer 8 in order to prevent the side surface electrode layer 8 from being eroded during soldering. Reference numeral 10 is a solder plating layer provided so as to cover at least the Ni plating layer 9 in order to secure solderability.

【0005】以上のように構成された従来の抵抗器につ
いて、以下にその製造方法を説明する。
A method of manufacturing the conventional resistor having the above-described structure will be described below.

【0006】まず、絶縁性のアルミナからなる集合基板
(図示せず)を受け入れる。次に、集合基板の上面の側
部に厚膜銀ペーストをスクリーン印刷・乾燥し、更に、
集合基板の裏面の側部に厚膜銀ペーストをスクリーン印
刷・乾燥し、ベルト式連続焼成炉によって約850℃の
温度で焼成し、上面電極層2および裏面電極層3を同時
に形成する。
First, a collective substrate (not shown) made of insulating alumina is received. Next, a thick film silver paste is screen-printed and dried on the side surface of the upper surface of the aggregate substrate, and further,
A thick film silver paste is screen-printed and dried on the side surface of the back surface of the aggregate substrate, and baked at a temperature of about 850 ° C. in a belt-type continuous baking furnace to simultaneously form the top electrode layer 2 and the back electrode layer 3.

【0007】次に、上面電極層2の一部に重なるよう
に、基板1の上面にルテニウム系の厚膜抵抗ペーストを
スクリーン印刷・乾燥し、ベルト式連続焼成炉により約
850℃の温度で焼成し、抵抗層4を形成する。
Next, a ruthenium-based thick film resistor paste is screen-printed and dried on the upper surface of the substrate 1 so as to overlap a part of the upper electrode layer 2, and baked at a temperature of about 850 ° C. in a belt type continuous baking furnace. Then, the resistance layer 4 is formed.

【0008】次に、少なくとも抵抗層4を覆うようにホ
ウケイ酸鉛系ガラスペーストをスクリーン印刷・乾燥
し、ベルト式連続焼成炉によって約600℃の温度で焼
成し、第1のガラス層5を形成する。
Next, a lead borosilicate glass paste is screen-printed and dried so as to cover at least the resistance layer 4, and is baked at a temperature of about 600 ° C. in a belt type continuous baking furnace to form a first glass layer 5. To do.

【0009】次に、抵抗層4を所望の抵抗値にするため
に、基板1の端部から第1のガラス層5の中央に向かっ
てレーザ光によって、抵抗層4および第1のガラス層5
の一部を除去し抵抗値修正を行う。この時のトリミング
跡がトリミング溝6である。
Next, in order to make the resistance layer 4 have a desired resistance value, the resistance layer 4 and the first glass layer 5 are irradiated with laser light from the end portion of the substrate 1 toward the center of the first glass layer 5.
Remove a part of the and correct the resistance value. The trimming mark at this time is the trimming groove 6.

【0010】次に、少なくとも抵抗層4を覆うように、
ホウケイ酸鉛系ガラスペーストをスクリーン印刷・乾燥
し、ベルト式連続焼成炉によって約600℃の温度で焼
成し、保護層7を形成する。
Next, to cover at least the resistance layer 4,
The lead borosilicate glass paste is screen-printed, dried, and fired at a temperature of about 600 ° C. in a belt-type continuous firing furnace to form the protective layer 7.

【0011】次に、側面電極層8を形成するための準備
工程として、基板側面を露出させるために集合基板を短
冊状の短冊状基板(図示せず)に分割する。
Next, as a preparatory step for forming the side surface electrode layer 8, the collective substrate is divided into strip-shaped strip-shaped substrates (not shown) in order to expose the substrate side surface.

【0012】次に、短冊状基板の側面に、上面電極層2
および裏面電極層3の一部に重なるように厚膜銀ペース
トをローラーあるいはディップ方式によって塗布し、ベ
ルト式連続焼成炉によって約600℃の温度で焼成し、
側面電極層8を形成する。
Next, the upper surface electrode layer 2 is formed on the side surface of the strip substrate.
And a thick film silver paste is applied by a roller or dip method so as to overlap a part of the back electrode layer 3, and baked at a temperature of about 600 ° C. in a belt type continuous baking furnace.
The side electrode layer 8 is formed.

【0013】次に、電極めっきの準備工程として、側面
電極層8を形成済みの短冊状基板を個片に分割し、個片
状の基板1を得て抵抗器本体とする。
Next, as a preparatory step for electrode plating, the strip-shaped substrate on which the side surface electrode layer 8 has been formed is divided into pieces, and the piece-shaped substrate 1 is obtained to form a resistor body.

【0014】最後に、露出している上面電極層2および
裏面電極層3とを電気的に接続する側面電極層8を覆う
ように、はんだ付時の電極喰われの防止およびはんだ付
の信頼性の確保のため、電解バレルめっきによってNi
めっき層9とはんだ(Sn−Pb)めっき層10を形成
して、抵抗器を製造していた。
Finally, in order to cover the exposed side surface electrode layer 8 that electrically connects the exposed top surface electrode layer 2 and back surface electrode layer 3, electrode erosion during soldering is prevented and soldering reliability is improved. To secure the Ni by electrolytic barrel plating.
The resistor was manufactured by forming the plating layer 9 and the solder (Sn-Pb) plating layer 10.

【0015】[0015]

【発明が解決しようとする課題】しかしながら従来の抵
抗器においては、トリミングを第1のガラス層5の端部
から中央に向かって切削するため、第1のガラス層5を
覆うように保護層7を設けても、トリミングの切削飛散
物の影響などにより基板1、第1のガラス層5と保護層
7との密着性が弱くなり、微細な隙間が生じるという課
題を有していた。
However, in the conventional resistor, since the trimming is cut from the end portion of the first glass layer 5 toward the center, the protective layer 7 covers the first glass layer 5 so as to cover the first glass layer 5. However, even if the protective layer 7 is provided, the adhesion between the substrate 1 and the first glass layer 5 and the protective layer 7 becomes weak due to the influence of trimming scatter and the like, which causes a problem that a minute gap is generated.

【0016】本発明は、保護層の密着性を向上した抵抗
器を提供することを目的とする。
An object of the present invention is to provide a resistor having improved protective layer adhesion.

【0017】[0017]

【課題を解決するための手段】上記目的を達成するため
に本発明は、トリミング溝を覆うように保護層を設ける
ものである。
In order to achieve the above object, the present invention provides a protective layer so as to cover the trimming groove.

【0018】[0018]

【発明の実施の形態】本発明の請求項1に記載の発明
は、基板と、前記基板の上面の側部に設けられた一対の
上面電極層と、前記上面電極層と電気的に接続するよう
に設けられた抵抗層と、前記抵抗層の上面に設けられた
ガラス層と、前記ガラス層の上面より前記ガラス層と抵
抗層とを印刷してなるトリミング溝と、少なくとも前記
ガラス層を覆うとともに前記トリミング溝を覆うように
設けられた保護層と、前記上面電極層と電気的に接続す
るように前記基板の側面に設けられた側面電極とからな
るものである。
BEST MODE FOR CARRYING OUT THE INVENTION The invention according to claim 1 of the present invention electrically connects a substrate, a pair of upper surface electrode layers provided on a side portion of the upper surface of the substrate, and the upper surface electrode layer. A resistance layer provided as described above, a glass layer provided on the upper surface of the resistance layer, a trimming groove formed by printing the glass layer and the resistance layer from the upper surface of the glass layer, and at least covering the glass layer. In addition, the protective layer is provided so as to cover the trimming groove, and the side surface electrode is provided on the side surface of the substrate so as to be electrically connected to the upper surface electrode layer.

【0019】また、請求項2に記載の発明は、請求項1
に記載のガラス層は、抵抗層の上面全体を覆うとともに
基板の一部にかかるように設けられたものである。
The invention described in claim 2 is the first invention.
The glass layer described in 1) is provided so as to cover the entire upper surface of the resistance layer and cover a part of the substrate.

【0020】また、請求項3に記載の発明は、請求項1
または2に記載のトリミング溝は、直下に抵抗層を有す
るガラス層の端部から中央に向かって設けられるかまた
は基板の一部にかかるガラス層から直下に抵抗層を有す
るガラス層の中央に向かって設けられたものである。
Further, the invention according to claim 3 provides the invention according to claim 1.
Alternatively, the trimming groove described in 2 is provided from the end of the glass layer having the resistance layer directly thereunder toward the center or toward the center of the glass layer having the resistance layer directly below from the glass layer that covers part of the substrate. It was provided by.

【0021】以下、本発明の一実施の形態における抵抗
器について、図面を参照しながら説明する。
Hereinafter, a resistor according to an embodiment of the present invention will be described with reference to the drawings.

【0022】図1は本発明の一実施の形態における抵抗
器の断面図、図2は同要部である保護層を除去した切欠
上面図である。
FIG. 1 is a cross-sectional view of a resistor according to an embodiment of the present invention, and FIG. 2 is a cutaway top view in which a protective layer, which is a main part of the resistor, is removed.

【0023】図において、21は絶縁性のアルミナ等の
基板である。22は基板21の上面の側部に設けられた
銀系厚膜等からなる一対の上面電極層である。23は必
要により上面電極層22と同様に基板21の裏面に設け
られた一対の裏面電極層である。24は上面電極層22
と電気的に接続するように基板21の上面に設けられた
ルテニウム系の厚膜等からなる抵抗層である。25は後
工程で行うトリミングの切削性を向上させるために少な
くとも抵抗層24の上面を覆うように設けられたホウケ
イ酸鉛系ガラス等からなるガラス層で、好ましくは抵抗
層24の上面を全て覆うとともに基板21の上面の一部
にも設けられるものである。26は所望の抵抗値に修正
するために直下に抵抗層24を有するガラス層25の上
面の端部から中央に向かってレーザ等により抵抗層24
およびガラス層25を切削してトリミングしたトリミン
グ溝である。このトリミング溝26は直下に抵抗層24
を有しないガラス層25から直下に抵抗層24を有する
ガラス層25の中央に向かって設けられていても良い。
27はガラス層25を覆うとともにトリミング溝26も
覆うように設けられた保護層である。28は上面電極層
22と裏面電極層23とを電気的に接続するように基板
21の側面に設けられた一対の側面電極層である。29
は側面電極層28のはんだ付時の電極喰われを防止する
ために少なくとも側面電極層28を覆うように設けられ
たNiめっき層である。30ははんだ付性を確保するた
めに少なくともNiめっき層29を覆うように設けられ
たはんだめっき層である。
In the figure, reference numeral 21 is a substrate of insulating alumina or the like. Reference numeral 22 denotes a pair of upper surface electrode layers made of a silver-based thick film or the like provided on the side surface of the upper surface of the substrate 21. Reference numeral 23 denotes a pair of back surface electrode layers provided on the back surface of the substrate 21 as necessary, similarly to the top surface electrode layer 22. 24 is the upper electrode layer 22
It is a resistance layer made of a ruthenium-based thick film or the like provided on the upper surface of the substrate 21 so as to be electrically connected to. Reference numeral 25 denotes a glass layer made of lead borosilicate glass or the like provided so as to cover at least the upper surface of the resistance layer 24 in order to improve the cutting property of trimming performed in a later step, and preferably covers the entire upper surface of the resistance layer 24. At the same time, it is provided on a part of the upper surface of the substrate 21. Reference numeral 26 is a resistance layer 24 formed by laser or the like from the end of the upper surface of the glass layer 25 having the resistance layer 24 directly below to the desired resistance value toward the center.
And a trimming groove obtained by cutting and trimming the glass layer 25. The trimming groove 26 is provided directly below the resistance layer 24.
It may be provided toward the center of the glass layer 25 having the resistance layer 24 directly below the glass layer 25 having no resistance.
A protective layer 27 is provided so as to cover the glass layer 25 and the trimming groove 26. Reference numeral 28 denotes a pair of side surface electrode layers provided on the side surfaces of the substrate 21 so as to electrically connect the top surface electrode layer 22 and the back surface electrode layer 23. 29
Is a Ni plating layer provided so as to cover at least the side electrode layer 28 in order to prevent the side electrode layer 28 from being eroded during soldering. Reference numeral 30 is a solder plating layer provided so as to cover at least the Ni plating layer 29 in order to secure solderability.

【0024】以上のように構成された本発明の一実施の
形態における抵抗器について、以下にその製造方法を説
明する。
A method of manufacturing the resistor having the above-mentioned structure according to the embodiment of the present invention will be described below.

【0025】まず、絶縁性のアルミナ等の集合基板(図
示せず)を受け入れる。この集合基板には短冊状および
個片状に分割するために、金型成形等による分割溝が形
成されている。
First, a collective substrate (not shown) made of insulating alumina or the like is received. In order to divide the aggregate substrate into strips and individual pieces, a dividing groove is formed by die molding or the like.

【0026】次に、集合基板の上面に個片状の基板21
の上面の側部となるような位置に厚膜銀ペーストをスク
リーン印刷・乾燥し、同様に、集合基板の裏面に厚膜銀
ペーストをスクリーン印刷・乾燥し、ベルト式連続焼成
炉によって850℃の温度で、ピーク時間6分、IN−
OUT時間45分のプロファイルによって焼成しそれぞ
れ一対の上面電極層22および裏面電極層23を同時に
形成する。
Next, the individual substrates 21 are formed on the upper surface of the collective substrate.
The thick-film silver paste is screen-printed and dried at a position which becomes the side part of the upper surface of the substrate. At temperature, peak time 6 minutes, IN-
Firing is performed according to the profile of OUT time of 45 minutes to form a pair of the upper surface electrode layer 22 and the back surface electrode layer 23 at the same time.

【0027】次に、上面電極層22と電気的に接続する
ように、上面電極層22の一部に重なるように酸化ルテ
ニウムを主成分とする厚膜抵抗ペーストをスクリーン印
刷・乾燥し、ベルト式連続焼成炉により850℃の温度
で、ピーク時間6分、IN−OUT時間45分のプロフ
ァイルによって焼成し抵抗層24を形成する。
Next, a thick film resistance paste containing ruthenium oxide as a main component is screen-printed and dried so as to overlap with a part of the upper surface electrode layer 22 so as to be electrically connected to the upper surface electrode layer 22, and a belt type is used. The resistance layer 24 is formed by firing in a continuous firing furnace at a temperature of 850 ° C. according to a profile with a peak time of 6 minutes and an IN-OUT time of 45 minutes.

【0028】次に、抵抗層24の上面にまたは少なくと
も抵抗層24を覆うように、ホウケイ酸鉛系ガラスペー
ストをスクリーン印刷・乾燥し、ベルト式連続焼成炉に
よって600℃の温度で、ピーク時間6分、IN−OU
T時間50分の焼成プロファイルによって焼成し、ガラ
ス層25を形成する。
Next, a lead borosilicate glass paste is screen-printed and dried on the upper surface of the resistance layer 24 or so as to cover at least the resistance layer 24, and the peak time 6 is applied at a temperature of 600 ° C. in a belt type continuous firing furnace. Minute, IN-OU
The glass layer 25 is formed by firing with a firing profile of T time of 50 minutes.

【0029】次に、抵抗値を修正するために、下面に抵
抗層24を有するガラス層25の上面の端部から中央に
向かってまたは下面に抵抗層24を有しないガラス層2
5から下面に抵抗層24を有するガラス層25の中央に
向かってレーザ光によるトリミングし、抵抗層24およ
びガラス層25の一部を除去して、抵抗値修正を行う。
この時のトリミングにより除去されたものが、トリミン
グ溝26である。
Next, in order to correct the resistance value, the glass layer 25 having the resistance layer 24 on the lower surface thereof is not provided with the resistance layer 24 from the end of the upper surface toward the center or on the lower surface.
The resistance value is corrected by trimming from 5 to the center of the glass layer 25 having the resistance layer 24 on the lower surface by laser light to remove a part of the resistance layer 24 and the glass layer 25.
The trimming groove 26 is removed by the trimming at this time.

【0030】次に、少なくとも抵抗層24を覆うととも
にトリミング溝26を覆うように、ホウケイ酸鉛系ガラ
スペーストをスクリーン印刷・乾燥し、ベルト式連続焼
成炉によって600℃の温度で、ピーク時間6分、IN
−OUT時間50分の焼成プロファイルによって焼成
し、保護層27を形成する。
Next, a lead borosilicate glass paste is screen-printed and dried so as to cover at least the resistance layer 24 and the trimming groove 26, and the belt type continuous firing furnace is used at a temperature of 600 ° C. for a peak time of 6 minutes. , IN
The protective layer 27 is formed by firing according to the firing profile of -OUT time 50 minutes.

【0031】次に、端面電極を形成するための準備工程
として、端面電極を露出させるために集合基板を短冊状
に分割し短冊状基板(図示せず)を得る。
Next, as a preparatory step for forming the end face electrodes, the collective substrate is divided into strips to expose the end face electrodes to obtain strip substrates (not shown).

【0032】次に、短冊状基板の側面に、上面電極層2
2および裏面電極層23と電気的に接続するように厚膜
銀ペーストをローラーによって塗布し、ベルト式連続焼
成炉によって約600℃の温度で、ピーク時間6分、I
N−OUT時間45分の焼成プロファイルによって焼成
し側面電極層28を形成する。
Next, the upper surface electrode layer 2 is formed on the side surface of the strip substrate.
2 and the back surface electrode layer 23, the thick film silver paste was applied by a roller so as to be electrically connected, and the temperature was set to about 600 ° C. in a belt type continuous baking furnace at a peak time of 6 minutes, I
The side surface electrode layer 28 is formed by firing according to a firing profile of N-OUT time of 45 minutes.

【0033】次に、電極めっきの準備工程として、側面
電極層28を形成済みの短冊状基板を個片に分割し、個
片状の基板21を得て抵抗器本体とする。
Next, as a preparatory step for electrode plating, the strip-shaped substrate on which the side surface electrode layer 28 has been formed is divided into individual pieces, and individual pieces of the substrate 21 are obtained to form a resistor body.

【0034】最後に、側面電極層28を覆うように、は
んだ付時の電極喰われの防止およびはんだ付の信頼性の
確保のため、電解バレルめっきによってNiめっき層2
9とはんだ(Sn−Pb)めっき層30を形成して、抵
抗器を製造するものである。
Finally, the Ni plating layer 2 is formed by electrolytic barrel plating so as to cover the side surface electrode layer 28, in order to prevent electrode erosion during soldering and to secure reliability of soldering.
9 and a solder (Sn-Pb) plating layer 30 are formed to manufacture a resistor.

【0035】以下に、本発明の一実施の形態における抵
抗器を作製し、従来の抵抗器との耐湿負荷寿命特性を比
較した結果を(表1)に示す。この試験方法として、温
度60℃、湿度90%〜95%の恒温恒湿槽中で、定格
電圧を1.5時間ON、0.5時間OFFするサイクル
を5000時間繰り返した。試作した試料は3.2mm×
1.6mm(定格電力1/8W)の抵抗器で、抵抗値は1
00(10Ω)と103(10kΩ)である。
A resistor according to one embodiment of the present invention is manufactured below, and the result of comparing the moisture resistance load life characteristic with the conventional resistor is shown in (Table 1). As the test method, a cycle in which the rated voltage was turned on for 1.5 hours and turned off for 0.5 hours was repeated for 5000 hours in a thermo-hygrostat having a temperature of 60 ° C. and a humidity of 90% to 95%. Prototype sample is 3.2mm ×
A 1.6 mm (rated power 1/8 W) resistor with a resistance of 1
00 (10Ω) and 103 (10 kΩ).

【0036】[0036]

【表1】 [Table 1]

【0037】(表1)より明らかなように、本実施の形
態は高温多湿雰囲気に5000時間放置してもほとんど
抵抗値の変化は発生しておらず、耐湿負荷寿命特性に優
れた高い信頼性を実現できることがわかる。
As is clear from (Table 1), the present embodiment shows almost no change in resistance value even after being left for 5000 hours in a high temperature and high humidity atmosphere, and has high reliability with excellent resistance to humidity load life. It can be seen that

【0038】なお、本発明の一実施の形態では、保護層
にガラスペーストを用いて説明したが、これは絶縁性の
樹脂系ペーストなどを用いても同様の効果が得られる。
Although the glass paste is used for the protective layer in the embodiment of the present invention, the same effect can be obtained by using an insulating resin paste.

【0039】[0039]

【発明の効果】以上のように本発明は、トリミング溝付
近の保護層の密着性が向上し、多湿雰囲気に長時間放置
されても水分の浸入による抵抗値変化等の不具合が無く
なり、耐湿寿命特性に優れた高い信頼性が得られる抵抗
器を提供できるものである。
As described above, according to the present invention, the adhesion of the protective layer in the vicinity of the trimming groove is improved, and even if the protective layer is left in a humid atmosphere for a long time, problems such as resistance value change due to infiltration of moisture are eliminated, and the moisture-proof life is improved. It is possible to provide a resistor having excellent characteristics and high reliability.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施の形態における抵抗器の断面図FIG. 1 is a sectional view of a resistor according to an embodiment of the present invention.

【図2】同要部である保護層を除去した切欠上面図FIG. 2 is a cutaway top view in which a protective layer, which is the main part, is removed.

【図3】従来の抵抗器の断面図FIG. 3 is a sectional view of a conventional resistor.

【図4】同要部である保護層を除去した切欠上面図FIG. 4 is a top view of a notch in which a protective layer, which is the main part, is removed.

【符号の説明】[Explanation of symbols]

21 基板 22 上面電極層 24 抵抗層 25 ガラス層 26 トリミング溝 27 保護層 28 側面電極層 21 Substrate 22 Top Electrode Layer 24 Resistive Layer 25 Glass Layer 26 Trimming Groove 27 Protective Layer 28 Side Electrode Layer

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 基板と、前記基板の上面の側部に設けら
れた一対の上面電極層と、前記上面電極層と電気的に接
続するように設けられた抵抗層と、前記抵抗層の上面に
設けられたガラス層と、前記ガラス層の上面より前記ガ
ラス層と抵抗層とを印刷してなるトリミング溝と、少な
くとも前記ガラス層を覆うとともに前記トリミング溝を
覆うように設けられた保護層と、前記上面電極層と電気
的に接続するように前記基板の側面に設けられた側面電
極とからなる抵抗器。
1. A substrate, a pair of upper surface electrode layers provided on a side of an upper surface of the substrate, a resistance layer provided so as to be electrically connected to the upper surface electrode layer, and an upper surface of the resistance layer. And a trimming groove formed by printing the glass layer and a resistance layer from the upper surface of the glass layer, and a protective layer that covers at least the glass layer and the trimming groove. A side electrode provided on a side surface of the substrate so as to be electrically connected to the upper electrode layer.
【請求項2】 ガラス層は、抵抗層の上面全体を覆うと
ともに基板の一部にかかるように設けられた請求項1記
載の抵抗器。
2. The resistor according to claim 1, wherein the glass layer is provided so as to cover the entire upper surface of the resistance layer and cover a part of the substrate.
【請求項3】 トリミング溝は、直下に抵抗層を有する
ガラス層の端部から中央に向かって設けられるか、また
は基板の一部にかかるガラス層から直下に抵抗層を有す
るガラス層の中央に向かって設けられた請求項1または
2記載の抵抗器。
3. The trimming groove is provided from the end portion of the glass layer having a resistance layer directly below to the center, or in the center of the glass layer having a resistance layer directly below the glass layer covering a part of the substrate. The resistor according to claim 1, which is provided facing toward the resistor.
JP8126735A 1996-05-22 1996-05-22 Resistor Pending JPH09312201A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8126735A JPH09312201A (en) 1996-05-22 1996-05-22 Resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8126735A JPH09312201A (en) 1996-05-22 1996-05-22 Resistor

Publications (1)

Publication Number Publication Date
JPH09312201A true JPH09312201A (en) 1997-12-02

Family

ID=14942604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8126735A Pending JPH09312201A (en) 1996-05-22 1996-05-22 Resistor

Country Status (1)

Country Link
JP (1) JPH09312201A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153872A (en) * 2014-02-13 2015-08-24 コーア株式会社 Chip resistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153872A (en) * 2014-02-13 2015-08-24 コーア株式会社 Chip resistor

Similar Documents

Publication Publication Date Title
US4992771A (en) Chip resistor and method of manufacturing a chip resistor
JPH0475460B2 (en)
US4924205A (en) Chip resistor and method of manufacturing a chip resistor
JP2836303B2 (en) Square chip resistor and method of manufacturing the same
JPH09312201A (en) Resistor
JP2780408B2 (en) Square plate type chip resistor
JPH02189903A (en) Laminated varistor
JP3231370B2 (en) Manufacturing method of square chip resistor
JP3111823B2 (en) Square chip resistor with circuit inspection terminal
JPH0963805A (en) Square chip resistor
JP2001110601A (en) Resistor and manufacturing method thereof
JP3370685B2 (en) Manufacturing method of square chip resistor
JP3867587B2 (en) Chip resistor
JPH04214601A (en) Rectangular chip resistor for function modification and its manufacturing method
JP2001118705A (en) Chip resistor
JPH07169601A (en) Rectangular chip resistor and method of manufacturing the same
JP2000299203A (en) Resistor and manufacturing method thereof
US20240212892A1 (en) Laminated ceramic component
JPH09330801A (en) Resistor and manufacturing method thereof
JP3760577B2 (en) Resistor
JP2003282302A (en) Chip resistor
JPH08330102A (en) Chip resistor
JP2867711B2 (en) Square chip resistor for function correction, method of manufacturing the same, and method of trimming the same
JP3767084B2 (en) Resistor manufacturing method
JPH09330802A (en) Resistor and manufacturing method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050405