JPH09312853A - カソード電流検出回路 - Google Patents
カソード電流検出回路Info
- Publication number
- JPH09312853A JPH09312853A JP12452796A JP12452796A JPH09312853A JP H09312853 A JPH09312853 A JP H09312853A JP 12452796 A JP12452796 A JP 12452796A JP 12452796 A JP12452796 A JP 12452796A JP H09312853 A JPH09312853 A JP H09312853A
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- circuit
- reference signal
- ray tube
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 89
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 241000226585 Antennaria plantaginifolia Species 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/57—Control of contrast or brightness
- H04N5/59—Control of contrast or brightness in dependence upon beam current of cathode ray tube
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/66—Transforming electric information into light information
- H04N5/68—Circuit details for cathode-ray display tubes
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Picture Signal Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
- Television Receiver Circuits (AREA)
Abstract
(57)【要約】
【課題】 陰極線管のカソード電流を検出する手段に関
し、陰極線管のカソード電極における周波数特性を低下
させずに、カソード電流の検出遅れを解消する。 【解決手段】 同期信号入力に基づいてカソード電流検
出基準信号を発生する検出基準信号タイミング発生回路
１と、映像信号に検出基準信号を加算する基準信号加算
回路２と、検出基準信号を加算した映像信号を増幅する
映像信号増幅回路３と、増幅した映像信号を陰極線管３
のカソード電極に印加するＰＮＰトランジスタ４と、陰
極線管８のカソード電流を電圧に変換する電流／電圧変
換抵抗５と、ＰＮＰトランジスタ４に並列に接続された
周波数特性補償用コンデンサ６とを備えた陰極線管のカ
ソード電流検出回路において、周波数特性補償用コンデ
ンサ６に直列にスイッチ９を設け、検出基準信号に同期
してスイッチ９を、陰極線管８の映像信号表示期間にオ
ンにし、カソード電流検出期間にオフにするように制御
する。
し、陰極線管のカソード電極における周波数特性を低下
させずに、カソード電流の検出遅れを解消する。 【解決手段】 同期信号入力に基づいてカソード電流検
出基準信号を発生する検出基準信号タイミング発生回路
１と、映像信号に検出基準信号を加算する基準信号加算
回路２と、検出基準信号を加算した映像信号を増幅する
映像信号増幅回路３と、増幅した映像信号を陰極線管３
のカソード電極に印加するＰＮＰトランジスタ４と、陰
極線管８のカソード電流を電圧に変換する電流／電圧変
換抵抗５と、ＰＮＰトランジスタ４に並列に接続された
周波数特性補償用コンデンサ６とを備えた陰極線管のカ
ソード電流検出回路において、周波数特性補償用コンデ
ンサ６に直列にスイッチ９を設け、検出基準信号に同期
してスイッチ９を、陰極線管８の映像信号表示期間にオ
ンにし、カソード電流検出期間にオフにするように制御
する。
Description
【０００１】
【発明の属する技術分野】本発明は、陰極線管ディスプ
レイ装置、特にタイミングが異なる各種コンピュータ信
号を表示する高精細陰極線管ディスプレイ装置におい
て、カソード電流を検出する手段に関するものである。
レイ装置、特にタイミングが異なる各種コンピュータ信
号を表示する高精細陰極線管ディスプレイ装置におい
て、カソード電流を検出する手段に関するものである。
【０００２】高精細陰極線管ディスプレイ装置において
は、自動色相制御のために自動ホワイトバランス補正回
路が用いられており、その補正動作のために、陰極線管
のカソード電流を検出する。
は、自動色相制御のために自動ホワイトバランス補正回
路が用いられており、その補正動作のために、陰極線管
のカソード電流を検出する。
【０００３】このようなカソード電流検出回路において
は、周波数特性補償回路のために、カソード電流検出に
遅れを生じないようにすることが必要である。
は、周波数特性補償回路のために、カソード電流検出に
遅れを生じないようにすることが必要である。
【０００４】
【従来の技術】陰極線管を用いたディスプレイにおいて
は、経年変化に基づく陰極線管のエミッション低下に伴
う、ホワイトバランスの変化や輝度低下に対する補償、
または無調整化を目的とする、自動ホワイトバランス補
正回路が知られている（例えば、特開平４−２２５３９
０号公報参照）。
は、経年変化に基づく陰極線管のエミッション低下に伴
う、ホワイトバランスの変化や輝度低下に対する補償、
または無調整化を目的とする、自動ホワイトバランス補
正回路が知られている（例えば、特開平４−２２５３９
０号公報参照）。
【０００５】この自動ホワイトバランス補正回路は、陰
極線管のカソード電極に電流検出基準信号を加えてカソ
ード電流を検出し、このカソード電流を一定に保つよう
に、陰極線管の各電極の電位に対して負帰還制御を行う
ものである（例えば、青山徳夫「自動ホワイトバランス
補正ループはどう調べますか」，テレビ技術 '９１年６
月号，１０１頁〜１０２頁参照）。
極線管のカソード電極に電流検出基準信号を加えてカソ
ード電流を検出し、このカソード電流を一定に保つよう
に、陰極線管の各電極の電位に対して負帰還制御を行う
ものである（例えば、青山徳夫「自動ホワイトバランス
補正ループはどう調べますか」，テレビ技術 '９１年６
月号，１０１頁〜１０２頁参照）。
【０００６】自動ホワイトバランス補正回路において
は、百数十Ｖの電圧を印加されたカソード電極から、数
十μＡ程度のカソード電流を、いかにして確実に検出す
るかが重要な技術となる。
は、百数十Ｖの電圧を印加されたカソード電極から、数
十μＡ程度のカソード電流を、いかにして確実に検出す
るかが重要な技術となる。
【０００７】以下に、従来のカソード電流検出回路につ
いて説明する。図４は、従来のカソード電流検出回路の
一例を示したものである。
いて説明する。図４は、従来のカソード電流検出回路の
一例を示したものである。
【０００８】図４において、１は検出基準信号タイミン
グ発生回路（Timing Gen. ）、２はカソード電流検出基
準信号加算回路、３は映像信号増幅回路（ＡＭＰ）、４
は電流検出ＰＮＰトランジスタ、５は電流／電圧変換抵
抗、６は周波数特性補償コンデンサ、８は陰極線管であ
る。
グ発生回路（Timing Gen. ）、２はカソード電流検出基
準信号加算回路、３は映像信号増幅回路（ＡＭＰ）、４
は電流検出ＰＮＰトランジスタ、５は電流／電圧変換抵
抗、６は周波数特性補償コンデンサ、８は陰極線管であ
る。
【０００９】入力された映像信号は、基準信号加算回路
２で、検出基準信号タイミング発生回路１からのカソー
ド電流検出基準信号と合成され、映像信号増幅回路３
で、陰極線管８のカソード電極Ｋをドライブできる電圧
まで増幅される。映像信号増幅回路３の出力は、エミッ
タフォロア接続されたＰＮＰトランジスタ４を介して、
陰極線管８のカソード電極Ｋに加えられる。
２で、検出基準信号タイミング発生回路１からのカソー
ド電流検出基準信号と合成され、映像信号増幅回路３
で、陰極線管８のカソード電極Ｋをドライブできる電圧
まで増幅される。映像信号増幅回路３の出力は、エミッ
タフォロア接続されたＰＮＰトランジスタ４を介して、
陰極線管８のカソード電極Ｋに加えられる。
【００１０】陰極線管８にカソード電流が流れると、Ｐ
ＮＰトランジスタ４のエミッタからコレクタにほぼ同じ
電流が流れ、コレクタに接続された抵抗５の両端に、カ
ソード電流が電圧値に変換されて検出される。この際、
ＰＮＰトランジスタ４のエミッタフォロア接続が、無バ
イアスとなっているのは、バイアス電流を打ち消して、
カソード電流のみを検出するのが困難なためである。
ＮＰトランジスタ４のエミッタからコレクタにほぼ同じ
電流が流れ、コレクタに接続された抵抗５の両端に、カ
ソード電流が電圧値に変換されて検出される。この際、
ＰＮＰトランジスタ４のエミッタフォロア接続が、無バ
イアスとなっているのは、バイアス電流を打ち消して、
カソード電流のみを検出するのが困難なためである。
【００１１】高精細陰極線管ディスプレイにおいては、
４に示すエミッタフォロア接続されたＰＮＰトランジス
タの周波数特性が不十分なために、通常、映像期間の表
示能力が損なわれてしまう。そこで、トランジスタ４の
ベース─エミッタ間に、高周波信号バイパスのためのコ
ンデンサ６が接続されている。
４に示すエミッタフォロア接続されたＰＮＰトランジス
タの周波数特性が不十分なために、通常、映像期間の表
示能力が損なわれてしまう。そこで、トランジスタ４の
ベース─エミッタ間に、高周波信号バイパスのためのコ
ンデンサ６が接続されている。
【００１２】なお、特開平５−１８３９２８号公報記載
のＣＲＴカソード電流検出回路におていは、ＣＲＴカソ
ードに接続されたトランジスタのエミッタは、そのベー
スに比べて常に適当なバイアスをかけられてオンしてい
るいるので、信号が急に白から黒に立ち上がっても、信
号を正しくカソードに伝送することができるが、反面、
カソード電流を正しく検出し、周波数特性補償を行うこ
とはできない。
のＣＲＴカソード電流検出回路におていは、ＣＲＴカソ
ードに接続されたトランジスタのエミッタは、そのベー
スに比べて常に適当なバイアスをかけられてオンしてい
るいるので、信号が急に白から黒に立ち上がっても、信
号を正しくカソードに伝送することができるが、反面、
カソード電流を正しく検出し、周波数特性補償を行うこ
とはできない。
【００１３】
【発明が解決しようとする課題】図４に示された従来回
路の問題点は、カソード電流検出値が、検出基準信号に
対して遅れてしまうことである。図５は、従来回路にお
ける、検出基準信号と電流検出値の波形を示したもので
あって、検出基準信号に基づくカソード電圧波形Ｖk'に
対して、電流検出値であるカソード電流波形Ｉk'が、遅
れ（ｔDELAY ）を持つことが示されている。
路の問題点は、カソード電流検出値が、検出基準信号に
対して遅れてしまうことである。図５は、従来回路にお
ける、検出基準信号と電流検出値の波形を示したもので
あって、検出基準信号に基づくカソード電圧波形Ｖk'に
対して、電流検出値であるカソード電流波形Ｉk'が、遅
れ（ｔDELAY ）を持つことが示されている。
【００１４】このように遅れを生じる理由は、検出基準
信号の最初のある一定の期間、すなわちカソード電流の
流れ始めは、図４に示すＰＮＰトランジスタ４のエミッ
タに流れず、コンデンサ６に流れてしまうためである。
例えば、コンデンサ６の容量を数千ｐＦとしたとき、こ
の検出遅れは十数μＳＥＣとなる。
信号の最初のある一定の期間、すなわちカソード電流の
流れ始めは、図４に示すＰＮＰトランジスタ４のエミッ
タに流れず、コンデンサ６に流れてしまうためである。
例えば、コンデンサ６の容量を数千ｐＦとしたとき、こ
の検出遅れは十数μＳＥＣとなる。
【００１５】いま、映像信号の水平走査周波数を１００
ｋHzとすると、その１水平走査期間は１０μＳＥＣであ
るから、電流検出のためには、２水平走査期間以上の時
間、検出基準信号を注入しなければならず、そのため、
陰極線管の画面上における、基準信号に基づく妨害が増
えることになる。
ｋHzとすると、その１水平走査期間は１０μＳＥＣであ
るから、電流検出のためには、２水平走査期間以上の時
間、検出基準信号を注入しなければならず、そのため、
陰極線管の画面上における、基準信号に基づく妨害が増
えることになる。
【００１６】また、水平帰線期間中も、陰極線管にカソ
ード電流を流さなければならないので、陰極線管の上下
糸巻き歪み補正方法によっては、陰極線管の画面上にお
いて、検出基準信号が映像信号の表示エリアと重なって
しまうことがある。
ード電流を流さなければならないので、陰極線管の上下
糸巻き歪み補正方法によっては、陰極線管の画面上にお
いて、検出基準信号が映像信号の表示エリアと重なって
しまうことがある。
【００１７】一方、このような問題を回避するために、
コンデンサ６の容量を少なくすれば、カソード電流の検
出遅れは軽減されるが、陰極線管のカソード電極におけ
る周波数特性が低下して、映像信号の画面上の精細表示
能力が劣化してしまう。
コンデンサ６の容量を少なくすれば、カソード電流の検
出遅れは軽減されるが、陰極線管のカソード電極におけ
る周波数特性が低下して、映像信号の画面上の精細表示
能力が劣化してしまう。
【００１８】本発明は、このような従来技術の課題を解
決しようとするものであって、カソード電流検出回路に
おいて、陰極線管のカソード電極における周波数特性を
低下させることなく、カソード電流の検出遅れをなく
し、高水平走査周波数の映像信号入力時も、電流検出信
号による陰極線管の画面上の妨害を最小限に押さえるこ
とを目的としている。
決しようとするものであって、カソード電流検出回路に
おいて、陰極線管のカソード電極における周波数特性を
低下させることなく、カソード電流の検出遅れをなく
し、高水平走査周波数の映像信号入力時も、電流検出信
号による陰極線管の画面上の妨害を最小限に押さえるこ
とを目的としている。
【００１９】
【課題を解決するための手段】図１は、本発明の原理的
構成を示したものであって、図４の場合と同じものを同
じ番号で示し、９はスイッチである。本発明のカソード
電流検出回路においては、周波数特性補償コンデンサ６
に対して、スイッチ９を直列に接続し、スイッチ９を外
部から開閉制御できるようにした回路構成を有してい
る。
構成を示したものであって、図４の場合と同じものを同
じ番号で示し、９はスイッチである。本発明のカソード
電流検出回路においては、周波数特性補償コンデンサ６
に対して、スイッチ９を直列に接続し、スイッチ９を外
部から開閉制御できるようにした回路構成を有してい
る。
【００２０】図１に示されたスイッチ９は、映像信号の
表示期間はオンして、映像信号増幅回路３の出力におけ
る高周波成分を、コンデンサ６を介して、陰極線管８の
カソード電極Ｋにバイパスさせる。また、カソード電流
検出基準信号の発生期間はオフして、検出基準信号期間
の当初から、カソード電流をＰＮＰトランジスタ４を経
て検出抵抗５に流す。
表示期間はオンして、映像信号増幅回路３の出力におけ
る高周波成分を、コンデンサ６を介して、陰極線管８の
カソード電極Ｋにバイパスさせる。また、カソード電流
検出基準信号の発生期間はオフして、検出基準信号期間
の当初から、カソード電流をＰＮＰトランジスタ４を経
て検出抵抗５に流す。
【００２１】従って本発明によれば、カソード電流の検
出遅れを軽減するとともに、陰極線管の画面上におけ
る、高精細映像表示能力を向上させることができるよう
になる。
出遅れを軽減するとともに、陰極線管の画面上におけ
る、高精細映像表示能力を向上させることができるよう
になる。
【００２２】以下、本発明の課題を解決するための具体
的手段を記載する。
的手段を記載する。
【００２３】(1) 映像信号入力に基づいてカソード電流
検出基準信号を発生する回路と、入力映像信号にこの検
出基準信号を注入する回路と、この検出基準信号を合成
された映像信号を増幅する回路と、増幅された映像信号
を陰極線管のカソードに印加する回路と、陰極線管のカ
ソード電流を検出する回路と、増幅回路と陰極線管のカ
ソードとの間に接続された周波数特性補償回路とを備え
た陰極線管のカソード電流検出回路において、周波数特
性補償回路に直列にスイッチを設け、検出基準信号のタ
イミングに同期してこのスイッチのオン／オフを制御す
る。
検出基準信号を発生する回路と、入力映像信号にこの検
出基準信号を注入する回路と、この検出基準信号を合成
された映像信号を増幅する回路と、増幅された映像信号
を陰極線管のカソードに印加する回路と、陰極線管のカ
ソード電流を検出する回路と、増幅回路と陰極線管のカ
ソードとの間に接続された周波数特性補償回路とを備え
た陰極線管のカソード電流検出回路において、周波数特
性補償回路に直列にスイッチを設け、検出基準信号のタ
イミングに同期してこのスイッチのオン／オフを制御す
る。
【００２４】(2) 映像信号における同期信号入力に基づ
いてカソード電流検出のための検出基準信号を発生する
検出基準信号タイミング発生回路１と、入力映像信号に
検出基準信号を加算する基準信号加算回路２と、検出基
準信号を加算された映像信号を増幅する映像信号増幅回
路３と、この増幅された映像信号を陰極線管３のカソー
ド電極Ｋに印加するＰＮＰトランジスタ４と、陰極線管
８のカソード電流を検出電圧に変換する電流／電圧変換
抵抗５と、ＰＮＰトランジスタ４に並列に接続された周
波数特性補償コンデンサ６とを備えた陰極線管のカソー
ド電流検出回路において、周波数特性補償コンデンサ６
に直列にスイッチ９を設け、検出基準信号のタイミング
に同期してスイッチ９を、陰極線管８における映像信号
表示期間にオンにし、カソード電流検出期間にオフにす
るように制御する。
いてカソード電流検出のための検出基準信号を発生する
検出基準信号タイミング発生回路１と、入力映像信号に
検出基準信号を加算する基準信号加算回路２と、検出基
準信号を加算された映像信号を増幅する映像信号増幅回
路３と、この増幅された映像信号を陰極線管３のカソー
ド電極Ｋに印加するＰＮＰトランジスタ４と、陰極線管
８のカソード電流を検出電圧に変換する電流／電圧変換
抵抗５と、ＰＮＰトランジスタ４に並列に接続された周
波数特性補償コンデンサ６とを備えた陰極線管のカソー
ド電流検出回路において、周波数特性補償コンデンサ６
に直列にスイッチ９を設け、検出基準信号のタイミング
に同期してスイッチ９を、陰極線管８における映像信号
表示期間にオンにし、カソード電流検出期間にオフにす
るように制御する。
【００２５】(3) (2) の場合に、スイッチ９を、一次側
を検出基準信号タイミング発生回路１の出力と接地間に
接続され、二次側を周波数特性補償コンデンサ６に直列
に接続されたフォトカプラ７から構成する。
を検出基準信号タイミング発生回路１の出力と接地間に
接続され、二次側を周波数特性補償コンデンサ６に直列
に接続されたフォトカプラ７から構成する。
【００２６】
【発明の実施の形態】図２は、本発明の一実施形態の構
成を示したものであって、図４に示された回路と同じも
のを同じ番号で示している。図２において、７はフォト
カプラであって、一次側に発光素子を有し、二次側にこ
の発光素子の発光に応じてオンになるフォトトランジス
タを有している。
成を示したものであって、図４に示された回路と同じも
のを同じ番号で示している。図２において、７はフォト
カプラであって、一次側に発光素子を有し、二次側にこ
の発光素子の発光に応じてオンになるフォトトランジス
タを有している。
【００２７】図２において、検出基準信号タイミング発
生回路１の出力は、基準信号加算回路２およびフォトカ
プラ７の一次側におけるオン／オフ制御端子の一端に接
続され、フォトカプラ７のオン／オフ制御端子の他端は
接地されている。基準信号加算回路２の出力は、映像信
号増幅回路３の入力部に接続されている。映像信号増幅
回路３の出力部は、ＰＮＰトランジスタ４のベースおよ
びフォトカプラ７の二次側におけるエミッタに接続され
ている。
生回路１の出力は、基準信号加算回路２およびフォトカ
プラ７の一次側におけるオン／オフ制御端子の一端に接
続され、フォトカプラ７のオン／オフ制御端子の他端は
接地されている。基準信号加算回路２の出力は、映像信
号増幅回路３の入力部に接続されている。映像信号増幅
回路３の出力部は、ＰＮＰトランジスタ４のベースおよ
びフォトカプラ７の二次側におけるエミッタに接続され
ている。
【００２８】ＰＮＰトランジスタ４のエミッタは、陰極
線管８のカソード電極およびコンデンサ６の一端に接続
され、コンデンサ６の他端は、フォトカプラ７の二次側
におけるコレクタに接続されている。また、ＰＮＰトラ
ンジスタ４のコレクタは、検出抵抗５の一端に接続さ
れ、検出抵抗５の他端は接地されている。
線管８のカソード電極およびコンデンサ６の一端に接続
され、コンデンサ６の他端は、フォトカプラ７の二次側
におけるコレクタに接続されている。また、ＰＮＰトラ
ンジスタ４のコレクタは、検出抵抗５の一端に接続さ
れ、検出抵抗５の他端は接地されている。
【００２９】以下、図２に示された実施形態の動作を説
明する。図３は図２に示された実施形態における、各部
波形を示したものである。
明する。図３は図２に示された実施形態における、各部
波形を示したものである。
【００３０】図２において、検出基準信号タイミング発
生回路１には、垂直同期信号が入力される。これによっ
て、検出基準信号タイミング発生回路１から、各種さま
ざまな映像信号に対応して、画面上の一定位置、一般的
には垂直帰線期間終了直後に、１水平走査期間の間、タ
イミングパルスを発生する。このタイミングパルスは、
検出基準信号として、基準信号加算回路２を介して映像
信号に加算されるとともに、フォトカプラ７のオン，オ
フを制御する。
生回路１には、垂直同期信号が入力される。これによっ
て、検出基準信号タイミング発生回路１から、各種さま
ざまな映像信号に対応して、画面上の一定位置、一般的
には垂直帰線期間終了直後に、１水平走査期間の間、タ
イミングパルスを発生する。このタイミングパルスは、
検出基準信号として、基準信号加算回路２を介して映像
信号に加算されるとともに、フォトカプラ７のオン，オ
フを制御する。
【００３１】検出基準信号が加算された映像信号は、映
像信号増幅回路３で増幅されたのち、フォトカプラ７，
周波数特性補償コンデンサ６，およびＰＮＰトランジス
タ４を介して、陰極線管８のカソード電極Ｋをドライブ
する。
像信号増幅回路３で増幅されたのち、フォトカプラ７，
周波数特性補償コンデンサ６，およびＰＮＰトランジス
タ４を介して、陰極線管８のカソード電極Ｋをドライブ
する。
【００３２】ここで、通常の映像信号表示期間には、フ
ォトカプラ７がオンになることによって、映像信号増幅
回路３の出力のうち、高周波成分はコンデンサ６を介し
て、陰極線管８のカソード電極Ｋに印加され、直流成分
はＰＮＰトランジスタ４を介して、陰極線管８のカソー
ド電極Ｋに印可される。
ォトカプラ７がオンになることによって、映像信号増幅
回路３の出力のうち、高周波成分はコンデンサ６を介し
て、陰極線管８のカソード電極Ｋに印加され、直流成分
はＰＮＰトランジスタ４を介して、陰極線管８のカソー
ド電極Ｋに印可される。
【００３３】また、カソード電流検出期間には、フォト
カプラ７がオフになることによって、陰極線管８のカソ
ード電流はコンデンサ６に流れず、ＰＮＰトランジスタ
４のエミッタからコレクタに流れることによって、検出
抵抗５から、検出遅れなく電流検出値を取り出すことが
できる。
カプラ７がオフになることによって、陰極線管８のカソ
ード電流はコンデンサ６に流れず、ＰＮＰトランジスタ
４のエミッタからコレクタに流れることによって、検出
抵抗５から、検出遅れなく電流検出値を取り出すことが
できる。
【００３４】
【発明の効果】以上説明したように、本発明の第一の効
果は、陰極線管のカソード電流の検出を高速化できるこ
とである。これによって、陰極線管の画面上に表示され
る検出信号を最小限に狭くすることができ、また、より
高い水平走査周波数の信号に対応できるようになる。こ
れは、従来回路における問題点であった、カソード電流
の検出遅れを軽減できるためである。
果は、陰極線管のカソード電流の検出を高速化できるこ
とである。これによって、陰極線管の画面上に表示され
る検出信号を最小限に狭くすることができ、また、より
高い水平走査周波数の信号に対応できるようになる。こ
れは、従来回路における問題点であった、カソード電流
の検出遅れを軽減できるためである。
【００３５】本発明の第二の効果は、カソード電極にお
ける周波数特性が向上することである。これによって、
陰極線管の画面上における、高精細映像の表示能力を向
上させることができる。これは、従来回路では、第一の
効果であるカソード電流検出の高速化と、第二の効果で
ある周波数特性の向上とは、相互にトレードオフの関係
となっていたが、本発明によれば、カソード電流検出速
度と無関係に、周波数特性の補償を行うことができるか
らである。
ける周波数特性が向上することである。これによって、
陰極線管の画面上における、高精細映像の表示能力を向
上させることができる。これは、従来回路では、第一の
効果であるカソード電流検出の高速化と、第二の効果で
ある周波数特性の向上とは、相互にトレードオフの関係
となっていたが、本発明によれば、カソード電流検出速
度と無関係に、周波数特性の補償を行うことができるか
らである。
【図１】本発明の原理的構成を示す図である。
【図２】本発明の一実施形態の構成を示す図である。
【図３】図２に示された実施形態における、各部波形を
示す図である。
示す図である。
【図４】従来のカソード電流検出回路の一例を示す図で
ある。
ある。
【図５】従来回路における、検出基準信号と電流検出値
の波形を示す図である。
の波形を示す図である。
１ 検出基準信号タイミング発生回路 ２ 基準信号加算回路 ３ 映像信号増幅回路 ４ ＰＮＰトランジスタ ５ 電流／電圧変換抵抗 ６ 周波数特性補償用コンデンサ ７ フォトカプラ ８ 陰極線管 ９ スイッチ
Claims (3)
- 【請求項１】 映像信号入力に基づいてカソード電流検
出基準信号を発生する回路と、入力映像信号に該検出基
準信号を注入する回路と、該検出基準信号を合成された
映像信号を増幅する回路と、該増幅された映像信号を陰
極線管のカソードに印加する回路と、該陰極線管のカソ
ード電流を検出する回路と、前記増幅回路と陰極線管の
カソードとの間に接続された周波数特性補償回路とを備
えた陰極線管のカソード電流検出回路において、 前記周波数特性補償回路に直列にスイッチを設け、前記
検出基準信号のタイミングに同期して該スイッチのオン
／オフを制御することを特徴とするカソード電流検出回
路。 - 【請求項２】 映像信号における同期信号入力に基づい
てカソード電流検出のための検出基準信号を発生する検
出基準信号タイミング発生回路と、入力映像信号に該検
出基準信号を加算する基準信号加算回路と、該検出基準
信号を加算された映像信号を増幅する映像信号増幅回路
と、該増幅された映像信号を陰極線管のカソード電極に
印加するＰＮＰトランジスタと、陰極線管のカソード電
流を検出電圧に変換する電流／電圧変換抵抗と、前記Ｐ
ＮＰトランジスタに並列に接続された周波数特性補償コ
ンデンサとを備えた陰極線管のカソード電流検出回路に
おいて、 前記周波数特性補償コンデンサに直列にスイッチを設
け、前記検出基準信号のタイミングに同期して該スイッ
チを、前記陰極線管における映像信号表示期間にオンに
し、カソード電流検出期間にオフにするように制御する
ことを特徴とするカソード電流検出回路。 - 【請求項３】 前記スイッチが、一次側を前記検出基準
信号タイミング発生回路の出力と接地間に接続され、二
次側を前記周波数特性補償コンデンサに直列に接続され
たフォトカプラからなることを特徴とする請求項２に記
載のカソード電流検出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8124527A JP2877072B2 (ja) | 1996-05-20 | 1996-05-20 | カソード電流検出回路 |
| EP97108125A EP0809398A3 (en) | 1996-05-20 | 1997-05-20 | Cathode current detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8124527A JP2877072B2 (ja) | 1996-05-20 | 1996-05-20 | カソード電流検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09312853A true JPH09312853A (ja) | 1997-12-02 |
| JP2877072B2 JP2877072B2 (ja) | 1999-03-31 |
Family
ID=14887694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8124527A Expired - Lifetime JP2877072B2 (ja) | 1996-05-20 | 1996-05-20 | カソード電流検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0809398A3 (ja) |
| JP (1) | JP2877072B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1543679A1 (en) * | 2002-09-18 | 2005-06-22 | Koninklijke Philips Electronics N.V. | Beam current measurement |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4263622A (en) * | 1979-01-30 | 1981-04-21 | Rca Corporation | Automatic kinescope biasing system |
| US4484229A (en) * | 1982-10-29 | 1984-11-20 | Rca Corporation | Automatic kinescope bias control system with selectively disabled signal processor |
| JP3127963B2 (ja) * | 1990-12-26 | 2001-01-29 | 株式会社日立製作所 | 陰極線管ディスプレイ |
-
1996
- 1996-05-20 JP JP8124527A patent/JP2877072B2/ja not_active Expired - Lifetime
-
1997
- 1997-05-20 EP EP97108125A patent/EP0809398A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0809398A2 (en) | 1997-11-26 |
| JP2877072B2 (ja) | 1999-03-31 |
| EP0809398A3 (en) | 1999-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970000851B1 (ko) | 영상신호처리장치 | |
| KR0124387B1 (ko) | 픽쳐인픽쳐기능을 구비한 영상디스플레이기기의 화면상태안정화 방법 및 그 장치 | |
| JPS6276886A (ja) | 画像表示装置を有する映像信号処理装置 | |
| JPH06105180A (ja) | テレビジョン偏向装置 | |
| KR100374055B1 (ko) | 좌우래스터보정장치 | |
| JPH0353832B2 (ja) | ||
| JPS6348981A (ja) | ビデオ表示装置 | |
| JPH09247490A (ja) | 遅延補償ダイナミックフォーカス増幅器 | |
| CN1043112C (zh) | 自动显像管偏压控制系统 | |
| US6300731B1 (en) | Dynamic focus voltage amplitude controller | |
| KR940011701B1 (ko) | 비디오 신호 처리 및 표시 장치 | |
| JP2877072B2 (ja) | カソード電流検出回路 | |
| US5920157A (en) | Circuit and method for compensating for fluctuations in high voltage of fly back transformer for semiwide-screen television receiver | |
| JPS6113430B2 (ja) | ||
| CA2040252C (en) | Parabolic voltage generating circuit | |
| JPS607871B2 (ja) | 信号処理回路 | |
| US5333019A (en) | Method of adjusting white balance of CRT display, apparatus for same, and television receiver | |
| KR100218011B1 (ko) | 디스플레이 장치의 수평 귀선 시간 조정 펄스 발생 회로 | |
| US6256074B1 (en) | Control signal generator for dynamic focus disabling | |
| US5319287A (en) | Vertical deflection circuit | |
| KR100282689B1 (ko) | 선형성 에러 보정 장치(correction of linearity errors) | |
| JP3326830B2 (ja) | 映像装置 | |
| JP2835080B2 (ja) | 映像増幅回路 | |
| JP3206021B2 (ja) | テレビジョン受像機 | |
| JPS6017971Y2 (ja) | 走査速度変調を用いた輪郭補償装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981222 |