JPH09312977A - 電力変換装置の電流指令クランプ回路 - Google Patents
電力変換装置の電流指令クランプ回路Info
- Publication number
- JPH09312977A JPH09312977A JP8128644A JP12864496A JPH09312977A JP H09312977 A JPH09312977 A JP H09312977A JP 8128644 A JP8128644 A JP 8128644A JP 12864496 A JP12864496 A JP 12864496A JP H09312977 A JPH09312977 A JP H09312977A
- Authority
- JP
- Japan
- Prior art keywords
- current command
- phase
- current
- output
- command value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 電流指令値がクランプされても、出力電流を
指令通りに制御する。 【解決手段】 電流指令値iv*がクランプ値を越える
と、関数発生器2bの出力iv**(=b)は、iv**=i
v*−△iv*=−(a+c)−△iv*となる。したがっ
て、1/2回路12の出力dは、d=(a+iv**+
c)/2=−△iv*/2となる。ゆえに、クランプ回路
10の各出力iu**、iv**、iw**は、iu**=a−d=
a+△iv*/2、iv**=−(a+c)−△iv*、iw**
=c−d=c+△iv*/2となる。このとき、クランプ
回路10の出力合計(iu**+iv**+iw* *)はゼロと
なり、電流指令iu**、iv**、iw**に含まれるゼロ相
電流はなくなる。この結果、電流指令iu*、iv*、iw*
がクランプされても、常に、三相条件(三相の合計がゼ
ロになる)が成立するので、出力電流iu、iv、iw
は、指令通りに制御される。
指令通りに制御する。 【解決手段】 電流指令値iv*がクランプ値を越える
と、関数発生器2bの出力iv**(=b)は、iv**=i
v*−△iv*=−(a+c)−△iv*となる。したがっ
て、1/2回路12の出力dは、d=(a+iv**+
c)/2=−△iv*/2となる。ゆえに、クランプ回路
10の各出力iu**、iv**、iw**は、iu**=a−d=
a+△iv*/2、iv**=−(a+c)−△iv*、iw**
=c−d=c+△iv*/2となる。このとき、クランプ
回路10の出力合計(iu**+iv**+iw* *)はゼロと
なり、電流指令iu**、iv**、iw**に含まれるゼロ相
電流はなくなる。この結果、電流指令iu*、iv*、iw*
がクランプされても、常に、三相条件(三相の合計がゼ
ロになる)が成立するので、出力電流iu、iv、iw
は、指令通りに制御される。
Description
【0001】
【発明の属する技術分野】この発明は、電流指令値に基
づいて出力電流を制御するインバータにおいて、予め設
定されたクランプ値に制限するクランプ回路に用いて好
適な電力変換装置の電流指令クランプ回路に関する。
づいて出力電流を制御するインバータにおいて、予め設
定されたクランプ値に制限するクランプ回路に用いて好
適な電力変換装置の電流指令クランプ回路に関する。
【0002】
【従来の技術】従来、3相交流の電力変換装置において
は、電流指令値に基づいて出力電流を制御する際、イン
バータの主スイッチにかかる電流ストレスを設計値以下
にするために、過大な電流指令値が入力されてもクラン
プ値に制限するクランプ回路が設けられている。
は、電流指令値に基づいて出力電流を制御する際、イン
バータの主スイッチにかかる電流ストレスを設計値以下
にするために、過大な電流指令値が入力されてもクラン
プ値に制限するクランプ回路が設けられている。
【0003】ここで、図4は、従来の電流指令クランプ
回路を用いたインバータの構成を示すブロック図であ
る。図において、インバータ1は、クランプ回路2、制
御回路3、主スイッチ回路4等から構成されている。制
御回路3は、クランプ回路2の出力iu**、iv**、iw
**とインバータ出力電流iu、iv、iwの偏差がゼロに
なるように、主スイッチ4をパルス幅制御する。出力電
流iu、iwは、電流検出器5a,5bによって検知さ
れ、制御回路3の入力、すなわちクランプ回路2の出力
iu**、iw**にフィードバックされる。なお、V相のフ
ィードバックは、iv=−(iu+iw)としている。こ
のとき、クランプ回路2は、インバータ1の主スイッチ
4にかかる電流ストレスを設計値以下にするために、過
大な電流指令値iu*、iv*、iw*が入力されると、関数
発生器2a,2b,2cによって予め設定されているク
ランプ値に制限する。なお、V相の電流指令は、iv*=
−(iu* *+iw**)としている。
回路を用いたインバータの構成を示すブロック図であ
る。図において、インバータ1は、クランプ回路2、制
御回路3、主スイッチ回路4等から構成されている。制
御回路3は、クランプ回路2の出力iu**、iv**、iw
**とインバータ出力電流iu、iv、iwの偏差がゼロに
なるように、主スイッチ4をパルス幅制御する。出力電
流iu、iwは、電流検出器5a,5bによって検知さ
れ、制御回路3の入力、すなわちクランプ回路2の出力
iu**、iw**にフィードバックされる。なお、V相のフ
ィードバックは、iv=−(iu+iw)としている。こ
のとき、クランプ回路2は、インバータ1の主スイッチ
4にかかる電流ストレスを設計値以下にするために、過
大な電流指令値iu*、iv*、iw*が入力されると、関数
発生器2a,2b,2cによって予め設定されているク
ランプ値に制限する。なお、V相の電流指令は、iv*=
−(iu* *+iw**)としている。
【0004】
【発明が解決しようとする課題】しかしながら、上述し
た従来装置にあっては、電流指令値iv*がクランプ値を
越えると、iv**=iv*−△iv*となり、三相条件:iu
**+iv**+iw**=0が成立しなくなる。つまり、iu
**+iv**+iw**=−△iv*となり、ゼロ相電流が発生
する。図4に示すような三相三線回路では、実際にはゼ
ロ相電流は発生することなく、上記三相条件が成立する
ように、指令と違う電流が流れてしまい、電流指令値の
通りに制御できなくなるという問題があった。このた
め、クランプ値より大きな電流が発生し、過電流とな
り、インバータの保護回路(図示略)が動作し、異常停
止してしまう。図5は、iv**が100%でクランプさ
れているときの波形図である。図において、出力電流i
vは、ピーク値で170%に達している。このため、主
スイッチの定格を170%以上にしなければならない。
た従来装置にあっては、電流指令値iv*がクランプ値を
越えると、iv**=iv*−△iv*となり、三相条件:iu
**+iv**+iw**=0が成立しなくなる。つまり、iu
**+iv**+iw**=−△iv*となり、ゼロ相電流が発生
する。図4に示すような三相三線回路では、実際にはゼ
ロ相電流は発生することなく、上記三相条件が成立する
ように、指令と違う電流が流れてしまい、電流指令値の
通りに制御できなくなるという問題があった。このた
め、クランプ値より大きな電流が発生し、過電流とな
り、インバータの保護回路(図示略)が動作し、異常停
止してしまう。図5は、iv**が100%でクランプさ
れているときの波形図である。図において、出力電流i
vは、ピーク値で170%に達している。このため、主
スイッチの定格を170%以上にしなければならない。
【0005】この発明は、上述した事情に鑑みてなされ
たもので、電流指令値がクランプされても、出力電流を
指令通りに制御することができる電力変換装置の電流指
令クランプ回路を提供することを目的としている。
たもので、電流指令値がクランプされても、出力電流を
指令通りに制御することができる電力変換装置の電流指
令クランプ回路を提供することを目的としている。
【0006】
【課題を解決するための手段】上述した問題点を解決す
るために、請求項1記載の発明においては、多相交流の
各相の出力電流に対する電流指令値を所定のクランプ値
に制限する制限手段と、前記各相に対する制限手段によ
って制限された電流指令値を加算する加算手段と、前記
加算手段によって加算された加算結果を1/n−1(n
=相数)とする除算手段と、前記制限手段によって制限
された電流指令値のうち、少なくとも(n−1)相の電
流指令値から前記除算手段による除算結果を減算し、除
外された相に対する制限手段の出力を含め、各々を各相
の最終的な電流指令値として出力する減算手段とを具備
することを特徴とする。
るために、請求項1記載の発明においては、多相交流の
各相の出力電流に対する電流指令値を所定のクランプ値
に制限する制限手段と、前記各相に対する制限手段によ
って制限された電流指令値を加算する加算手段と、前記
加算手段によって加算された加算結果を1/n−1(n
=相数)とする除算手段と、前記制限手段によって制限
された電流指令値のうち、少なくとも(n−1)相の電
流指令値から前記除算手段による除算結果を減算し、除
外された相に対する制限手段の出力を含め、各々を各相
の最終的な電流指令値として出力する減算手段とを具備
することを特徴とする。
【0007】また、請求項2に記載の発明においては、
多相交流の各相の出力電流に対する電流指令値を所定の
クランプ値に制限する制限手段と、前記各相に対する制
限手段によって制限された電流指令値を加算する加算手
段と、前記加算手段によって加算された加算結果を1/
n−1(n=相数)とする除算手段と、前記制限手段に
よって制限された各相の電流指令値から前記除算手段に
よる除算結果を減算し、各々を各相の最終的な電流指令
値として出力する減算手段とを具備することを特徴とす
る。
多相交流の各相の出力電流に対する電流指令値を所定の
クランプ値に制限する制限手段と、前記各相に対する制
限手段によって制限された電流指令値を加算する加算手
段と、前記加算手段によって加算された加算結果を1/
n−1(n=相数)とする除算手段と、前記制限手段に
よって制限された各相の電流指令値から前記除算手段に
よる除算結果を減算し、各々を各相の最終的な電流指令
値として出力する減算手段とを具備することを特徴とす
る。
【0008】また、請求項3に記載の発明においては、
請求項1または2記載の電力変換装置の電流指令クラン
プ回路において、前記多相交流の相数nは、3相である
ことを特徴とする。
請求項1または2記載の電力変換装置の電流指令クラン
プ回路において、前記多相交流の相数nは、3相である
ことを特徴とする。
【0009】多相交流の各相の出力電流に対する電流指
令値は、制限手段によって所定のクランプ値に制限され
た後、加算手段によって加算される。加算結果は、1/
n−1(n=相数)に除算され、上記制限手段によって
制限された電流指令値のうち、少なくとも(n−1)相
の電流指令値から減算される。そして、除外された相に
対する制限手段の出力を含め、減算結果は、各々、各相
の最終的な電流指令値として後段の制御回路に供給され
る。
令値は、制限手段によって所定のクランプ値に制限され
た後、加算手段によって加算される。加算結果は、1/
n−1(n=相数)に除算され、上記制限手段によって
制限された電流指令値のうち、少なくとも(n−1)相
の電流指令値から減算される。そして、除外された相に
対する制限手段の出力を含め、減算結果は、各々、各相
の最終的な電流指令値として後段の制御回路に供給され
る。
【0010】
【発明の実施の形態】次に図面を参照してこの発明の実
施形態について説明する。
施形態について説明する。
【0011】A.構成 図1は、本発明の一実施形態による電力変換装置の電流
指令クランプ回路の構成を示すブロック図である。な
お、図4に対応する部分には同一の符号を付けて説明を
省略する。本実施形態の電流指令クランプ回路10は、
従来装置と同様の関数発生器2a,2b,2c、加算器
11、1/2回路12、減算器13,14から構成され
ている。なお、図示しない制御回路、主スイッチ等は従
来装置と同じである。加算器11は、関数発生器2a,
2b,2cの出力a、b、cを加算し、(a+b+c)
として1/2回路12に供給する。1/2回路12は、
上記加算値(a+b+c)を1/2にした後、(a+b
+c)/2として加算器13,14に供給する。加算器
13は、関数発生器2aの出力aから上記(a+b+
c)/2を減算し、クランプ回路10の出力iu**とし
て、図示しない制御回路に供給する。また、加算器14
は、関数発生器2cの出力cから上記(a+b+c)/
2を減算し、クランプ回路10の出力iw**として、図
示しない制御回路に供給する。
指令クランプ回路の構成を示すブロック図である。な
お、図4に対応する部分には同一の符号を付けて説明を
省略する。本実施形態の電流指令クランプ回路10は、
従来装置と同様の関数発生器2a,2b,2c、加算器
11、1/2回路12、減算器13,14から構成され
ている。なお、図示しない制御回路、主スイッチ等は従
来装置と同じである。加算器11は、関数発生器2a,
2b,2cの出力a、b、cを加算し、(a+b+c)
として1/2回路12に供給する。1/2回路12は、
上記加算値(a+b+c)を1/2にした後、(a+b
+c)/2として加算器13,14に供給する。加算器
13は、関数発生器2aの出力aから上記(a+b+
c)/2を減算し、クランプ回路10の出力iu**とし
て、図示しない制御回路に供給する。また、加算器14
は、関数発生器2cの出力cから上記(a+b+c)/
2を減算し、クランプ回路10の出力iw**として、図
示しない制御回路に供給する。
【0012】B.実施形態の動作 電流指令値iv*は、従来装置と同様に、電流指令値i
u*、iw*に対応する関数発生器2a,2cの出力a、c
から、iv*=−(a+c)として算出される。ここで、
電流指令値iv*がクランプ値を越えると、関数発生器2
bの出力iv**(=b)は、iv**=iv*−△iv*=−
(a+c)−△iv*となる。したがって、1/2回路1
2の出力dは、d=(a+iv**+c)/2=−△iv*
/2となる。
u*、iw*に対応する関数発生器2a,2cの出力a、c
から、iv*=−(a+c)として算出される。ここで、
電流指令値iv*がクランプ値を越えると、関数発生器2
bの出力iv**(=b)は、iv**=iv*−△iv*=−
(a+c)−△iv*となる。したがって、1/2回路1
2の出力dは、d=(a+iv**+c)/2=−△iv*
/2となる。
【0013】ゆえに、クランプ回路10の各出力i
u**、iv**、iw**は、次のようになる。 iu**=a−d=a+△iv*/2 iv**=−(a+c)−△iv* iw**=c−d=c+△iv*/2
u**、iv**、iw**は、次のようになる。 iu**=a−d=a+△iv*/2 iv**=−(a+c)−△iv* iw**=c−d=c+△iv*/2
【0014】このとき、クランプ回路10の出力合計
(iu**+iv**+iw**)はゼロとなり、電流指令i
u**、iv**、iw**に含まれるゼロ相電流はなくなる。
この結果、電流指令iu*、iv*、iw*がクランプされて
も、常に、三相条件(三相の合計がゼロになる)が成立
するので、出力電流iu、iv、iwは、指令通りに制御
される。ここで、図2は、クランプ回路10の出力iv
**(=b)と出力電流ivの波形図である。図におい
て、本実施形態によれば、クランプ回路10の出力iv
**が100%でクランプされているときであっても、出
力電流ivは指令通りに制御されていることが分かる。
(iu**+iv**+iw**)はゼロとなり、電流指令i
u**、iv**、iw**に含まれるゼロ相電流はなくなる。
この結果、電流指令iu*、iv*、iw*がクランプされて
も、常に、三相条件(三相の合計がゼロになる)が成立
するので、出力電流iu、iv、iwは、指令通りに制御
される。ここで、図2は、クランプ回路10の出力iv
**(=b)と出力電流ivの波形図である。図におい
て、本実施形態によれば、クランプ回路10の出力iv
**が100%でクランプされているときであっても、出
力電流ivは指令通りに制御されていることが分かる。
【0015】C.変形例 次に、図3は、本発明の実施形態の変形例による電力変
換装置の電流指令クランプ回路の構成を示すブロック図
である。なお、図1に対応する部分には同一の符号を付
けて説明を省略する。図において、クランプ回路15に
は、全ての電流指令iu*、iv*、iw*が外部から入力さ
れている。また、1/3回路16は、前述した1/2回
路12に代えて設けたもので、加算値(a+b+c)を
1/3にした後、(a+b+c)/3として各相の減算
器17,18,19に供給する。減算器17は、関数発
生器2aの出力aから上記(a+b+c)/3を減算
し、クランプ回路15の出力iu**として、図示しない
制御回路に供給する。減算器18は、関数発生器2bの
出力bから上記(a+b+c)/3を減算し、クランプ
回路15の出力iv**として、図示しない制御回路に供
給する。また、減算器19は、関数発生器2cの出力c
から上記(a+b+c)/3を減算し、クランプ回路1
5の出力iw**として、図示しない制御回路に供給す
る。
換装置の電流指令クランプ回路の構成を示すブロック図
である。なお、図1に対応する部分には同一の符号を付
けて説明を省略する。図において、クランプ回路15に
は、全ての電流指令iu*、iv*、iw*が外部から入力さ
れている。また、1/3回路16は、前述した1/2回
路12に代えて設けたもので、加算値(a+b+c)を
1/3にした後、(a+b+c)/3として各相の減算
器17,18,19に供給する。減算器17は、関数発
生器2aの出力aから上記(a+b+c)/3を減算
し、クランプ回路15の出力iu**として、図示しない
制御回路に供給する。減算器18は、関数発生器2bの
出力bから上記(a+b+c)/3を減算し、クランプ
回路15の出力iv**として、図示しない制御回路に供
給する。また、減算器19は、関数発生器2cの出力c
から上記(a+b+c)/3を減算し、クランプ回路1
5の出力iw**として、図示しない制御回路に供給す
る。
【0016】D.変形例の動作 上述した構成では、関数発生器2a,2b,2cの出力
a,b,cにおいて、三相条件が成立していないと、a
+b+c≠0となる。しかしながら、各電流指令i
u**、iv**、iw**は、次のように、 iu**=a−d=a−(a+b+c)/3 iv**=b−d=b−(a+b+c)/3 iw**=c−d=c−(a+b+c)/3 となる。
a,b,cにおいて、三相条件が成立していないと、a
+b+c≠0となる。しかしながら、各電流指令i
u**、iv**、iw**は、次のように、 iu**=a−d=a−(a+b+c)/3 iv**=b−d=b−(a+b+c)/3 iw**=c−d=c−(a+b+c)/3 となる。
【0017】したがって、各電流指令の合計(iu**+
iv**+iw**)はゼロとなり、三相条件が成立する。す
なわち、本変形例によれば、入力される電流指令iu*、
iv*、iw*の三相条件が成立しなくても、電流指令iu
**、iv**、iw**の三相条件が成立するので、電流指令
値がクランプされても、出力電流を指令通りに制御する
ことができる。
iv**+iw**)はゼロとなり、三相条件が成立する。す
なわち、本変形例によれば、入力される電流指令iu*、
iv*、iw*の三相条件が成立しなくても、電流指令iu
**、iv**、iw**の三相条件が成立するので、電流指令
値がクランプされても、出力電流を指令通りに制御する
ことができる。
【0018】
【発明の効果】以上、説明したように、この発明によれ
ば、電流指令値がクランプされても、出力電流を指令通
りに制御することができるという利点が得られる。
ば、電流指令値がクランプされても、出力電流を指令通
りに制御することができるという利点が得られる。
【図1】 本発明の一実施例の構成を示すブロック図で
ある。
ある。
【図2】 同実施例のクランプ回路の出力iv**と出力
電流ivの波形図である。
電流ivの波形図である。
【図3】 本発明の実施形態の変形例による電力変換装
置の電流指令クランプ回路の構成を示すブロック図であ
る。
置の電流指令クランプ回路の構成を示すブロック図であ
る。
【図4】 従来の電流指令クランプ回路を用いたインバ
ータの構成を示すブロック図である。
ータの構成を示すブロック図である。
【図5】 従来のクランプ回路の出力iv**と出力電流
ivの波形図である。
ivの波形図である。
iu*,iv*,iw* 電流指令値 2a,2b,2c 関数発生器(制限手段) 11 加算器(加算手段) 12 1/2回路(除算手段) 13,14 減算器(減算手段) 16 1/3回路(除算手段) 17,18,19 減算器(減算手段)
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成8年6月26日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】請求項2
【補正方法】変更
【補正内容】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0007
【補正方法】変更
【補正内容】
【0007】また、請求項2に記載の発明においては、
多相交流の各相の出力電流に対する電流指令値を所定の
クランプ値に制限する制限手段と、前記各相に対する制
限手段によって制限された電流指令値を加算する加算手
段と、前記加算手段によって加算された加算結果を1/
n(n=相数)とする除算手段と、前記制限手段によっ
て制限された各相の電流指令値から前記除算手段による
除算結果を減算し、各々を各相の最終的な電流指令値と
して出力する減算手段とを具備することを特徴とする。
多相交流の各相の出力電流に対する電流指令値を所定の
クランプ値に制限する制限手段と、前記各相に対する制
限手段によって制限された電流指令値を加算する加算手
段と、前記加算手段によって加算された加算結果を1/
n(n=相数)とする除算手段と、前記制限手段によっ
て制限された各相の電流指令値から前記除算手段による
除算結果を減算し、各々を各相の最終的な電流指令値と
して出力する減算手段とを具備することを特徴とする。
Claims (3)
- 【請求項1】 多相交流の各相の出力電流に対する電流
指令値を所定のクランプ値に制限する制限手段と、 前記各相に対する制限手段によって制限された電流指令
値を加算する加算手段と、 前記加算手段によって加算された加算結果を1/n−1
(n=相数)とする除算手段と、 前記制限手段によって制限された電流指令値のうち、少
なくとも(n−1)相の電流指令値から前記除算手段に
よる除算結果を減算し、除外された相に対する制限手段
の出力を含め、各々を各相の最終的な電流指令値として
出力する減算手段とを具備することを特徴とする電力変
換装置の電流指令クランプ回路。 - 【請求項2】 多相交流の各相の出力電流に対する電流
指令値を所定のクランプ値に制限する制限手段と、 前記各相に対する制限手段によって制限された電流指令
値を加算する加算手段と、 前記加算手段によって加算された加算結果を1/n−1
(n=相数)とする除算手段と、 前記制限手段によって制限された各相の電流指令値から
前記除算手段による除算結果を減算し、各々を各相の最
終的な電流指令値として出力する減算手段とを具備する
ことを特徴とする電力変換装置の電流指令クランプ回
路。 - 【請求項3】 前記多相交流の相数nは、3相であるこ
とを特徴とする請求項1または2記載の電力変換装置の
電流指令クランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8128644A JPH09312977A (ja) | 1996-05-23 | 1996-05-23 | 電力変換装置の電流指令クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8128644A JPH09312977A (ja) | 1996-05-23 | 1996-05-23 | 電力変換装置の電流指令クランプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09312977A true JPH09312977A (ja) | 1997-12-02 |
Family
ID=14989921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8128644A Pending JPH09312977A (ja) | 1996-05-23 | 1996-05-23 | 電力変換装置の電流指令クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09312977A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000217367A (ja) * | 1999-01-25 | 2000-08-04 | Hitachi Ltd | 電流制御回路、インバ―タ制御装置、インバ―タ装置、および電力変換装置 |
| JP2012100534A (ja) * | 2002-02-25 | 2012-05-24 | Daikin Ind Ltd | 電動機制御方法およびその装置 |
-
1996
- 1996-05-23 JP JP8128644A patent/JPH09312977A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000217367A (ja) * | 1999-01-25 | 2000-08-04 | Hitachi Ltd | 電流制御回路、インバ―タ制御装置、インバ―タ装置、および電力変換装置 |
| JP2012100534A (ja) * | 2002-02-25 | 2012-05-24 | Daikin Ind Ltd | 電動機制御方法およびその装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5257180A (en) | Controlling system for parallel operation of AC output inverters with restrained cross currents | |
| US5390102A (en) | Parallel running control apparatus for PWM inverters | |
| EP3627684B1 (en) | Power conversion device | |
| KR100666812B1 (ko) | 모터 제어 장치 | |
| JP3411462B2 (ja) | 電力変換器の制御装置 | |
| JPH08331750A (ja) | 電力変換装置 | |
| JP2708648B2 (ja) | 並列運転制御装置 | |
| JPH07170799A (ja) | 交流電動機の制御方法と装置および電動機電流の補正方法 | |
| JPH09312977A (ja) | 電力変換装置の電流指令クランプ回路 | |
| KR101639825B1 (ko) | 인버터의 전류 제어 장치 | |
| JPH0919065A (ja) | インバータの同期切り換え回路 | |
| JPH0783599B2 (ja) | 循環電流形サイクロコンバ−タの制御方法 | |
| JP2676937B2 (ja) | 高調波補償装置 | |
| JPH07107744A (ja) | 電力変換装置 | |
| JP7761156B2 (ja) | 制御装置、電力変換装置、電力変換装置の制御方法およびプログラム | |
| JP3312178B2 (ja) | 自励式インバータの制御装置 | |
| JP3408961B2 (ja) | 電力変換装置 | |
| JPH06261584A (ja) | 交流電動機の制御装置 | |
| JP2747804B2 (ja) | プレイバック式装置の電源装置 | |
| JP2645159B2 (ja) | 誘導機の制御装置 | |
| JPH09128072A (ja) | 自励式無効電力補償装置の制御方法 | |
| KR100266403B1 (ko) | 3상 인버터의 출력전압 제어장치 | |
| JP6486682B2 (ja) | 電力変換装置とその制御方法 | |
| JPH11332245A (ja) | コンバータの負荷分担方法及びコンバータ装置 | |
| JPH08228489A (ja) | 電力変換器の制御装置 |