JPH09319468A - Reset circuit for microcomputer - Google Patents
Reset circuit for microcomputerInfo
- Publication number
- JPH09319468A JPH09319468A JP8139209A JP13920996A JPH09319468A JP H09319468 A JPH09319468 A JP H09319468A JP 8139209 A JP8139209 A JP 8139209A JP 13920996 A JP13920996 A JP 13920996A JP H09319468 A JPH09319468 A JP H09319468A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- power supply
- circuit
- voltage
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 claims abstract description 9
- 230000007257 malfunction Effects 0.000 abstract description 8
- 238000011084 recovery Methods 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、マイクロコンピュ
ータの電源電圧が当該マイクロコンピュータの動作可能
最低電圧を下回るまでに瞬停した場合に、マイクロコン
ピュータを確実にリセットできるマイクロコンピュータ
のリセット回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reset circuit for a microcomputer, which can surely reset the microcomputer when the power supply voltage of the microcomputer is momentarily stopped until it falls below the minimum operable voltage of the microcomputer.
【0002】[0002]
【従来の技術】マイクロコンピュータの電源電圧の状態
を検出する方法としては、下記の方法がある。 (1)マイクロコンピュータに対して、電源電圧検出用
のICを外部に設ける。 (2)マイクロコンピュータ内部に、コンパレータを設
け、当該コンパレータの一方の入力端子(+端子)に電
源電圧VDDを印加し、他方の入力端子(−端子)に前
記マイクロコンピュータが動作可能な最低電圧を基準電
圧VREFとして印加し、その比較出力がローレベルと
なった時のみ前記マイクロコンピュータのリセットを行
う。 (3)マイクロコンピュータの電源と接地との間に抵抗
及びコンデンサから成る積分回路を設け、更に、当該積
分回路の出力にシュミットインバータを接続し、当該シ
ュミットインバータの出力によりマイクロコンピュータ
のリセット及びリセット解除動作を行わせる。尚、この
方法については、図4及び図5の特性図を用いて以下に
説明する。2. Description of the Related Art There are the following methods for detecting the state of the power supply voltage of a microcomputer. (1) An IC for detecting the power supply voltage is provided outside the microcomputer. (2) A comparator is provided inside the microcomputer, the power supply voltage VDD is applied to one input terminal (+ terminal) of the comparator, and the minimum voltage at which the microcomputer can operate is applied to the other input terminal (− terminal). It is applied as a reference voltage VREF, and the microcomputer is reset only when the comparison output becomes low level. (3) An integrator circuit including a resistor and a capacitor is provided between the microcomputer power supply and ground, and a Schmitt inverter is connected to the output of the integrator circuit. The output of the Schmitt inverter resets and resets the microcomputer. Make an action. Note that this method will be described below with reference to the characteristic diagrams of FIGS. 4 and 5.
【0003】まず、電源VDDを投入したパワーオンリ
セット時について、図4の特性図を用いて説明する。
尚、図4における横軸は時間、縦軸は電圧を示し、*R
ESは積分回路の出力を表している。時刻T0におい
て、電源VDDが投入されると、電源VDDは上昇し始
め、これに伴い積分回路の出力*RESもそれを構成す
る抵抗の抵抗値及びコンデンサの容量で定まる時定数に
従って徐々に上昇し始める。勿論、VDD>*RESで
ある。First, a power-on reset when the power supply VDD is turned on will be described with reference to the characteristic diagram of FIG.
The horizontal axis in FIG. 4 represents time, the vertical axis represents voltage, and * R
ES represents the output of the integrating circuit. At time T0, when the power supply VDD is turned on, the power supply VDD starts to rise, and along with this, the output * RES of the integration circuit gradually rises according to the time constant determined by the resistance value of the resistor and the capacitance of the capacitor that configure it. start. Of course, VDD> * RES.
【0004】電源VDDは前記シュミットインバータの
電源としても印加されており、電源VDDが時刻T1ま
で上昇した時点で、前記シュミットインバータは正常動
作できる状態にある。つまり、時刻T1において、前記
積分回路の出力*RESが前記シュミットインバータに
設定された低い側のスレッショルド電圧VILを越える
と、*RESが前記シュミットインバータに設定された
高い側のスレッショルド電圧VIHより低いものと判断
され、前記シュミットインバータの出力はハイレベルと
なり、これに基づきマイクロコンピュータはリセットさ
れる。The power supply VDD is also applied as the power supply of the Schmitt inverter, and when the power supply VDD rises to time T1, the Schmidt inverter is in a normal operation state. That is, at time T1, when the output * RES of the integration circuit exceeds the low side threshold voltage VIL set in the Schmitt inverter, * RES is lower than the high side threshold voltage VIH set in the Schmitt inverter. Then, the output of the Schmitt inverter becomes high level, and the microcomputer is reset based on this.
【0005】その後、電源VDDが上昇して安定し、そ
の後の時刻T2において、*RESがスレッショルド電
圧VIHを越えると、前記シュミットインバータの出力
がローレベルとなり、これより、マイクロコンピュータ
がリセット解除されて通常動作に移行する。次に、電源
VDDが安定している通常動作時に電源VDDの瞬停が
生じた場合について、図5の特性図を用いて説明する。
尚、V1を、前記マイクロコンピュータが正常動作でき
る最低電圧とする。After that, when the power supply VDD rises and becomes stable and then * RES exceeds the threshold voltage VIH at time T2, the output of the Schmitt inverter becomes low level, which causes the reset release of the microcomputer. Shift to normal operation. Next, a case where an instantaneous power failure of the power supply VDD occurs during normal operation when the power supply VDD is stable will be described with reference to the characteristic diagram of FIG.
Note that V1 is the minimum voltage at which the microcomputer can operate normally.
【0006】時刻T3において、何らかの要因を受けて
電源VDDが瞬停し、下降し始めると、これに伴い、前
記積分回路の出力である*RESも、コンデンサの電荷
がコンデンサから電源VDDの方向に向けて順方向に接
続されたダイオードを介して放電される為、電源VDD
の下降ラインに沿って下降し始める。そして、時刻T4
において、電源VDDが復帰すると、電源VDDは上昇
し始めてその後安定し、前記積分回路の出力*RESは
その時定数に従って上昇し始める。尚、前記シュミット
インバータのスレッショルド電圧VIL、VIHも電源
VDDの変動に伴い変化する。At time T3, the power supply VDD momentarily stops due to some factor and starts to drop. Along with this, * RES, which is the output of the integrator circuit, causes the charge of the capacitor to move from the capacitor to the power supply VDD. Since it is discharged through the diode connected in the forward direction toward the power supply VDD
It begins to descend along the descending line of. And at time T4
At, when the power supply VDD is restored, the power supply VDD starts to rise and then stabilizes, and the output * RES of the integration circuit starts to rise according to its time constant. The threshold voltages VIL and VIH of the Schmitt inverter also change with the fluctuation of the power supply VDD.
【0007】[0007]
【発明が解決しようとする課題】さて、従来の技術の
(1)の場合、2チップ構成となる為、基板上の実装面
積が大きくなると共にこれを用いたセット価格が高くな
る問題があった。また、従来の技術の(2)の方法の場
合、基準電圧VREFの為の基準電圧源をマイクロコン
ピュータ内部に作り込まなければならない為、チップ面
積が大きくなり、更に、所望の基準電圧VREFを得る
為、基準電圧源を構成する各素子の特性の合わせ込みを
行わなければならず、この特性合わせ込みが非常に困難
で、適切な基準電圧VREFを容易には得ることができ
ない問題があった。In the case of the prior art (1), since the two-chip structure is used, there is a problem that the mounting area on the board becomes large and the set price using this becomes high. . Further, in the case of the method (2) of the conventional technique, since the reference voltage source for the reference voltage VREF must be built in the microcomputer, the chip area becomes large and the desired reference voltage VREF is obtained. Therefore, it is necessary to match the characteristics of each element forming the reference voltage source, and it is very difficult to match the characteristics, and there is a problem that an appropriate reference voltage VREF cannot be easily obtained.
【0008】更に、従来の技術の(3)の方法の場合、
前記シュミットインバータは外来ノイズ等の影響は防止
できるが、低い側のスレッショルド電圧VILが電源V
DDの変化に伴って変化する為、例えば、図5に示す様
に、電源VDDの瞬停が前記マイクロコンピュータの正
常動作を保証する最低電圧V1未満まで下降してしまっ
た場合、前記マイクロコンピュータの正常動作が保証で
きなくなる為、前記マイクロコンピュータを一旦リセッ
トする必要がある。ところが、前記積分回路の出力*R
ESは、電源VDDの変化に伴って下降してしまったス
レッショルド電圧VILを交差することができない。つ
まり、前記シュミットインバータの出力は電源VDDが
瞬停する以前のローレベルのまま変化できず、前記マイ
クロコンピュータをリセットすることができない。従っ
て、前記マイクロコンピュータは、瞬停後も誤動作を続
けてしまう問題があった。Further, in the case of the conventional method (3),
Although the Schmitt inverter can prevent the influence of external noise and the like, the threshold voltage VIL on the low side is the power supply V
Since it changes with the change of DD, for example, as shown in FIG. 5, when the instantaneous blackout of the power supply VDD drops below the minimum voltage V1 that guarantees the normal operation of the microcomputer, Since normal operation cannot be guaranteed, it is necessary to reset the microcomputer once. However, the output * R of the integration circuit
ES cannot cross the threshold voltage VIL that has dropped with a change in the power supply VDD. That is, the output of the Schmitt inverter cannot be changed at the low level before the power supply VDD is momentarily stopped, and the microcomputer cannot be reset. Therefore, the microcomputer has a problem that it continues to malfunction even after a momentary power failure.
【0009】そこで、本発明は、前記(1)(2)
(3)の問題を解決できるマイクロコンピュータのリセ
ット回路を提供することを目的とする。Therefore, the present invention provides the above-mentioned (1) and (2).
It is an object of the present invention to provide a reset circuit for a microcomputer that can solve the problem (3).
【0010】[0010]
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、マイクロコンピュータのリセット回路において、
前記マイクロコンピュータの電源電圧を所定時定数で積
分する積分回路と、前記積分回路の出力を所定スレッシ
ョルド電圧を境にハイレベル又はローレベルとして出力
し、前記マイクロコンピュータをリセット又はリセット
解除させるインバータ回路と、を備え、前記インバータ
回路に設定される前記スレッショルド電圧は、前記マイ
クロコンピュータの電源電圧が瞬停して、当該電源電圧
が前記マイクロコンピュータを動作可能とする最低電圧
を下回った場合における、前記積分回路の出力と交差す
る様に、前記電源電圧の変動に応じて変化するべく設定
される点である。The present invention has been made to solve the above problems, and is characterized in that in a reset circuit of a microcomputer,
An integrating circuit that integrates the power supply voltage of the microcomputer with a predetermined time constant; and an inverter circuit that outputs the output of the integrating circuit as a high level or a low level with a predetermined threshold voltage as a boundary, and resets or resets the microcomputer. , And the threshold voltage set in the inverter circuit is the integration in the case where the power supply voltage of the microcomputer is momentarily stopped and the power supply voltage is below the minimum voltage that enables the microcomputer to operate. The point is set so as to change according to the fluctuation of the power supply voltage so as to intersect with the output of the circuit.
【0011】[0011]
【発明の実施の形態】本発明の詳細を図面に従って具体
的に説明する。図1は、本発明のマイクロコンピュータ
のリセット回路を示す回路ブロック図である。図1にお
いて、(1)はマイクロコンピュータであり、電源VD
Dが印加される電源端子(2)、及び、積分電圧*RE
Sが印加されるリセット端子(3)を有している。電源
端子(2)とリセット端子(3)との間には抵抗(4)
が接続され、且つ、リセット端子(3)と接地との間に
はコンデンサ(5)が接続される。この抵抗(4)及び
コンデンサ(5)より積分回路が構成され、電源VDD
の上昇に伴い、積分回路の出力即ちリセット端子(3)
に現れる電圧*RESは、抵抗(4)の抵抗値及びコン
デンサ(5)の容量で定まる時定数により徐々に上昇す
る。(6)はインバータ回路であり、通常のインバータ
回路に比べて高い側にスレッショルド電圧VHのみを有
する。インバータ回路(6)はPチャンネル型MOSト
ランジスタとNチャンネル型MOSトランジスタとを電
源VDDと接地との間に直列接続して構成され、即ち、
インバータ回路(6)のスレッショルド電圧VHは電源
VDDの変化に伴って変化する。インバータ回路(6)
の入力端子は積分回路の出力となるリセット端子(3)
と接続されている。ここで、インバータ回路(6)のス
レッショルド電圧VHのレベルは、電源VDDがマイク
ロコンピュータ(1)の正常動作を保証する最低電圧V
1未満まで瞬停した後に復帰した際、この復帰に伴い上
昇する前記積分回路の出力*RESがスレッショルド電
圧VHと必ず交差する様に、レベル設定される。電源V
DDの変化に伴いスレッショルド電圧VHも変化するこ
とを考慮し、前記積分回路の時定数に基づく*RESの
上昇ラインと交差する様に、インバータ回路(6)を構
成するPチャンネル型MOSトランジスタ及びNチャン
ネル型MOSトランジスタのサイズ比を設定する必要が
ある。つまり、積分回路を構成する抵抗(4)の抵抗値
及びコンデンサ(5)の容量とインバータ回路を構成す
るPチャンネル型MOSトランジスタ及びNチャンネル
型MOSトランジスタのサイズ比とは、上記したスレッ
ショルド電圧VHを実現する為の特定の関係を有してい
る。(7)はコンデンサ(5)から電源VDDに向けて
順方向に接続された放電用のダイオードである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the present invention will be specifically described with reference to the drawings. FIG. 1 is a circuit block diagram showing a reset circuit of a microcomputer of the present invention. In FIG. 1, (1) is a microcomputer, a power source VD
Power supply terminal (2) to which D is applied, and integrated voltage * RE
It has a reset terminal (3) to which S is applied. A resistor (4) is placed between the power supply terminal (2) and the reset terminal (3).
And a capacitor (5) is connected between the reset terminal (3) and ground. The resistor (4) and the capacitor (5) form an integrator circuit, and the power supply VDD
Output of the integration circuit, that is, the reset terminal (3)
The voltage * RES appearing at the voltage gradually rises due to the time constant determined by the resistance value of the resistor (4) and the capacitance of the capacitor (5). Reference numeral (6) is an inverter circuit, which has only the threshold voltage VH on the higher side than the normal inverter circuit. The inverter circuit (6) is configured by connecting a P-channel type MOS transistor and an N-channel type MOS transistor in series between the power supply VDD and the ground, that is,
The threshold voltage VH of the inverter circuit (6) changes as the power supply VDD changes. Inverter circuit (6)
The input terminal of is the reset terminal (3) which becomes the output of the integrating circuit
Is connected to Here, the level of the threshold voltage VH of the inverter circuit (6) is the minimum voltage V at which the power supply VDD guarantees the normal operation of the microcomputer (1).
The level is set so that the output * RES of the integrator circuit, which rises as a result of this recovery, crosses the threshold voltage VH when it recovers after a momentary power failure to less than one. Power supply V
Considering that the threshold voltage VH also changes with the change of DD, the P-channel type MOS transistor and the N-channel MOS transistor forming the inverter circuit (6) and N so as to intersect the rising line of * RES based on the time constant of the integrating circuit. It is necessary to set the size ratio of the channel type MOS transistor. In other words, the resistance value of the resistor (4) and the capacitance of the capacitor (5) that form the integrator circuit and the size ratio of the P-channel MOS transistor and the N-channel MOS transistor that form the inverter circuit are equal to the above threshold voltage VH. It has a specific relationship to realize. (7) is a discharging diode connected in the forward direction from the capacitor (5) toward the power supply VDD.
【0012】まず、電源VDDの投入時におけるパワー
オンリセット時の動作について、図2を用いて説明す
る。時刻T0において、電源VDD(実線)が投入され
て上昇し始めると、これに伴い、リセット端子(3)に
現れる電圧*RES(破線)が抵抗(4)の抵抗値及び
コンデンサ(5)の容量で定まる時定数に従って上昇し
始める。勿論、VDD>*RESである。First, the operation at power-on reset when the power VDD is turned on will be described with reference to FIG. At time T0, when the power supply VDD (solid line) is turned on and starts to rise, the voltage * RES (broken line) appearing at the reset terminal (3) is accordingly changed to the resistance value of the resistor (4) and the capacitance of the capacitor (5). It starts to rise according to the time constant determined by. Of course, VDD> * RES.
【0013】そして、時刻T1に至り、電源VDDがV
2(<V1)となると、電圧V2はインバータ回路
(6)が正常動作できる最低電圧であり、即ち、インバ
ータ回路(6)が正常に働き始める。また、スレッショ
ルド電圧VH(一点鎖線)も電源VDDの上昇に伴い上
昇し始める。ここで、VDD、*RES、VHの関係
は、VDD>VH>*RESである。従って、インバー
タ回路(6)の出力はハイレベルとなり、マイクロコン
ピュータはリセットされる。Then, at time T1, the power supply VDD is V
When 2 (<V1), the voltage V2 is the lowest voltage at which the inverter circuit (6) can normally operate, that is, the inverter circuit (6) starts to work normally. Further, the threshold voltage VH (dashed line) also starts to rise as the power supply VDD rises. Here, the relationship between VDD, * RES, and VH is VDD>VH> * RES. Therefore, the output of the inverter circuit (6) becomes high level and the microcomputer is reset.
【0014】その後、電源VDDが上昇して一定値で安
定し、時刻T2に至ると、積分回路の出力*RESがイ
ンバータ回路(6)のスレッショルド電圧VHを越え、
インバータ回路(6)の出力がローレベルとなって、マ
イクロコンピュータはリセット解除され、プログラムに
従って通常動作を開始する。尚、従来と比べて、マイク
ロコンピュータ(1)のリセット解除されるタイミング
が遅れるが、従来の技術と本発明の形態とのリセット解
除の時間差は、マイクロコンピュータの実質動作に影響
を与えるほどの時間差ではない。Thereafter, the power supply VDD rises and stabilizes at a constant value, and when the time T2 is reached, the output * RES of the integrating circuit exceeds the threshold voltage VH of the inverter circuit (6),
The output of the inverter circuit (6) becomes low level, the microcomputer is released from reset, and normal operation is started according to the program. Although the reset release timing of the microcomputer (1) is delayed compared to the conventional one, the reset release time difference between the conventional technology and the embodiment of the present invention is such that the actual operation of the microcomputer is affected. is not.
【0015】次に、電源VDDが瞬停した場合につい
て、図3の特性図を用いて説明する。電源VDDの安定
状態から、マイクロコンピュータ(1)が何らかの要因
を受けて電源VDDが時刻T3において瞬停した場合、
電源VDDは下降し始め、これに伴い、積分回路の出力
*RESは、ダイオード(7)を介して放電される。即
ち、積分回路の出力*RESは電源VDDの下降線に沿
って下降する。同様に、インバータ回路(6)のスレッ
ショルド電圧VHも下降する。Next, a case where the power supply VDD is momentarily stopped will be described with reference to the characteristic diagram of FIG. When the microcomputer (1) receives some factor from the stable state of the power supply VDD and the power supply VDD is momentarily stopped at time T3,
The power supply VDD starts to drop, and accordingly, the output * RES of the integrating circuit is discharged through the diode (7). That is, the output * RES of the integration circuit drops along the falling line of the power supply VDD. Similarly, the threshold voltage VH of the inverter circuit (6) also drops.
【0016】その後、電源VDDがマイクロコンピュー
タ(1)を正常動作させる最低電圧V1未満まで下降
し、時刻T4において復帰すると、電源VDDは上昇し
始め、スレッショルド電圧VHも上昇し始め、更に、*
RESはその時定数に従って徐々に上昇する。ここで、
電源VDDは例え瞬停であっても、マイクロコンピュー
タ(1)の正常動作の為の最低電圧を下回ってしまって
いる為、電源VDDの瞬停後におけるマイクロコンピュ
ータ(1)の正常動作は保証できない。つまり、マイク
ロコンピュータ(1)を、電源VDDの瞬停後にリセッ
トする必要がある。After that, when the power supply VDD drops to less than the minimum voltage V1 for normally operating the microcomputer (1) and returns at time T4, the power supply VDD starts to rise and the threshold voltage VH also starts to rise.
RES gradually increases according to the time constant. here,
Even if the power supply VDD is a momentary blackout, it is below the minimum voltage for normal operation of the microcomputer (1), so normal operation of the microcomputer (1) cannot be guaranteed after a momentary blackout of the power supply VDD. . That is, it is necessary to reset the microcomputer (1) after the momentary power failure of the power supply VDD.
【0017】本発明の実施の形態において設定されたイ
ンバータ回路(6)のスレッショルド電圧VHは、時刻
T5において積分回路の出力*RESと交差し、電源V
DDが一定値で安定した後に再び時刻T6で*RESと
交差する。即ち、時刻T5とT6との間の期間だけ、イ
ンバータ回路(6)の出力がハイレベルとなり、マイク
ロコンピュータ(1)がリセットされ、マイクロコンピ
ュータ(1)の誤動作が防止される。The threshold voltage VH of the inverter circuit (6) set in the embodiment of the present invention crosses the output * RES of the integrating circuit at time T5, and the power source V
After DD stabilizes at a constant value, it crosses * RES again at time T6. That is, the output of the inverter circuit (6) becomes high level and the microcomputer (1) is reset only during the period between times T5 and T6, and malfunction of the microcomputer (1) is prevented.
【0018】尚、従来のシュミットインバータはノイズ
による誤動作防止に効果を発揮するが、このシュミット
インバータはリセットのみに使用する為、この効果に比
べれば、電源VDDの瞬停後におけるマイクロコンピュ
ータの誤動作を防止できる本発明の実施の形態のインバ
ータ回路(6)で得られる効果の方が大である。以上よ
り、マイクロコンピュータ(1)の内部のインバータ回
路(6)の特性と積分回路の時定数との関係を適切に設
定する為、従来の技術(1)で述べた2チップ構成とす
る必要がなく、基板の実装面積の小型化及びセット価格
の低価格化を実現できる。Although the conventional Schmitt inverter is effective in preventing malfunction due to noise, since this Schmitt inverter is used only for resetting, compared to this effect, malfunction of the microcomputer after a momentary power failure of the power supply VDD is detected. The effect obtained by the inverter circuit (6) of the embodiment of the present invention that can be prevented is greater. From the above, in order to appropriately set the relationship between the characteristics of the inverter circuit (6) inside the microcomputer (1) and the time constant of the integrating circuit, it is necessary to use the two-chip configuration described in the prior art (1). It is possible to reduce the mounting area of the board and lower the set price.
【0019】また、従来の技術(2)で述べたコンパレ
ータを設ける必要もない為、基準電圧源が不要となり、
所望の基準電圧を設定する為の煩わしい特性の合わせ込
みも不要となる。更に、従来の技術(3)で述べた、電
源がマイクロコンピュータの正常動作を保証する最低電
圧を下回るまで下降した場合であっても、本発明の実施
の形態により確実にマイクロコンピュータをリセットで
き、マイクロコンピュータの瞬停後における誤動作を確
実に防止できる。Further, since it is not necessary to provide the comparator described in the prior art (2), the reference voltage source becomes unnecessary,
There is no need for complicated matching of characteristics for setting a desired reference voltage. Furthermore, even if the power supply voltage drops below the minimum voltage that guarantees normal operation of the microcomputer, as described in the related art (3), the embodiment of the present invention can surely reset the microcomputer. It is possible to reliably prevent malfunction of the microcomputer after a momentary power failure.
【0020】[0020]
【発明の効果】本発明によれば、インバータ回路を構成
するトランジスタのサイズ比の設定と積分回路を構成す
る抵抗及びコンデンサの値の設定とを適切に行うことに
より、マイクロコンピュータの電源が当該マイクロコン
ピュータを正常動作させることのできる最低電圧を下回
るまで瞬停した場合に、確実にマイクロコンピュータを
リセットでき、マイクロコンピュータの瞬停後における
誤動作を確実に防止できる利点が得られる。According to the present invention, by appropriately setting the size ratio of the transistors forming the inverter circuit and the values of the resistors and capacitors forming the integrating circuit, the power supply of the microcomputer can be controlled by the microcomputer. In the case of a momentary power failure to the level below the minimum voltage at which the computer can operate normally, the microcomputer can be reliably reset, and the malfunction after the momentary power failure of the microcomputer can be reliably prevented.
【図1】本発明のマイクロコンピュータのリセット回路
を示す回路ブロック図である。FIG. 1 is a circuit block diagram showing a reset circuit of a microcomputer of the present invention.
【図2】本発明のパワーオンリセット時の特性を示す特
性図である。FIG. 2 is a characteristic diagram showing characteristics at the time of power-on reset of the present invention.
【図3】本発明の瞬停時における特性を示す特性図であ
る。FIG. 3 is a characteristic diagram showing characteristics at the time of instantaneous blackout of the present invention.
【図4】従来のパワーオンリセット時の特性を示す特性
図である。FIG. 4 is a characteristic diagram showing a characteristic at the time of conventional power-on reset.
【図5】従来の瞬停時における特性を表す特性図であ
る。FIG. 5 is a characteristic diagram showing a characteristic at the time of a conventional instantaneous blackout.
(1) マイクロコンピュータ (4) 抵抗 (5) コンデンサ (6) インバータ回路 (1) Microcomputer (4) Resistor (5) Capacitor (6) Inverter circuit
Claims (1)
おいて、 前記マイクロコンピュータの電源電圧を所定時定数で積
分する積分回路と、 前記積分回路の出力を所定スレッショルド電圧を境にハ
イレベル又はローレベルとして出力し、前記マイクロコ
ンピュータをリセット又はリセット解除させるインバー
タ回路と、を備え、 前記インバータ回路に設定される前記スレッショルド電
圧は、前記マイクロコンピュータの電源電圧が瞬停し
て、当該電源電圧が前記マイクロコンピュータを動作可
能とする最低電圧を下回った場合における、前記積分回
路の出力と交差する様に、前記電源電圧の変動に応じて
変化するべく設定されることを特徴とするマイクロコン
ピュータのリセット回路。1. In a reset circuit of a microcomputer, an integrating circuit for integrating a power supply voltage of the microcomputer with a predetermined time constant, and an output of the integrating circuit is output as a high level or a low level with a predetermined threshold voltage as a boundary, An inverter circuit for resetting or canceling the reset of the microcomputer, wherein the threshold voltage set in the inverter circuit is such that the power supply voltage of the microcomputer is momentarily stopped and the power supply voltage can operate the microcomputer. A reset circuit for a microcomputer, which is set so as to intersect with the output of the integration circuit when it falls below the minimum voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8139209A JPH09319468A (en) | 1996-05-31 | 1996-05-31 | Reset circuit for microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8139209A JPH09319468A (en) | 1996-05-31 | 1996-05-31 | Reset circuit for microcomputer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09319468A true JPH09319468A (en) | 1997-12-12 |
Family
ID=15240081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8139209A Pending JPH09319468A (en) | 1996-05-31 | 1996-05-31 | Reset circuit for microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09319468A (en) |
-
1996
- 1996-05-31 JP JP8139209A patent/JPH09319468A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0150480B1 (en) | Power-on reset pulse generator | |
| US5369377A (en) | Circuit for automatically detecting off-chip, crystal or on-chip, RC oscillator option | |
| US4296338A (en) | Power on and low voltage reset circuit | |
| US7501864B2 (en) | Method and system for providing a power-on reset pulse | |
| US4788454A (en) | Power-on reset circuit | |
| KR100302589B1 (en) | Start-up circuit for voltage reference generator | |
| US5612641A (en) | Circuit for covering initial conditions when starting-up an integrated circuit device | |
| KR100593565B1 (en) | Power-on detection and enabling circuit with very fast detection of power-off | |
| JPH0511805B2 (en) | ||
| WO2005020437A1 (en) | Semiconductor integrated circuit device and power supply voltage monitor system employing it | |
| US6388479B1 (en) | Oscillator based power-on-reset circuit | |
| US12512831B2 (en) | Power-on reset system | |
| US5744990A (en) | Enhanced power-on-reset/low voltage detection circuit | |
| US6982577B2 (en) | Power-on reset circuit | |
| US5614872A (en) | Semiconductor device having CR oscillation circuit and reset circuit | |
| JPS61222318A (en) | Power-on reset circuit | |
| JP2006511161A (en) | Power supply level monitoring and reset generation | |
| JPH09319468A (en) | Reset circuit for microcomputer | |
| KR20150101775A (en) | Power reduction device and method thereof | |
| JPH10313240A (en) | Power-on reset circuit | |
| US9871509B2 (en) | Power-on reset circuit | |
| JPH0832428A (en) | Reset circuit | |
| JP2002100973A (en) | Power-on reset circuit | |
| JP2524395B2 (en) | Power-on reset circuit | |
| JP2680592B2 (en) | Power-on reset circuit |