JPH09319468A - マイクロコンピュータのリセット回路 - Google Patents

Abstract

(57)【要約】 【課題】 マイクロコンピュータの電源の瞬停後におけ
る誤動作を防止する。 【解決手段】 マイクロコンピュータ１の電源ＶＤＤ
が、マイクロコンピュータ１を正常動作させ得る最低電
圧を下回って瞬停した場合、電源ＶＤＤの復帰後にイン
バータ回路６のスレッショルド電圧ＶＨと積分回路の出
力＊ＲＥＳとが時刻Ｔ５及びＴ６において交差する。即
ち、この時刻Ｔ５及びＴ６の間だけ、マイクロコンピュ
ータ１がリセットされ、瞬停後におけるマイクロコンピ
ュータ１の誤動作が防止される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロコンピュ
ータの電源電圧が当該マイクロコンピュータの動作可能
最低電圧を下回るまでに瞬停した場合に、マイクロコン
ピュータを確実にリセットできるマイクロコンピュータ
のリセット回路に関する。

【０００２】

【従来の技術】マイクロコンピュータの電源電圧の状態
を検出する方法としては、下記の方法がある。 （１）マイクロコンピュータに対して、電源電圧検出用
のＩＣを外部に設ける。 （２）マイクロコンピュータ内部に、コンパレータを設
け、当該コンパレータの一方の入力端子（＋端子）に電
源電圧ＶＤＤを印加し、他方の入力端子（−端子）に前
記マイクロコンピュータが動作可能な最低電圧を基準電
圧ＶＲＥＦとして印加し、その比較出力がローレベルと
なった時のみ前記マイクロコンピュータのリセットを行
う。 （３）マイクロコンピュータの電源と接地との間に抵抗
及びコンデンサから成る積分回路を設け、更に、当該積
分回路の出力にシュミットインバータを接続し、当該シ
ュミットインバータの出力によりマイクロコンピュータ
のリセット及びリセット解除動作を行わせる。尚、この
方法については、図４及び図５の特性図を用いて以下に
説明する。

【０００３】まず、電源ＶＤＤを投入したパワーオンリ
セット時について、図４の特性図を用いて説明する。
尚、図４における横軸は時間、縦軸は電圧を示し、＊Ｒ
ＥＳは積分回路の出力を表している。時刻Ｔ０におい
て、電源ＶＤＤが投入されると、電源ＶＤＤは上昇し始
め、これに伴い積分回路の出力＊ＲＥＳもそれを構成す
る抵抗の抵抗値及びコンデンサの容量で定まる時定数に
従って徐々に上昇し始める。勿論、ＶＤＤ＞＊ＲＥＳで
ある。

【０００４】電源ＶＤＤは前記シュミットインバータの
電源としても印加されており、電源ＶＤＤが時刻Ｔ１ま
で上昇した時点で、前記シュミットインバータは正常動
作できる状態にある。つまり、時刻Ｔ１において、前記
積分回路の出力＊ＲＥＳが前記シュミットインバータに
設定された低い側のスレッショルド電圧ＶＩＬを越える
と、＊ＲＥＳが前記シュミットインバータに設定された
高い側のスレッショルド電圧ＶＩＨより低いものと判断
され、前記シュミットインバータの出力はハイレベルと
なり、これに基づきマイクロコンピュータはリセットさ
れる。

【０００５】その後、電源ＶＤＤが上昇して安定し、そ
の後の時刻Ｔ２において、＊ＲＥＳがスレッショルド電
圧ＶＩＨを越えると、前記シュミットインバータの出力
がローレベルとなり、これより、マイクロコンピュータ
がリセット解除されて通常動作に移行する。次に、電源
ＶＤＤが安定している通常動作時に電源ＶＤＤの瞬停が
生じた場合について、図５の特性図を用いて説明する。
尚、Ｖ１を、前記マイクロコンピュータが正常動作でき
る最低電圧とする。

【０００６】時刻Ｔ３において、何らかの要因を受けて
電源ＶＤＤが瞬停し、下降し始めると、これに伴い、前
記積分回路の出力である＊ＲＥＳも、コンデンサの電荷
がコンデンサから電源ＶＤＤの方向に向けて順方向に接
続されたダイオードを介して放電される為、電源ＶＤＤ
の下降ラインに沿って下降し始める。そして、時刻Ｔ４
において、電源ＶＤＤが復帰すると、電源ＶＤＤは上昇
し始めてその後安定し、前記積分回路の出力＊ＲＥＳは
その時定数に従って上昇し始める。尚、前記シュミット
インバータのスレッショルド電圧ＶＩＬ、ＶＩＨも電源
ＶＤＤの変動に伴い変化する。

【０００７】

【発明が解決しようとする課題】さて、従来の技術の
（１）の場合、２チップ構成となる為、基板上の実装面
積が大きくなると共にこれを用いたセット価格が高くな
る問題があった。また、従来の技術の（２）の方法の場
合、基準電圧ＶＲＥＦの為の基準電圧源をマイクロコン
ピュータ内部に作り込まなければならない為、チップ面
積が大きくなり、更に、所望の基準電圧ＶＲＥＦを得る
為、基準電圧源を構成する各素子の特性の合わせ込みを
行わなければならず、この特性合わせ込みが非常に困難
で、適切な基準電圧ＶＲＥＦを容易には得ることができ
ない問題があった。

【０００８】更に、従来の技術の（３）の方法の場合、
前記シュミットインバータは外来ノイズ等の影響は防止
できるが、低い側のスレッショルド電圧ＶＩＬが電源Ｖ
ＤＤの変化に伴って変化する為、例えば、図５に示す様
に、電源ＶＤＤの瞬停が前記マイクロコンピュータの正
常動作を保証する最低電圧Ｖ１未満まで下降してしまっ
た場合、前記マイクロコンピュータの正常動作が保証で
きなくなる為、前記マイクロコンピュータを一旦リセッ
トする必要がある。ところが、前記積分回路の出力＊Ｒ
ＥＳは、電源ＶＤＤの変化に伴って下降してしまったス
レッショルド電圧ＶＩＬを交差することができない。つ
まり、前記シュミットインバータの出力は電源ＶＤＤが
瞬停する以前のローレベルのまま変化できず、前記マイ
クロコンピュータをリセットすることができない。従っ
て、前記マイクロコンピュータは、瞬停後も誤動作を続
けてしまう問題があった。

【０００９】そこで、本発明は、前記（１）（２）
（３）の問題を解決できるマイクロコンピュータのリセ
ット回路を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、マイクロコンピュータのリセット回路において、
前記マイクロコンピュータの電源電圧を所定時定数で積
分する積分回路と、前記積分回路の出力を所定スレッシ
ョルド電圧を境にハイレベル又はローレベルとして出力
し、前記マイクロコンピュータをリセット又はリセット
解除させるインバータ回路と、を備え、前記インバータ
回路に設定される前記スレッショルド電圧は、前記マイ
クロコンピュータの電源電圧が瞬停して、当該電源電圧
が前記マイクロコンピュータを動作可能とする最低電圧
を下回った場合における、前記積分回路の出力と交差す
る様に、前記電源電圧の変動に応じて変化するべく設定
される点である。

【００１１】

【発明の実施の形態】本発明の詳細を図面に従って具体
的に説明する。図１は、本発明のマイクロコンピュータ
のリセット回路を示す回路ブロック図である。図１にお
いて、（１）はマイクロコンピュータであり、電源ＶＤ
Ｄが印加される電源端子（２）、及び、積分電圧＊ＲＥ
Ｓが印加されるリセット端子（３）を有している。電源
端子（２）とリセット端子（３）との間には抵抗（４）
が接続され、且つ、リセット端子（３）と接地との間に
はコンデンサ（５）が接続される。この抵抗（４）及び
コンデンサ（５）より積分回路が構成され、電源ＶＤＤ
の上昇に伴い、積分回路の出力即ちリセット端子（３）
に現れる電圧＊ＲＥＳは、抵抗（４）の抵抗値及びコン
デンサ（５）の容量で定まる時定数により徐々に上昇す
る。（６）はインバータ回路であり、通常のインバータ
回路に比べて高い側にスレッショルド電圧ＶＨのみを有
する。インバータ回路（６）はＰチャンネル型ＭＯＳト
ランジスタとＮチャンネル型ＭＯＳトランジスタとを電
源ＶＤＤと接地との間に直列接続して構成され、即ち、
インバータ回路（６）のスレッショルド電圧ＶＨは電源
ＶＤＤの変化に伴って変化する。インバータ回路（６）
の入力端子は積分回路の出力となるリセット端子（３）
と接続されている。ここで、インバータ回路（６）のス
レッショルド電圧ＶＨのレベルは、電源ＶＤＤがマイク
ロコンピュータ（１）の正常動作を保証する最低電圧Ｖ
１未満まで瞬停した後に復帰した際、この復帰に伴い上
昇する前記積分回路の出力＊ＲＥＳがスレッショルド電
圧ＶＨと必ず交差する様に、レベル設定される。電源Ｖ
ＤＤの変化に伴いスレッショルド電圧ＶＨも変化するこ
とを考慮し、前記積分回路の時定数に基づく＊ＲＥＳの
上昇ラインと交差する様に、インバータ回路（６）を構
成するＰチャンネル型ＭＯＳトランジスタ及びＮチャン
ネル型ＭＯＳトランジスタのサイズ比を設定する必要が
ある。つまり、積分回路を構成する抵抗（４）の抵抗値
及びコンデンサ（５）の容量とインバータ回路を構成す
るＰチャンネル型ＭＯＳトランジスタ及びＮチャンネル
型ＭＯＳトランジスタのサイズ比とは、上記したスレッ
ショルド電圧ＶＨを実現する為の特定の関係を有してい
る。（７）はコンデンサ（５）から電源ＶＤＤに向けて
順方向に接続された放電用のダイオードである。

【００１２】まず、電源ＶＤＤの投入時におけるパワー
オンリセット時の動作について、図２を用いて説明す
る。時刻Ｔ０において、電源ＶＤＤ（実線）が投入され
て上昇し始めると、これに伴い、リセット端子（３）に
現れる電圧＊ＲＥＳ（破線）が抵抗（４）の抵抗値及び
コンデンサ（５）の容量で定まる時定数に従って上昇し
始める。勿論、ＶＤＤ＞＊ＲＥＳである。

【００１３】そして、時刻Ｔ１に至り、電源ＶＤＤがＶ
２（＜Ｖ１）となると、電圧Ｖ２はインバータ回路
（６）が正常動作できる最低電圧であり、即ち、インバ
ータ回路（６）が正常に働き始める。また、スレッショ
ルド電圧ＶＨ（一点鎖線）も電源ＶＤＤの上昇に伴い上
昇し始める。ここで、ＶＤＤ、＊ＲＥＳ、ＶＨの関係
は、ＶＤＤ＞ＶＨ＞＊ＲＥＳである。従って、インバー
タ回路（６）の出力はハイレベルとなり、マイクロコン
ピュータはリセットされる。

【００１４】その後、電源ＶＤＤが上昇して一定値で安
定し、時刻Ｔ２に至ると、積分回路の出力＊ＲＥＳがイ
ンバータ回路（６）のスレッショルド電圧ＶＨを越え、
インバータ回路（６）の出力がローレベルとなって、マ
イクロコンピュータはリセット解除され、プログラムに
従って通常動作を開始する。尚、従来と比べて、マイク
ロコンピュータ（１）のリセット解除されるタイミング
が遅れるが、従来の技術と本発明の形態とのリセット解
除の時間差は、マイクロコンピュータの実質動作に影響
を与えるほどの時間差ではない。

【００１５】次に、電源ＶＤＤが瞬停した場合につい
て、図３の特性図を用いて説明する。電源ＶＤＤの安定
状態から、マイクロコンピュータ（１）が何らかの要因
を受けて電源ＶＤＤが時刻Ｔ３において瞬停した場合、
電源ＶＤＤは下降し始め、これに伴い、積分回路の出力
＊ＲＥＳは、ダイオード（７）を介して放電される。即
ち、積分回路の出力＊ＲＥＳは電源ＶＤＤの下降線に沿
って下降する。同様に、インバータ回路（６）のスレッ
ショルド電圧ＶＨも下降する。

【００１６】その後、電源ＶＤＤがマイクロコンピュー
タ（１）を正常動作させる最低電圧Ｖ１未満まで下降
し、時刻Ｔ４において復帰すると、電源ＶＤＤは上昇し
始め、スレッショルド電圧ＶＨも上昇し始め、更に、＊
ＲＥＳはその時定数に従って徐々に上昇する。ここで、
電源ＶＤＤは例え瞬停であっても、マイクロコンピュー
タ（１）の正常動作の為の最低電圧を下回ってしまって
いる為、電源ＶＤＤの瞬停後におけるマイクロコンピュ
ータ（１）の正常動作は保証できない。つまり、マイク
ロコンピュータ（１）を、電源ＶＤＤの瞬停後にリセッ
トする必要がある。

【００１７】本発明の実施の形態において設定されたイ
ンバータ回路（６）のスレッショルド電圧ＶＨは、時刻
Ｔ５において積分回路の出力＊ＲＥＳと交差し、電源Ｖ
ＤＤが一定値で安定した後に再び時刻Ｔ６で＊ＲＥＳと
交差する。即ち、時刻Ｔ５とＴ６との間の期間だけ、イ
ンバータ回路（６）の出力がハイレベルとなり、マイク
ロコンピュータ（１）がリセットされ、マイクロコンピ
ュータ（１）の誤動作が防止される。

【００１８】尚、従来のシュミットインバータはノイズ
による誤動作防止に効果を発揮するが、このシュミット
インバータはリセットのみに使用する為、この効果に比
べれば、電源ＶＤＤの瞬停後におけるマイクロコンピュ
ータの誤動作を防止できる本発明の実施の形態のインバ
ータ回路（６）で得られる効果の方が大である。以上よ
り、マイクロコンピュータ（１）の内部のインバータ回
路（６）の特性と積分回路の時定数との関係を適切に設
定する為、従来の技術（１）で述べた２チップ構成とす
る必要がなく、基板の実装面積の小型化及びセット価格
の低価格化を実現できる。

【００１９】また、従来の技術（２）で述べたコンパレ
ータを設ける必要もない為、基準電圧源が不要となり、
所望の基準電圧を設定する為の煩わしい特性の合わせ込
みも不要となる。更に、従来の技術（３）で述べた、電
源がマイクロコンピュータの正常動作を保証する最低電
圧を下回るまで下降した場合であっても、本発明の実施
の形態により確実にマイクロコンピュータをリセットで
き、マイクロコンピュータの瞬停後における誤動作を確
実に防止できる。

【００２０】

【発明の効果】本発明によれば、インバータ回路を構成
するトランジスタのサイズ比の設定と積分回路を構成す
る抵抗及びコンデンサの値の設定とを適切に行うことに
より、マイクロコンピュータの電源が当該マイクロコン
ピュータを正常動作させることのできる最低電圧を下回
るまで瞬停した場合に、確実にマイクロコンピュータを
リセットでき、マイクロコンピュータの瞬停後における
誤動作を確実に防止できる利点が得られる。

【図面の簡単な説明】

【図１】本発明のマイクロコンピュータのリセット回路
を示す回路ブロック図である。

【図２】本発明のパワーオンリセット時の特性を示す特
性図である。

【図３】本発明の瞬停時における特性を示す特性図であ
る。

【図４】従来のパワーオンリセット時の特性を示す特性
図である。

【図５】従来の瞬停時における特性を表す特性図であ
る。

【符号の説明】

（１） マイクロコンピュータ （４） 抵抗 （５） コンデンサ （６） インバータ回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 マイクロコンピュータのリセット回路に
   おいて、 前記マイクロコンピュータの電源電圧を所定時定数で積
   分する積分回路と、 前記積分回路の出力を所定スレッショルド電圧を境にハ
   イレベル又はローレベルとして出力し、前記マイクロコ
   ンピュータをリセット又はリセット解除させるインバー
   タ回路と、を備え、 前記インバータ回路に設定される前記スレッショルド電
   圧は、前記マイクロコンピュータの電源電圧が瞬停し
   て、当該電源電圧が前記マイクロコンピュータを動作可
   能とする最低電圧を下回った場合における、前記積分回
   路の出力と交差する様に、前記電源電圧の変動に応じて
   変化するべく設定されることを特徴とするマイクロコン
   ピュータのリセット回路。