JPH09319616A - エミュレーション用マイクロコンピュータのブレーク方法およびブレーク回路 - Google Patents
エミュレーション用マイクロコンピュータのブレーク方法およびブレーク回路Info
- Publication number
- JPH09319616A JPH09319616A JP8140095A JP14009596A JPH09319616A JP H09319616 A JPH09319616 A JP H09319616A JP 8140095 A JP8140095 A JP 8140095A JP 14009596 A JP14009596 A JP 14009596A JP H09319616 A JPH09319616 A JP H09319616A
- Authority
- JP
- Japan
- Prior art keywords
- break
- data
- emulation
- microcomputer
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 エミュレーション用マイクロコンピュータの
プログラムの実行を停止できるのはアドレス比較による
命令実行のブレークに限られていた。 【解決手段】 ブレークメモリ１に指定したアドレス毎
に１２ビットのブレーク設定データを設けた。ブレーク
設定データの下位８ビットはエミュレーション用ＣＰＵ
６からコンパレータ２に送信されるデータとの比較のた
めの比較データであり、上位４ビットはエミュレーショ
ン用ＣＰＵ６から送信される反転ＲＤ信号１２、反転Ｗ
Ｒ信号１１および反転ＦＥＴＣＨ信号９との比較のため
の比較設定値並びにデータが一致しているとみなしデー
タ比較を省略するマスクデータである。
プログラムの実行を停止できるのはアドレス比較による
命令実行のブレークに限られていた。 【解決手段】 ブレークメモリ１に指定したアドレス毎
に１２ビットのブレーク設定データを設けた。ブレーク
設定データの下位８ビットはエミュレーション用ＣＰＵ
６からコンパレータ２に送信されるデータとの比較のた
めの比較データであり、上位４ビットはエミュレーショ
ン用ＣＰＵ６から送信される反転ＲＤ信号１２、反転Ｗ
Ｒ信号１１および反転ＦＥＴＣＨ信号９との比較のため
の比較設定値並びにデータが一致しているとみなしデー
タ比較を省略するマスクデータである。
Description
【０００１】
【発明の属する技術分野】この発明は、マイクロコンピ
ュータのプログラム開発を支援するエミュレーション用
マイクロコンピュータのブレーク方法およびブレーク回
路に関するものである。
ュータのプログラム開発を支援するエミュレーション用
マイクロコンピュータのブレーク方法およびブレーク回
路に関するものである。
【０００２】
【従来の技術】図３は高速ＳＲＡＭを使用した従来のエ
ミュレーション用マイクロコンピュータのブレーク方法
およびブレーク回路の構成を示すブロック図であり、図
において、１は高速ＳＲＡＭであるブレークメモリ、２
はコンパレータ、３，４，５はバッファ、６はプログラ
ムをエミュレートするエミュレーション用ＣＰＵ、７は
プログラムの実行をモニタするモニタ用ＣＰＵ、８はセ
レクタである。
ミュレーション用マイクロコンピュータのブレーク方法
およびブレーク回路の構成を示すブロック図であり、図
において、１は高速ＳＲＡＭであるブレークメモリ、２
はコンパレータ、３，４，５はバッファ、６はプログラ
ムをエミュレートするエミュレーション用ＣＰＵ、７は
プログラムの実行をモニタするモニタ用ＣＰＵ、８はセ
レクタである。
【０００３】一般にマイクロコンピュータのプログラム
の開発を支援するインサーキットエミュレータは、プロ
グラムをデバッグするために、プログラムの実行を任意
のアドレスで止めたり、任意のアドレスに対するデータ
アクセスが発生した場合にプログラムの実行を止めてプ
ログラムの動作を確認する機能を有している。この機能
をブレーク機能と呼んでいる。ブレーク回路はこのブレ
ーク機能を実現するためのものである。
の開発を支援するインサーキットエミュレータは、プロ
グラムをデバッグするために、プログラムの実行を任意
のアドレスで止めたり、任意のアドレスに対するデータ
アクセスが発生した場合にプログラムの実行を止めてプ
ログラムの動作を確認する機能を有している。この機能
をブレーク機能と呼んでいる。ブレーク回路はこのブレ
ーク機能を実現するためのものである。
【０００４】次に動作について説明する。プログラムを
ブレークさせたいアドレスは、ブレークメモリ１にアド
レス毎に設けた１ビットのブレーク設定データを例えば
“０”に設定することにより決定される。図４はブレー
クメモリ１のメモリマップを示す説明図である。この図
に示すように、ブレークメモリ１にはアドレス毎にブレ
ークさせるか否かを示す１ビットのブレーク設定データ
が設けられている。ブレークメモリ１中のプログラムを
ブレークさせたいアドレスのブレーク設定データを
“０”に設定することにより、そのアドレスでブレーク
信号が発生する。
ブレークさせたいアドレスは、ブレークメモリ１にアド
レス毎に設けた１ビットのブレーク設定データを例えば
“０”に設定することにより決定される。図４はブレー
クメモリ１のメモリマップを示す説明図である。この図
に示すように、ブレークメモリ１にはアドレス毎にブレ
ークさせるか否かを示す１ビットのブレーク設定データ
が設けられている。ブレークメモリ１中のプログラムを
ブレークさせたいアドレスのブレーク設定データを
“０”に設定することにより、そのアドレスでブレーク
信号が発生する。
【０００５】ブレークメモリ１ヘのデータ設定は以下の
手順で行う。まず、バッファ４をＯＦＦ状態にし、バッ
ファ３，５をＯＮ状態にする。セレクタ８の入力を反転
ＷＲ信号端子側に切り替え、モニタ用ＣＰＵ７よりブレ
ークさせたいアドレスのブレーク設定データに“０”を
書き込む。ブレークメモリ１のアドレスとエミュレーシ
ョン用ＣＰＵ６のアドレスとは１対１に対応しており、
例えば、６４ＫＢのメモリ空間についてブレーク設定が
できるように構成されている。
手順で行う。まず、バッファ４をＯＦＦ状態にし、バッ
ファ３，５をＯＮ状態にする。セレクタ８の入力を反転
ＷＲ信号端子側に切り替え、モニタ用ＣＰＵ７よりブレ
ークさせたいアドレスのブレーク設定データに“０”を
書き込む。ブレークメモリ１のアドレスとエミュレーシ
ョン用ＣＰＵ６のアドレスとは１対１に対応しており、
例えば、６４ＫＢのメモリ空間についてブレーク設定が
できるように構成されている。
【０００６】次にブレークデータ設定後のブレーク動作
について説明する。バッファ３，５をＯＦＦ状態、バッ
ファ４をＯＮ状態にし、セレクタ８の入力をＶｃｃ端子
側に切り替え、ブレークメモリ１を出力状態にする。エ
ミュレーション用ＣＰＵ６から出力されたアドレスがブ
レークメモリ１に設定されたアドレスと一致しているな
らば、ブレークメモリ１のＤ０端子より値“０”の信号
が出力される。これをアドレス一致信号と呼ぶ。出力さ
れたアドレス一致信号は、エミュレーション用ＣＰＵ６
の命令の区切りを示す反転ＦＥＴＣＨ信号９とコンパレ
ータ２で比較され、コンパレータ２は両方の信号がアク
ティブである場合にブレーク信号１０を出力する。この
ブレーク信号１０を基にエミュレーション用ＣＰＵ６に
割り込みをかけたり、ソフトウェア割り込み命令を挿入
してエミュレーション用ＣＰＵ６の動作を止める。
について説明する。バッファ３，５をＯＦＦ状態、バッ
ファ４をＯＮ状態にし、セレクタ８の入力をＶｃｃ端子
側に切り替え、ブレークメモリ１を出力状態にする。エ
ミュレーション用ＣＰＵ６から出力されたアドレスがブ
レークメモリ１に設定されたアドレスと一致しているな
らば、ブレークメモリ１のＤ０端子より値“０”の信号
が出力される。これをアドレス一致信号と呼ぶ。出力さ
れたアドレス一致信号は、エミュレーション用ＣＰＵ６
の命令の区切りを示す反転ＦＥＴＣＨ信号９とコンパレ
ータ２で比較され、コンパレータ２は両方の信号がアク
ティブである場合にブレーク信号１０を出力する。この
ブレーク信号１０を基にエミュレーション用ＣＰＵ６に
割り込みをかけたり、ソフトウェア割り込み命令を挿入
してエミュレーション用ＣＰＵ６の動作を止める。
【０００７】
【発明が解決しようとする課題】従来のエミュレーショ
ン用マイクロコンピュータのブレーク方法およびブレー
ク回路は以上のように構成されているので、ブレークメ
モリ１に設定されているアドレスを比較するだけであ
り、それ故、プログラムの実行を停止できるのはアドレ
ス比較による命令実行のブレークに限られていたという
課題があった。
ン用マイクロコンピュータのブレーク方法およびブレー
ク回路は以上のように構成されているので、ブレークメ
モリ１に設定されているアドレスを比較するだけであ
り、それ故、プログラムの実行を停止できるのはアドレ
ス比較による命令実行のブレークに限られていたという
課題があった。
【０００８】この発明は上記のような課題を解決するた
めになされたもので、アドレス比較による命令実行ブレ
ーク以外にデータの読み書きするをＲＥＡＤアクセスお
よびＷＲＩＴＥアクセス時にデータ比較を行い、指定し
たデータの場合にはブレークを実行できるエミュレーシ
ョン用マイクロコンピュータのブレーク方法およびブレ
ーク回路を得ることを目的とする。
めになされたもので、アドレス比較による命令実行ブレ
ーク以外にデータの読み書きするをＲＥＡＤアクセスお
よびＷＲＩＴＥアクセス時にデータ比較を行い、指定し
たデータの場合にはブレークを実行できるエミュレーシ
ョン用マイクロコンピュータのブレーク方法およびブレ
ーク回路を得ることを目的とする。
【０００９】
【課題を解決するための手段】請求項１記載の発明に係
るエミュレーション用マイクロコンピュータのブレーク
方法は、エミュレーション用マイクロコンピュータから
出力されるデータとブレーク設定データとを比較し、一
致しているならばエミュレーション用マイクロコンピュ
ータをブレークするものである。
るエミュレーション用マイクロコンピュータのブレーク
方法は、エミュレーション用マイクロコンピュータから
出力されるデータとブレーク設定データとを比較し、一
致しているならばエミュレーション用マイクロコンピュ
ータをブレークするものである。
【００１０】請求項２記載の発明に係るエミュレーショ
ン用マイクロコンピュータのブレーク方法は、ブレーク
設定データにエミュレーション用マイクロコンピュータ
が出力する所定のステータス信号と比較するための比較
設定値を設け、所定のステータス信号とブレーク設定デ
ータ中の比較設定値とをさらに比較し、これらが一致し
ており且つデータがブレーク設定データ中のデータと一
致している場合にブレークを実行するものである。
ン用マイクロコンピュータのブレーク方法は、ブレーク
設定データにエミュレーション用マイクロコンピュータ
が出力する所定のステータス信号と比較するための比較
設定値を設け、所定のステータス信号とブレーク設定デ
ータ中の比較設定値とをさらに比較し、これらが一致し
ており且つデータがブレーク設定データ中のデータと一
致している場合にブレークを実行するものである。
【００１１】請求項３記載の発明に係るエミュレーショ
ン用マイクロコンピュータのブレーク方法は、ブレーク
設定データが、エミュレーション用マイクロコンピュー
タがデータを読み取る場合に出力するＲＥＡＤ信号と比
較するための比較設定値と、データを書き込む場合に出
力するＷＲＩＴＥ信号と比較するための比較設定値とを
含んでいるものである。
ン用マイクロコンピュータのブレーク方法は、ブレーク
設定データが、エミュレーション用マイクロコンピュー
タがデータを読み取る場合に出力するＲＥＡＤ信号と比
較するための比較設定値と、データを書き込む場合に出
力するＷＲＩＴＥ信号と比較するための比較設定値とを
含んでいるものである。
【００１２】請求項４記載の発明に係るエミュレーショ
ン用マイクロコンピュータのブレーク方法は、ブレーク
設定データが、エミュレーション用マイクロコンピュー
タが命令コードをフェッチする場合に出力するＦＥＴＣ
Ｈ信号と比較するための比較設定値を含んでいるもので
ある。
ン用マイクロコンピュータのブレーク方法は、ブレーク
設定データが、エミュレーション用マイクロコンピュー
タが命令コードをフェッチする場合に出力するＦＥＴＣ
Ｈ信号と比較するための比較設定値を含んでいるもので
ある。
【００１３】請求項５記載の発明に係るエミュレーショ
ン用マイクロコンピュータのブレーク方法は、ブレーク
設定データにエミュレーション用マイクロコンピュータ
から出力されるデータと記憶手段中の対応するブレーク
設定データのデータとが常に一致しているとみなすマス
クデータを設け、マスクデータを含むブレーク設定デー
タの比較の場合には常にデータは一致しているとしてデ
ータ比較を省略するものである。
ン用マイクロコンピュータのブレーク方法は、ブレーク
設定データにエミュレーション用マイクロコンピュータ
から出力されるデータと記憶手段中の対応するブレーク
設定データのデータとが常に一致しているとみなすマス
クデータを設け、マスクデータを含むブレーク設定デー
タの比較の場合には常にデータは一致しているとしてデ
ータ比較を省略するものである。
【００１４】請求項６記載の発明に係るエミュレーショ
ン用マイクロコンピュータのブレーク方法は、ブレーク
設定データを高速ＳＲＡＭに記憶させるものである。
ン用マイクロコンピュータのブレーク方法は、ブレーク
設定データを高速ＳＲＡＭに記憶させるものである。
【００１５】請求項７記載の発明に係るエミュレーショ
ン用マイクロコンピュータのブレーク回路は、エミュレ
ーション用マイクロコンピュータから出力されるデータ
と記憶手段中に格納された対応するブレーク設定データ
とを比較し、一致しているならばブレーク信号を出力す
る比較手段を備えたものである。
ン用マイクロコンピュータのブレーク回路は、エミュレ
ーション用マイクロコンピュータから出力されるデータ
と記憶手段中に格納された対応するブレーク設定データ
とを比較し、一致しているならばブレーク信号を出力す
る比較手段を備えたものである。
【００１６】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はデータおよびアクセス条件の比較
を行えるように比較機能を拡張した、この発明の実施の
形態１によるエミュレーション用マイクロコンピュータ
のブレーク方法およびブレーク回路の構成を示すブロッ
ク図であり、図において図３と同一部分には同一符号を
付してその説明を省略する。１１はエミュレーション用
ＣＰＵ（エミュレーション用マイクロコンピュータ）６
がデータを書き込んだ時にエミュレーション用ＣＰＵ６
から出力される反転ＷＲ信号（ＷＲＩＴＥ信号）、１２
はエミュレーション用ＣＰＵ６がデータを読み出した時
にエミュレーション用ＣＰＵ６から出力される反転ＲＤ
信号（ＲＥＡＤ信号）、１３はエミュレーション用ＣＰ
Ｕ６とコンパレータ２との間のデータ転送のために設け
られたデータバス、１４は高速ＳＲＡＭから成るブレー
クメモリ（記憶手段）１、バッファ３、コンパレータ
（比較手段）２およびモニタ用ＣＰＵ７の間のデータ転
送のために設けられたデータバスである。尚、上記した
ように、反転ＦＥＴＣＨ信号（ＦＥＴＣＨ信号）９は、
エミュレーション用ＣＰＵ６が命令コードを読み込んだ
時にエミュレーション用ＣＰＵ６から出力される信号で
ある。
説明する。 実施の形態１．図１はデータおよびアクセス条件の比較
を行えるように比較機能を拡張した、この発明の実施の
形態１によるエミュレーション用マイクロコンピュータ
のブレーク方法およびブレーク回路の構成を示すブロッ
ク図であり、図において図３と同一部分には同一符号を
付してその説明を省略する。１１はエミュレーション用
ＣＰＵ（エミュレーション用マイクロコンピュータ）６
がデータを書き込んだ時にエミュレーション用ＣＰＵ６
から出力される反転ＷＲ信号（ＷＲＩＴＥ信号）、１２
はエミュレーション用ＣＰＵ６がデータを読み出した時
にエミュレーション用ＣＰＵ６から出力される反転ＲＤ
信号（ＲＥＡＤ信号）、１３はエミュレーション用ＣＰ
Ｕ６とコンパレータ２との間のデータ転送のために設け
られたデータバス、１４は高速ＳＲＡＭから成るブレー
クメモリ（記憶手段）１、バッファ３、コンパレータ
（比較手段）２およびモニタ用ＣＰＵ７の間のデータ転
送のために設けられたデータバスである。尚、上記した
ように、反転ＦＥＴＣＨ信号（ＦＥＴＣＨ信号）９は、
エミュレーション用ＣＰＵ６が命令コードを読み込んだ
時にエミュレーション用ＣＰＵ６から出力される信号で
ある。
【００１７】図１に示すこの実施の形態１は、６４ＫＢ
のメモリ空間を有する８ビットバスマイクロコンピュー
タのプログラム開発を支援するインサーキットエミュレ
ータのブレーク回路であるが、この発明は、８ビットの
マイクロコンピュータに限定するものではなく、８ビッ
ト以外のマイクロコンピュータに適用してもよいことは
言うまでもない。
のメモリ空間を有する８ビットバスマイクロコンピュー
タのプログラム開発を支援するインサーキットエミュレ
ータのブレーク回路であるが、この発明は、８ビットの
マイクロコンピュータに限定するものではなく、８ビッ
ト以外のマイクロコンピュータに適用してもよいことは
言うまでもない。
【００１８】図２はこの実施の形態１によるブレークメ
モリ１のメモリマップの一例を示す説明図である。ブレ
ークメモリ１には指定したアドレス毎にブレークさせる
か否かを示す１２ビットのブレーク設定データが設けら
れている。この１２ビットのブレーク設定データの下位
の８ビットは、エミュレーション用ＣＰＵ６からデータ
バス１３を介してコンパレータ２に送信されるデータと
の比較のための比較データであり、残りの４ビットは順
にエミュレーション用ＣＰＵ６から送信される反転ＲＤ
信号１２、反転ＷＲ信号１１および反転ＦＥＴＣＨ信号
９とのデータ比較のためのブレーク条件データである比
較設定値、並びに、データの比較を常に一致していると
みなす（データ比較をマスクする）ブレーク条件データ
であり、値“０”でアクティブなマスクデータである。
これらのブレーク条件データは、ブレークメモリ１に格
納されたブレーク設定データ中のデータへのアクセスを
規定するアクセス条件であり、アクセス条件にかなった
アクセスがなされたときにこの実施の形態によるブレー
ク回路はエミュレーション用ＣＰＵ６のブレークを実行
する。尚、当然ながら、ブレークメモリ１、バッファ
３、コンパレータ２およびモニタ用ＣＰＵ７との間のデ
ータ転送のために設けられたデータバス１４は１２ビッ
トのブレーク設定データが送信できるように、１２本の
パラレルな信号線から構成されている。
モリ１のメモリマップの一例を示す説明図である。ブレ
ークメモリ１には指定したアドレス毎にブレークさせる
か否かを示す１２ビットのブレーク設定データが設けら
れている。この１２ビットのブレーク設定データの下位
の８ビットは、エミュレーション用ＣＰＵ６からデータ
バス１３を介してコンパレータ２に送信されるデータと
の比較のための比較データであり、残りの４ビットは順
にエミュレーション用ＣＰＵ６から送信される反転ＲＤ
信号１２、反転ＷＲ信号１１および反転ＦＥＴＣＨ信号
９とのデータ比較のためのブレーク条件データである比
較設定値、並びに、データの比較を常に一致していると
みなす（データ比較をマスクする）ブレーク条件データ
であり、値“０”でアクティブなマスクデータである。
これらのブレーク条件データは、ブレークメモリ１に格
納されたブレーク設定データ中のデータへのアクセスを
規定するアクセス条件であり、アクセス条件にかなった
アクセスがなされたときにこの実施の形態によるブレー
ク回路はエミュレーション用ＣＰＵ６のブレークを実行
する。尚、当然ながら、ブレークメモリ１、バッファ
３、コンパレータ２およびモニタ用ＣＰＵ７との間のデ
ータ転送のために設けられたデータバス１４は１２ビッ
トのブレーク設定データが送信できるように、１２本の
パラレルな信号線から構成されている。
【００１９】次に動作について説明する。コンパレータ
２は、ブレークメモリ１にアドレス毎に設定されデータ
バス１４を介して受信する１２ビットのブレーク設定デ
ータと、エミュレーション用ＣＰＵ６から出力されたデ
ータおよび制御信号（反転ＲＤ信号１２、反転ＷＲ信号
１１、反転ＦＥＴＣＨ信号９）との比較を行う。コンパ
レータ２は、ブレーク設定データ中に含まれる下位８ビ
ットのデータとエミュレーション用ＣＰＵ６からのデー
タとが一致しており、ブレーク設定データ中に含まれる
上位３ビット（反転ＲＤ信号１２、反転ＷＲ信号１１お
よび反転ＦＥＴＣＨ信号９に対応する）の比較設定値と
エミュレーション用ＣＰＵ６から出力された反転ＲＤ信
号１２、反転ＷＲ信号１１および反転ＦＥＴＣＨ信号９
の状態とがそれぞれ全て一致すればブレーク信号１０を
出力する。
２は、ブレークメモリ１にアドレス毎に設定されデータ
バス１４を介して受信する１２ビットのブレーク設定デ
ータと、エミュレーション用ＣＰＵ６から出力されたデ
ータおよび制御信号（反転ＲＤ信号１２、反転ＷＲ信号
１１、反転ＦＥＴＣＨ信号９）との比較を行う。コンパ
レータ２は、ブレーク設定データ中に含まれる下位８ビ
ットのデータとエミュレーション用ＣＰＵ６からのデー
タとが一致しており、ブレーク設定データ中に含まれる
上位３ビット（反転ＲＤ信号１２、反転ＷＲ信号１１お
よび反転ＦＥＴＣＨ信号９に対応する）の比較設定値と
エミュレーション用ＣＰＵ６から出力された反転ＲＤ信
号１２、反転ＷＲ信号１１および反転ＦＥＴＣＨ信号９
の状態とがそれぞれ全て一致すればブレーク信号１０を
出力する。
【００２０】また、マスクデータは上記したようにデー
タの比較をマスク（常に一致とみなす）するためのブレ
ーク条件データであり、コンパレータ２はブレーク設定
データの１ビットのマスクデータが例えば“０”状態の
場合には、ブレーク設定データ中に含まれる上位３ビッ
ト（反転ＲＤ信号１２、反転ＷＲ信号１１および反転Ｆ
ＥＴＣＨ信号９に対応する）とエミュレーション用ＣＰ
Ｕ６から出力された反転ＲＤ信号１２、反転ＷＲ信号１
１および反転ＦＥＴＣＨ信号９とをそれぞれ比較するだ
けでデータ比較を省略し、アドレス毎にブレークするか
否かを判定する。このように、アドレスと制御信号の組
み合わせでブレークを実行してデータの値を無効にする
ことも可能である。
タの比較をマスク（常に一致とみなす）するためのブレ
ーク条件データであり、コンパレータ２はブレーク設定
データの１ビットのマスクデータが例えば“０”状態の
場合には、ブレーク設定データ中に含まれる上位３ビッ
ト（反転ＲＤ信号１２、反転ＷＲ信号１１および反転Ｆ
ＥＴＣＨ信号９に対応する）とエミュレーション用ＣＰ
Ｕ６から出力された反転ＲＤ信号１２、反転ＷＲ信号１
１および反転ＦＥＴＣＨ信号９とをそれぞれ比較するだ
けでデータ比較を省略し、アドレス毎にブレークするか
否かを判定する。このように、アドレスと制御信号の組
み合わせでブレークを実行してデータの値を無効にする
ことも可能である。
【００２１】ブレークメモリ１へのブレーク設定データ
の設定は従来のブレーク回路とほぼ同様に行われる。従
来のブレーク回路と異なる点は、ブレークメモリ１、コ
ンパレータ２、バッファ３およびモニタ用ＣＰＵ７の間
でデータが伝送される経路であるデータバス１４のデー
タバス幅が１２ビットに拡張されており、このために１
２ビットのブレーク設定データが設定される点である。
の設定は従来のブレーク回路とほぼ同様に行われる。従
来のブレーク回路と異なる点は、ブレークメモリ１、コ
ンパレータ２、バッファ３およびモニタ用ＣＰＵ７の間
でデータが伝送される経路であるデータバス１４のデー
タバス幅が１２ビットに拡張されており、このために１
２ビットのブレーク設定データが設定される点である。
【００２２】まず、バッファ４をＯＦＦ状態にし、バッ
ファ３，５をＯＮ状態にする。そして、セレクタ８の入
力を反転ＷＲ信号端子側に切り替え、モニタ用ＣＰＵ７
からバッファ５を介して設定したブレーク設定のアドレ
スに比較データ８ビットとブレーク条件データ４ビット
とから成るブレーク設定データを書き込む。この実施の
形態では、最大６４ＫＢの領域にブレークポイントとし
てのブレーク設定データの設定が可能である。
ファ３，５をＯＮ状態にする。そして、セレクタ８の入
力を反転ＷＲ信号端子側に切り替え、モニタ用ＣＰＵ７
からバッファ５を介して設定したブレーク設定のアドレ
スに比較データ８ビットとブレーク条件データ４ビット
とから成るブレーク設定データを書き込む。この実施の
形態では、最大６４ＫＢの領域にブレークポイントとし
てのブレーク設定データの設定が可能である。
【００２３】以下、図２を参照しながら、２０００Ｈ番
地で命令コード４４Ｈを実行した時にプログラムをブレ
ークする場合について説明する。ブレークメモリ１に格
納されるブレーク設定データは図２の通り設定済みと仮
定する。ブレーク条件が成立する場合には、エミュレー
ション用ＣＰＵ６のアドレスとブレークメモリ１に格納
されているブレーク設定データのアドレスとは１対１に
対応しているので、エミュレーション用ＣＰＵ６が２０
００Ｈ番地から４４Ｈの命令コードをフェッチ（命令と
して読む場合に出力する反転ＦＥＴＣＨ信号はアクティ
ブとなり“０”状態に遷移）すると、ブレークメモリ１
のアドレス端子Ａにはエミュレーション用ＣＰＵ６から
バッファ４を介して２０００Ｈ番地のアドレスが入力さ
れ、ブレークメモリ１はその２０００Ｈ番地のアドレス
における４４Ｈの比較データ８ビットと反転ＦＥＴＣＨ
信号９の対応するビットのみが“０”状態であるブレー
ク条件データ４ビットとから成るブレーク設定データを
データ端子Ｄを介してデータバス１４に出力する。コン
パレータ２は、ブレークメモリ１から出力された上記ブ
レーク設定データと、エミュレーション用ＣＰＵ６から
出力される４４Ｈの命令コード、反転ＲＤ信号１２、反
転ＷＲ信号１１および反転ＦＥＴＣＨ信号９とを比較
し、これらがそれぞれ一致していることを確認してブレ
ーク信号１０を出力する。このブレーク信号１０を基に
エミュレーション用ＣＰＵ６に割り込みをかけたりソフ
トウェア割り込み命令を挿入してエミュレーション用Ｃ
ＰＵ６の動作を止める。
地で命令コード４４Ｈを実行した時にプログラムをブレ
ークする場合について説明する。ブレークメモリ１に格
納されるブレーク設定データは図２の通り設定済みと仮
定する。ブレーク条件が成立する場合には、エミュレー
ション用ＣＰＵ６のアドレスとブレークメモリ１に格納
されているブレーク設定データのアドレスとは１対１に
対応しているので、エミュレーション用ＣＰＵ６が２０
００Ｈ番地から４４Ｈの命令コードをフェッチ（命令と
して読む場合に出力する反転ＦＥＴＣＨ信号はアクティ
ブとなり“０”状態に遷移）すると、ブレークメモリ１
のアドレス端子Ａにはエミュレーション用ＣＰＵ６から
バッファ４を介して２０００Ｈ番地のアドレスが入力さ
れ、ブレークメモリ１はその２０００Ｈ番地のアドレス
における４４Ｈの比較データ８ビットと反転ＦＥＴＣＨ
信号９の対応するビットのみが“０”状態であるブレー
ク条件データ４ビットとから成るブレーク設定データを
データ端子Ｄを介してデータバス１４に出力する。コン
パレータ２は、ブレークメモリ１から出力された上記ブ
レーク設定データと、エミュレーション用ＣＰＵ６から
出力される４４Ｈの命令コード、反転ＲＤ信号１２、反
転ＷＲ信号１１および反転ＦＥＴＣＨ信号９とを比較
し、これらがそれぞれ一致していることを確認してブレ
ーク信号１０を出力する。このブレーク信号１０を基に
エミュレーション用ＣＰＵ６に割り込みをかけたりソフ
トウェア割り込み命令を挿入してエミュレーション用Ｃ
ＰＵ６の動作を止める。
【００２４】エミュレーション用ＣＰＵ６がデータを読
み取ったり、データを書き込んだりする場合にブレーク
を実行するためには、ブレークメモリ１に格納するブレ
ーク設定データ中の上記した反転ＦＥＴＣＨ信号９に対
応するビットを“０”状態に設定したのに代えて、反転
ＲＤ信号１２に対応するビットまたは反転ＷＲ信号１１
に対応するビットを“０”状態に設定してブレークメモ
リ１に設定する条件を変更するだけでよく、動作は上記
の所定の命令コード実行の場合のブレークと同様であ
る。
み取ったり、データを書き込んだりする場合にブレーク
を実行するためには、ブレークメモリ１に格納するブレ
ーク設定データ中の上記した反転ＦＥＴＣＨ信号９に対
応するビットを“０”状態に設定したのに代えて、反転
ＲＤ信号１２に対応するビットまたは反転ＷＲ信号１１
に対応するビットを“０”状態に設定してブレークメモ
リ１に設定する条件を変更するだけでよく、動作は上記
の所定の命令コード実行の場合のブレークと同様であ
る。
【００２５】図２に示す例では、例えば、エミュレーシ
ョン用ＣＰＵ６が００００Ｈ番地から００Ｈのデータを
読み取ると、ブレークメモリ１のアドレス端子Ａにはエ
ミュレーション用ＣＰＵ６からバッファ４を介して００
００Ｈ番地のアドレスが入力され、ブレークメモリ１は
その００００Ｈ番地のアドレスにおける００Ｈの比較デ
ータ８ビットと反転ＲＤ信号１２の対応するビットのみ
が“０”状態であるブレーク条件データ４ビットとから
成るブレーク設定データをデータ端子Ｄを介してデータ
バス１４に出力する。コンパレータ２は、ブレークメモ
リ１から出力された上記ブレーク設定データと、エミュ
レーション用ＣＰＵ６から出力される００Ｈのデータ、
反転ＲＤ信号１２、反転ＷＲ信号１１および反転ＦＥＴ
ＣＨ信号９とを比較し、これらがそれぞれ一致している
ことを確認してブレーク信号１０を出力する。このブレ
ーク信号１０を基にエミュレーション用ＣＰＵ６に割り
込みをかけたりソフトウェア割り込み命令を挿入してエ
ミュレーション用ＣＰＵ６の動作を止める。
ョン用ＣＰＵ６が００００Ｈ番地から００Ｈのデータを
読み取ると、ブレークメモリ１のアドレス端子Ａにはエ
ミュレーション用ＣＰＵ６からバッファ４を介して００
００Ｈ番地のアドレスが入力され、ブレークメモリ１は
その００００Ｈ番地のアドレスにおける００Ｈの比較デ
ータ８ビットと反転ＲＤ信号１２の対応するビットのみ
が“０”状態であるブレーク条件データ４ビットとから
成るブレーク設定データをデータ端子Ｄを介してデータ
バス１４に出力する。コンパレータ２は、ブレークメモ
リ１から出力された上記ブレーク設定データと、エミュ
レーション用ＣＰＵ６から出力される００Ｈのデータ、
反転ＲＤ信号１２、反転ＷＲ信号１１および反転ＦＥＴ
ＣＨ信号９とを比較し、これらがそれぞれ一致している
ことを確認してブレーク信号１０を出力する。このブレ
ーク信号１０を基にエミュレーション用ＣＰＵ６に割り
込みをかけたりソフトウェア割り込み命令を挿入してエ
ミュレーション用ＣＰＵ６の動作を止める。
【００２６】このように、エミュレーション用ＣＰＵ６
がデータの読み書きのためにブレークメモリ１に設定済
みの任意のアドレスにアクセスした場合に、ブレーク信
号１０を発生させエミュレーション用ＣＰＵ６に割り込
みをかけたりソフトウェア割り込み命令を挿入してエミ
ュレーション用ＣＰＵ６をブレークすることが可能とな
る。
がデータの読み書きのためにブレークメモリ１に設定済
みの任意のアドレスにアクセスした場合に、ブレーク信
号１０を発生させエミュレーション用ＣＰＵ６に割り込
みをかけたりソフトウェア割り込み命令を挿入してエミ
ュレーション用ＣＰＵ６をブレークすることが可能とな
る。
【００２７】以上のように、この実施の形態１によれ
ば、データおよびアクセス条件を比較することによりブ
レーク機能を拡張したブレーク回路を提供でき、従来の
命令実行のブレーク以外に、データを読み書きする際に
アクセス条件を付加してデータ比較を実行し指定のデー
タの場合にはエミュレーション用ＣＰＵ６のブレークを
容易に実行できる効果が得られる。
ば、データおよびアクセス条件を比較することによりブ
レーク機能を拡張したブレーク回路を提供でき、従来の
命令実行のブレーク以外に、データを読み書きする際に
アクセス条件を付加してデータ比較を実行し指定のデー
タの場合にはエミュレーション用ＣＰＵ６のブレークを
容易に実行できる効果が得られる。
【００２８】
【発明の効果】以上のように、請求項１記載の発明によ
れば、エミュレーション用マイクロコンピュータのブレ
ーク方法を、エミュレーション用マイクロコンピュータ
から出力されるデータとブレーク設定データとを比較
し、一致しているならばエミュレーション用マイクロコ
ンピュータをブレークするように構成したので、データ
を比較することによりブレーク機能を拡張でき、従来の
命令実行のブレーク以外に、データをアクセスする際に
データ比較を実行し、指定のデータの場合にはエミュレ
ーション用マイクロコンピュータのブレークを容易に実
行できる効果がある。
れば、エミュレーション用マイクロコンピュータのブレ
ーク方法を、エミュレーション用マイクロコンピュータ
から出力されるデータとブレーク設定データとを比較
し、一致しているならばエミュレーション用マイクロコ
ンピュータをブレークするように構成したので、データ
を比較することによりブレーク機能を拡張でき、従来の
命令実行のブレーク以外に、データをアクセスする際に
データ比較を実行し、指定のデータの場合にはエミュレ
ーション用マイクロコンピュータのブレークを容易に実
行できる効果がある。
【００２９】請求項２記載の発明によれば、エミュレー
ション用マイクロコンピュータのブレーク方法を、ブレ
ーク設定データに設けた比較設定値とエミュレーション
用マイクロコンピュータが出力する所定のステータス信
号とをさらに比較し、これらが一致しており且つデータ
がブレーク設定データ中のデータと一致しているならば
ブレークするように構成したので、データおよび比較設
定値としてのアクセス条件を比較することによりブレー
ク機能を拡張でき、従来の命令実行のブレーク以外に、
データをアクセスする際にアクセス条件を付加してデー
タ比較を実行し、指定のデータの場合にはエミュレーシ
ョン用マイクロコンピュータのブレークを容易に実行で
きる効果がある。
ション用マイクロコンピュータのブレーク方法を、ブレ
ーク設定データに設けた比較設定値とエミュレーション
用マイクロコンピュータが出力する所定のステータス信
号とをさらに比較し、これらが一致しており且つデータ
がブレーク設定データ中のデータと一致しているならば
ブレークするように構成したので、データおよび比較設
定値としてのアクセス条件を比較することによりブレー
ク機能を拡張でき、従来の命令実行のブレーク以外に、
データをアクセスする際にアクセス条件を付加してデー
タ比較を実行し、指定のデータの場合にはエミュレーシ
ョン用マイクロコンピュータのブレークを容易に実行で
きる効果がある。
【００３０】請求項３記載の発明によれば、エミュレー
ション用マイクロコンピュータのブレーク方法を、エミ
ュレーション用マイクロコンピュータがデータを読み書
きする場合に出力するＲＥＡＤ信号およびＷＲＩＴＥ信
号の比較設定値とエミュレーション用マイクロコンピュ
ータが出力する所定のステータス信号とを比較し、一致
したならばブレークするように構成したので、データお
よび読み書きのアクセス条件を比較することによりブレ
ーク機能を拡張でき、従来の命令実行のブレーク以外
に、データを読み書きする際にデータ比較を実行し、指
定のデータの場合にはエミュレーション用マイクロコン
ピュータのブレークを容易に実行できる効果がある。
ション用マイクロコンピュータのブレーク方法を、エミ
ュレーション用マイクロコンピュータがデータを読み書
きする場合に出力するＲＥＡＤ信号およびＷＲＩＴＥ信
号の比較設定値とエミュレーション用マイクロコンピュ
ータが出力する所定のステータス信号とを比較し、一致
したならばブレークするように構成したので、データお
よび読み書きのアクセス条件を比較することによりブレ
ーク機能を拡張でき、従来の命令実行のブレーク以外
に、データを読み書きする際にデータ比較を実行し、指
定のデータの場合にはエミュレーション用マイクロコン
ピュータのブレークを容易に実行できる効果がある。
【００３１】請求項４記載の発明によれば、エミュレー
ション用マイクロコンピュータのブレーク方法を、エミ
ュレーション用マイクロコンピュータが命令コードをフ
ェッチする場合に出力するＦＥＴＣＨ信号の比較設定値
とエミュレーション用マイクロコンピュータが出力する
所定のステータス信号とを比較し、一致したならばブレ
ークするように構成したので、従来の命令実行のブレー
クも同様に容易に実行できる効果がある。
ション用マイクロコンピュータのブレーク方法を、エミ
ュレーション用マイクロコンピュータが命令コードをフ
ェッチする場合に出力するＦＥＴＣＨ信号の比較設定値
とエミュレーション用マイクロコンピュータが出力する
所定のステータス信号とを比較し、一致したならばブレ
ークするように構成したので、従来の命令実行のブレー
クも同様に容易に実行できる効果がある。
【００３２】請求項５記載の発明によれば、エミュレー
ション用マイクロコンピュータのブレーク方法を、マス
クデータを含むブレーク設定データの比較の場合には常
にデータは一致しているとしてデータ比較を省略するよ
うに構成したので、データの値を無効にしてエミュレー
ション用マイクロコンピュータのブレークを実行できる
効果がある。
ション用マイクロコンピュータのブレーク方法を、マス
クデータを含むブレーク設定データの比較の場合には常
にデータは一致しているとしてデータ比較を省略するよ
うに構成したので、データの値を無効にしてエミュレー
ション用マイクロコンピュータのブレークを実行できる
効果がある。
【００３３】請求項６記載の発明によれば、エミュレー
ション用マイクロコンピュータのブレーク方法を、ブレ
ーク設定データを高速ＳＲＡＭに記憶するように構成し
たので、エミュレーション用マイクロコンピュータのブ
レークを高速に実行できる効果がある。
ション用マイクロコンピュータのブレーク方法を、ブレ
ーク設定データを高速ＳＲＡＭに記憶するように構成し
たので、エミュレーション用マイクロコンピュータのブ
レークを高速に実行できる効果がある。
【００３４】請求項７記載の発明によれば、エミュレー
ション用マイクロコンピュータのブレーク回路を、エミ
ュレーション用マイクロコンピュータから出力されるデ
ータと記憶手段中に格納された対応するブレーク設定デ
ータとを比較し、一致しているならばエミュレーション
用マイクロコンピュータをブレークするように構成した
ので、データを比較することによりブレーク機能を拡張
でき、従来の命令実行のブレーク以外に、データをアク
セスする際にデータ比較を実行し、指定のデータの場合
にはエミュレーション用マイクロコンピュータのブレー
クを容易に実行できる効果がある。
ション用マイクロコンピュータのブレーク回路を、エミ
ュレーション用マイクロコンピュータから出力されるデ
ータと記憶手段中に格納された対応するブレーク設定デ
ータとを比較し、一致しているならばエミュレーション
用マイクロコンピュータをブレークするように構成した
ので、データを比較することによりブレーク機能を拡張
でき、従来の命令実行のブレーク以外に、データをアク
セスする際にデータ比較を実行し、指定のデータの場合
にはエミュレーション用マイクロコンピュータのブレー
クを容易に実行できる効果がある。
【図１】 この発明の実施の形態１によるエミュレーシ
ョン用マイクロコンピュータのブレーク方法およびブレ
ーク回路の構成を概略的に示す回路図である。
ョン用マイクロコンピュータのブレーク方法およびブレ
ーク回路の構成を概略的に示す回路図である。
【図２】 この発明の実施の形態１によるブレークメモ
リのメモリマップを示す説明図である。
リのメモリマップを示す説明図である。
【図３】 高速ＳＲＡＭを使用した従来のエミュレーシ
ョン用マイクロコンピュータのブレーク回路の構成を概
略的に示すブレーク回路図である。
ョン用マイクロコンピュータのブレーク回路の構成を概
略的に示すブレーク回路図である。
【図４】 従来のエミュレーション用マイクロコンピュ
ータのブレーク回路のブレークメモリのメモリマップを
示す説明図である。
ータのブレーク回路のブレークメモリのメモリマップを
示す説明図である。
１ ブレークメモリ（記憶手段）、２ コンパレータ
（比較手段）、６ エミュレーション用ＣＰＵ（エミュ
レーション用マイクロコンピュータ）。
（比較手段）、６ エミュレーション用ＣＰＵ（エミュ
レーション用マイクロコンピュータ）。
Claims (7)
- 【請求項１】 エミュレーション用マイクロコンピュー
タをブレークする条件を規定し且つ複数ビットから成る
データを少なくとも含むブレーク設定データを設定し、
前記エミュレーション用マイクロコンピュータから出力
されるデータと前記ブレーク設定データとを比較し、一
致しているならば前記エミュレーション用マイクロコン
ピュータをブレークするエミュレーション用マイクロコ
ンピュータのブレーク方法。 - 【請求項２】 エミュレーション用マイクロコンピュー
タが所定のステータス信号を出力した場合にブレークす
べく、ブレーク設定データに前記所定のステータス信号
と比較するための比較設定値を設け、前記所定のステー
タス信号と前記ブレーク設定データ中の前記比較設定値
とをさらに比較し、これらが一致しており且つ前記デー
タが前記ブレーク設定データ中のデータと一致している
場合にブレークを実行することを特徴とする請求項１記
載のエミュレーション用マイクロコンピュータのブレー
ク方法。 - 【請求項３】 ブレーク設定データは、エミュレーショ
ン用マイクロコンピュータがデータを読み取る場合に出
力するＲＥＡＤ信号と比較するための比較設定値と、デ
ータを書き込む場合に出力するＷＲＩＴＥ信号と比較す
るための比較設定値とを含んでいることを特徴とする請
求項２記載のエミュレーション用マイクロコンピュータ
のブレーク方法。 - 【請求項４】 ブレーク設定データは、エミュレーショ
ン用マイクロコンピュータが命令コードをフェッチする
場合に出力するＦＥＴＣＨ信号と比較するための比較設
定値を含んでいることを特徴とする請求項２または請求
項３記載のエミュレーション用マイクロコンピュータの
ブレーク方法。 - 【請求項５】 ブレーク設定データにエミュレーション
用マイクロコンピュータから出力されるデータと前記ブ
レーク設定データのデータとが常に一致しているとみな
すマスクデータを設け、前記マスクデータを含むブレー
ク設定データの比較の場合にはデータは常に一致してい
るとしてデータの比較を省略することを特徴とする請求
項２から請求項４のうちのいずれか１項記載のエミュレ
ーション用マイクロコンピュータのブレーク方法。 - 【請求項６】 ブレーク設定データを高速ＳＲＡＭに格
納することを特徴とする請求項１から請求項５のうちの
いずれか１項記載のエミュレーション用マイクロコンピ
ュータのブレーク方法。 - 【請求項７】 エミュレーション用マイクロコンピュー
タをブレークする条件を規定し且つ複数ビットから成る
データを少なくとも含むブレーク設定データを複数記憶
可能な記憶手段と、前記エミュレーション用マイクロコ
ンピュータから出力されるデータと前記記憶手段中に格
納された対応するブレーク設定データとを比較し、一致
しているならばブレーク信号を出力する比較手段とを備
えたエミュレーション用マイクロコンピュータのブレー
ク回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8140095A JPH09319616A (ja) | 1996-06-03 | 1996-06-03 | エミュレーション用マイクロコンピュータのブレーク方法およびブレーク回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8140095A JPH09319616A (ja) | 1996-06-03 | 1996-06-03 | エミュレーション用マイクロコンピュータのブレーク方法およびブレーク回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09319616A true JPH09319616A (ja) | 1997-12-12 |
Family
ID=15260842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8140095A Pending JPH09319616A (ja) | 1996-06-03 | 1996-06-03 | エミュレーション用マイクロコンピュータのブレーク方法およびブレーク回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09319616A (ja) |
-
1996
- 1996-06-03 JP JP8140095A patent/JPH09319616A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7131114B2 (en) | Debugger breakpoint management in a multicore DSP device having shared program memory | |
| US6301657B1 (en) | System and method for booting a computer | |
| US6356960B1 (en) | Microprocessor having an on-chip CPU fetching a debugging routine from a memory in an external debugging device in response to a control signal received through a debugging port | |
| US5664199A (en) | Microcomputer free from control of central processing unit (CPU) for receiving and writing instructions into memory independent of and during execution of CPU | |
| US6959367B2 (en) | System having read-modify-write unit | |
| KR970012145A (ko) | 데이타 프로세서와 그 작동 방법, 그 디버깅 작동 실행 방법 및 그 중단점 값 수정 방법 | |
| JP3226055B2 (ja) | 情報処理装置 | |
| JPH08202563A (ja) | コンピュータシステム | |
| US6581120B1 (en) | Interrupt controller | |
| JPH1078889A (ja) | マイクロコンピュータ | |
| US5930470A (en) | Debugging system and debugging method | |
| US6401191B1 (en) | System and method for remotely executing code | |
| JP3380827B2 (ja) | エミュレータ装置 | |
| US5586336A (en) | Microcomputer capable of monitoring internal resources from external | |
| JPH09319616A (ja) | エミュレーション用マイクロコンピュータのブレーク方法およびブレーク回路 | |
| EP0840221B1 (en) | Microcomputer with packet bus | |
| JP2000029690A (ja) | デ―タ処理の方法および装置 | |
| JPS6320545A (ja) | エミユレ−タのレジスタ読出し装置 | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JP2915680B2 (ja) | Ｒｉｓｃプロセッサ | |
| JP3323341B2 (ja) | エミュレーション用プロセッサおよびそれを搭載したエミュレータ | |
| JP3110222B2 (ja) | マイクロコンピュータ | |
| JPS59163653A (ja) | デバツグ装置 | |
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| US6854047B2 (en) | Data storage device and data transmission system using the same |