JPH09319669A - Ｐｃカードシステム装置 - Google Patents
Ｐｃカードシステム装置Info
- Publication number
- JPH09319669A JPH09319669A JP8136597A JP13659796A JPH09319669A JP H09319669 A JPH09319669 A JP H09319669A JP 8136597 A JP8136597 A JP 8136597A JP 13659796 A JP13659796 A JP 13659796A JP H09319669 A JPH09319669 A JP H09319669A
- Authority
- JP
- Japan
- Prior art keywords
- card
- terminal
- information processing
- connection
- card system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/14—Mounting supporting structure in casing or on frame or rack
- H05K7/1438—Back panels or connecting means therefor; Terminals; Coding means to avoid wrong insertion
- H05K7/1452—Mounting of connectors; Switching; Reinforcing of back panels
- H05K7/1455—Coding for prevention of wrong insertion
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4081—Live connection to bus, e.g. hot-plugging
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/14—Mounting supporting structure in casing or on frame or rack
- H05K7/1438—Back panels or connecting means therefor; Terminals; Coding means to avoid wrong insertion
- H05K7/1459—Circuit configuration, e.g. routing signals
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 構造的な逆接続防止対策によらず、ＰＣカー
ドの逆接続に対する電気的な保護手段を用いたＰＣカー
ドシステム装置を得る。 【解決手段】 ＰＣカード・スタンダードに準拠したＰ
Ｃカードを情報処理機器に接続してなるＰＣカードシス
テム装置において、ＰＣカード側の接続手段であるカー
ド側接続手段と、情報処理機器側の接続手段である機器
側接続手段と、機器側接続手段における少なくとも１つ
の端子の信号レベルに応じてＰＣカードの接続状態を判
定する接続状態判定手段と、接続状態判定手段の判定結
果に応じて、機器側接続手段からの各信号の出力を制御
するインタフェース制御手段とを備え、インタフェース
制御手段は、ＰＣカードが逆接続状態であると接続状態
判定手段が判定すると、機器側接続手段からの各信号の
出力を停止させる。
ドの逆接続に対する電気的な保護手段を用いたＰＣカー
ドシステム装置を得る。 【解決手段】 ＰＣカード・スタンダードに準拠したＰ
Ｃカードを情報処理機器に接続してなるＰＣカードシス
テム装置において、ＰＣカード側の接続手段であるカー
ド側接続手段と、情報処理機器側の接続手段である機器
側接続手段と、機器側接続手段における少なくとも１つ
の端子の信号レベルに応じてＰＣカードの接続状態を判
定する接続状態判定手段と、接続状態判定手段の判定結
果に応じて、機器側接続手段からの各信号の出力を制御
するインタフェース制御手段とを備え、インタフェース
制御手段は、ＰＣカードが逆接続状態であると接続状態
判定手段が判定すると、機器側接続手段からの各信号の
出力を停止させる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＣＭＣＩＡ／Ｊ
ＥＩＤＡ策定のＰＣカード・スタンダードに準拠したＰ
Ｃカードをパーソナルコンピュータ等の情報処理機器に
接続してなるＰＣカードシステム装置において、ＰＣカ
ードを情報処理機器に接続するためのインタフェース回
路に関するものである。
ＥＩＤＡ策定のＰＣカード・スタンダードに準拠したＰ
Ｃカードをパーソナルコンピュータ等の情報処理機器に
接続してなるＰＣカードシステム装置において、ＰＣカ
ードを情報処理機器に接続するためのインタフェース回
路に関するものである。
【０００２】
【従来の技術】図９は、ＰＣＭＣＩＡ／ＪＥＩＤＡ策定
のＰＣカード・スタンダードに準拠したＰＣカードスロ
ットの形状を示した斜視図である。上記ＰＣカード・ス
タンダードに準拠したＰＣカードを接続するために、パ
ーソナルコンピュータやＰＤＡ等の情報処理機器に設け
られたＰＣカードスロットには、図９で示したように、
ＰＣカードが裏表を逆にして挿入されること（以下、こ
のことを逆挿入と呼ぶ）を防止するためのキー溝がそれ
ぞれ設けられている。ＰＣカードの接続ピンの配列は上
下左右において対称であるため、上記キー溝によって、
ＰＣカードスロットに対するＰＣカードの逆挿入を防止
して、ＰＣカードがＰＣカードスロットに逆挿入されて
情報処理機器に接続されることによる、ＰＣカードの電
気的な破壊を防止していた。
のＰＣカード・スタンダードに準拠したＰＣカードスロ
ットの形状を示した斜視図である。上記ＰＣカード・ス
タンダードに準拠したＰＣカードを接続するために、パ
ーソナルコンピュータやＰＤＡ等の情報処理機器に設け
られたＰＣカードスロットには、図９で示したように、
ＰＣカードが裏表を逆にして挿入されること（以下、こ
のことを逆挿入と呼ぶ）を防止するためのキー溝がそれ
ぞれ設けられている。ＰＣカードの接続ピンの配列は上
下左右において対称であるため、上記キー溝によって、
ＰＣカードスロットに対するＰＣカードの逆挿入を防止
して、ＰＣカードがＰＣカードスロットに逆挿入されて
情報処理機器に接続されることによる、ＰＣカードの電
気的な破壊を防止していた。
【０００３】
【発明が解決しようとする課題】しかし、上記ＰＣカー
ド及びＰＣカードスロットに設けられたキー溝は、通常
合成樹脂で形成されているため、ＰＣカードを過剰な力
でＰＣカードスロットに逆挿入した場合、上記キー溝が
変形して逆挿入ができてしまうという問題があった。こ
のため、ＰＣカードがＰＣカードスロットに逆挿入され
て情報処理機器に接続された状態で、情報処理機器から
ＰＣカードに各種信号が入力された場合、ＰＣカードに
不具合が発生し、最悪の場合、ＰＣカードが電気的に破
壊されてしまう可能性があった。このように、機械的構
造による逆挿入防止対策では、過剰な力に対してはおの
ずから限界があった。
ド及びＰＣカードスロットに設けられたキー溝は、通常
合成樹脂で形成されているため、ＰＣカードを過剰な力
でＰＣカードスロットに逆挿入した場合、上記キー溝が
変形して逆挿入ができてしまうという問題があった。こ
のため、ＰＣカードがＰＣカードスロットに逆挿入され
て情報処理機器に接続された状態で、情報処理機器から
ＰＣカードに各種信号が入力された場合、ＰＣカードに
不具合が発生し、最悪の場合、ＰＣカードが電気的に破
壊されてしまう可能性があった。このように、機械的構
造による逆挿入防止対策では、過剰な力に対してはおの
ずから限界があった。
【０００４】本発明は、上記のような問題を解決するた
めになされたものであり、機械的強度の限界を有する構
造的な逆挿入防止対策によらず、ＰＣカードが逆挿入さ
れて情報処理機器に接続された場合においても、ＰＣカ
ードの電気的な破壊を防止する手段を用いたＰＣカード
システム装置を得ることを目的とする。
めになされたものであり、機械的強度の限界を有する構
造的な逆挿入防止対策によらず、ＰＣカードが逆挿入さ
れて情報処理機器に接続された場合においても、ＰＣカ
ードの電気的な破壊を防止する手段を用いたＰＣカード
システム装置を得ることを目的とする。
【０００５】
【課題を解決するための手段】本発明は、ＰＣＭＣＩＡ
／ＪＥＩＤＡ策定のＰＣカード・スタンダードに準拠し
たＰＣカードを、情報処理機器に接続してなるＰＣカー
ドシステム装置においてなされたものである。すなわ
ち、本発明は、このようなＰＣカードシステム装置にお
いて、ＰＣカードを情報処理機器に接続するためのＰＣ
カード側の接続手段であるカード側接続手段と、ＰＣカ
ードを情報処理機器に接続するための情報処理機器側の
接続手段である、上記ＰＣカード・スタンダードに準拠
した機器側接続手段と、該機器側接続手段における少な
くとも１つの端子の信号レベルに応じてＰＣカードの接
続状態を判定する接続状態判定手段と、該接続状態判定
手段の判定結果に応じて、上記機器側接続手段からの各
信号の出力を制御するインタフェース制御手段とを備
え、該インタフェース制御手段は、ＰＣカードが逆接続
状態であると接続状態判定手段が判定すると、機器側接
続手段からの各信号の出力を停止させることを特徴とす
るＰＣカードシステム装置を提供するものである。
／ＪＥＩＤＡ策定のＰＣカード・スタンダードに準拠し
たＰＣカードを、情報処理機器に接続してなるＰＣカー
ドシステム装置においてなされたものである。すなわ
ち、本発明は、このようなＰＣカードシステム装置にお
いて、ＰＣカードを情報処理機器に接続するためのＰＣ
カード側の接続手段であるカード側接続手段と、ＰＣカ
ードを情報処理機器に接続するための情報処理機器側の
接続手段である、上記ＰＣカード・スタンダードに準拠
した機器側接続手段と、該機器側接続手段における少な
くとも１つの端子の信号レベルに応じてＰＣカードの接
続状態を判定する接続状態判定手段と、該接続状態判定
手段の判定結果に応じて、上記機器側接続手段からの各
信号の出力を制御するインタフェース制御手段とを備
え、該インタフェース制御手段は、ＰＣカードが逆接続
状態であると接続状態判定手段が判定すると、機器側接
続手段からの各信号の出力を停止させることを特徴とす
るＰＣカードシステム装置を提供するものである。
【０００６】具体的には、上記機器側接続手段は、ＰＣ
カードに電源を供給するための１７番端子及び５１番端
子のうち、一方の端子Ｖcc1が情報処理機器の電源に接
続され、他方の端子Ｖcc2が第１スイッチング手段を介
して情報処理機器の電源に接続されると共にプルダウン
抵抗が接続される。例えば、上記接続状態判定手段は、
機器側接続手段の端子Ｖcc2が「Ｌ」レベルのとき、Ｐ
Ｃカードは逆接続状態であると判定し、上記端子Ｖcc2
が「Ｈ」レベルのとき、ＰＣカードは正常に接続された
と判定し、上記インタフェース制御手段は、ＰＣカード
が正常に接続されたと接続状態判定手段が判定したとき
のみ、上記第１スイッチング手段を導通状態にする。
カードに電源を供給するための１７番端子及び５１番端
子のうち、一方の端子Ｖcc1が情報処理機器の電源に接
続され、他方の端子Ｖcc2が第１スイッチング手段を介
して情報処理機器の電源に接続されると共にプルダウン
抵抗が接続される。例えば、上記接続状態判定手段は、
機器側接続手段の端子Ｖcc2が「Ｌ」レベルのとき、Ｐ
Ｃカードは逆接続状態であると判定し、上記端子Ｖcc2
が「Ｈ」レベルのとき、ＰＣカードは正常に接続された
と判定し、上記インタフェース制御手段は、ＰＣカード
が正常に接続されたと接続状態判定手段が判定したとき
のみ、上記第１スイッチング手段を導通状態にする。
【０００７】更に、上記機器側接続手段の端子Ｖcc2と
上記プルダウン抵抗間に第２スイッチング手段を設け、
上記インタフェース制御手段は、ＰＣカードが正常に接
続されたと接続状態判定手段が判定したときのみ、上記
第２スイッチング手段を遮断状態にするとよい。
上記プルダウン抵抗間に第２スイッチング手段を設け、
上記インタフェース制御手段は、ＰＣカードが正常に接
続されたと接続状態判定手段が判定したときのみ、上記
第２スイッチング手段を遮断状態にするとよい。
【０００８】また、上記ＰＣカードシステム装置に、更
に、機器側接続手段における少なくとも１つの端子の信
号レベルに応じて、ＰＣカードが情報処理機器に接続さ
れたか否かを判定する接続判定手段と、情報処理機器の
電源から、機器側接続手段におけるＰＣカードに電源を
供給するための各端子への、電源供給を制御する第３ス
イッチング手段とを備え、接続判定手段は、ＰＣカード
が情報処理機器に接続されたと判定したときのみ第３ス
イッチング手段を導通状態にして、機器側接続手段の上
記各端子に電源供給を行うようにしてもよい。
に、機器側接続手段における少なくとも１つの端子の信
号レベルに応じて、ＰＣカードが情報処理機器に接続さ
れたか否かを判定する接続判定手段と、情報処理機器の
電源から、機器側接続手段におけるＰＣカードに電源を
供給するための各端子への、電源供給を制御する第３ス
イッチング手段とを備え、接続判定手段は、ＰＣカード
が情報処理機器に接続されたと判定したときのみ第３ス
イッチング手段を導通状態にして、機器側接続手段の上
記各端子に電源供給を行うようにしてもよい。
【０００９】具体的には、上記第３スイッチング手段
は、情報処理機器の電源から、上記機器側接続手段の端
子Ｖcc1及び上記第１スイッチング手段への、電源供給
を制御し、接続判定手段は、ＰＣカードが情報処理機器
に接続されたと判定したときのみ上記第３スイッチング
手段を導通状態にして、機器側接続手段の端子Ｖcc1及
び上記第１スイッチング手段に電源供給を行う。
は、情報処理機器の電源から、上記機器側接続手段の端
子Ｖcc1及び上記第１スイッチング手段への、電源供給
を制御し、接続判定手段は、ＰＣカードが情報処理機器
に接続されたと判定したときのみ上記第３スイッチング
手段を導通状態にして、機器側接続手段の端子Ｖcc1及
び上記第１スイッチング手段に電源供給を行う。
【００１０】例えば、上記接続判定手段は、上記機器側
接続手段における２番端子、３３番端子、３６番端子及
び６７番端子の各信号レベルに応じてＰＣカードが情報
処理機器に接続されたか否かを判定し、上記機器側接続
手段の２番端子、３３番端子、３６番端子及び６７番端
子にプルアップ抵抗をそれぞれ接続した場合、上記接続
判定手段は、上記機器側接続手段の２番端子、３３番端
子、３６番端子及び６７番端子において、各端子がすべ
て「Ｈ」レベルのとき、ＰＣカードが情報処理機器に接
続されていないと判定し、２番端子及び３３番端子が共
に「Ｌ」レベルのとき、並びに３６番端子及び６７番端
子が共に「Ｌ」レベルのとき、それぞれＰＣカードが情
報処理機器に接続されたと判定する。
接続手段における２番端子、３３番端子、３６番端子及
び６７番端子の各信号レベルに応じてＰＣカードが情報
処理機器に接続されたか否かを判定し、上記機器側接続
手段の２番端子、３３番端子、３６番端子及び６７番端
子にプルアップ抵抗をそれぞれ接続した場合、上記接続
判定手段は、上記機器側接続手段の２番端子、３３番端
子、３６番端子及び６７番端子において、各端子がすべ
て「Ｈ」レベルのとき、ＰＣカードが情報処理機器に接
続されていないと判定し、２番端子及び３３番端子が共
に「Ｌ」レベルのとき、並びに３６番端子及び６７番端
子が共に「Ｌ」レベルのとき、それぞれＰＣカードが情
報処理機器に接続されたと判定する。
【００１１】また、上記第３スイッチング手段の代わり
に、情報処理機器の電源から、上記機器側接続手段にお
けるＰＣカードに電源を供給するための各端子への、電
源供給を制御する第４スイッチング手段を備えてもよ
く、この場合、上記インタフェース制御部は、ＰＣカー
ドが情報処理機器に正常に接続されたと上記接続状態判
定手段が判定したときのみ、上記第４スイッチング手段
を導通状態にして、機器側接続手段の上記各端子に電源
供給を行う。
に、情報処理機器の電源から、上記機器側接続手段にお
けるＰＣカードに電源を供給するための各端子への、電
源供給を制御する第４スイッチング手段を備えてもよ
く、この場合、上記インタフェース制御部は、ＰＣカー
ドが情報処理機器に正常に接続されたと上記接続状態判
定手段が判定したときのみ、上記第４スイッチング手段
を導通状態にして、機器側接続手段の上記各端子に電源
供給を行う。
【００１２】具体的には、上記第４スイッチング手段
は、情報処理機器の電源から、上記機器側接続手段の端
子Ｖcc1及び上記第１スイッチング手段への、電源供給
を制御し、上記インタフェース制御部は、ＰＣカードが
情報処理機器に正常に接続されたと上記接続状態判定手
段が判定したときのみ上記第４スイッチング手段を導通
状態にして、機器側接続手段の端子Ｖcc1及び上記第１
スイッチング手段に電源供給を行う。
は、情報処理機器の電源から、上記機器側接続手段の端
子Ｖcc1及び上記第１スイッチング手段への、電源供給
を制御し、上記インタフェース制御部は、ＰＣカードが
情報処理機器に正常に接続されたと上記接続状態判定手
段が判定したときのみ上記第４スイッチング手段を導通
状態にして、機器側接続手段の端子Ｖcc1及び上記第１
スイッチング手段に電源供給を行う。
【００１３】例えば、上記接続状態判定手段は、上記機
器側接続手段における２番端子、３３番端子、３６番端
子及び６７番端子の各信号レベルに応じてＰＣカードの
接続状態を判定し、上記機器側接続手段の２番端子、３
３番端子、３６番端子及び６７番端子にプルアップ抵抗
をそれぞれ接続した場合、上記接続状態判定手段は、上
記機器側接続手段の２番端子、３３番端子、３６番端子
及び６７番端子がすべて「Ｈ」レベルのとき、ＰＣカー
ドが情報処理機器に接続されていないと判定する。ま
た、上記接続状態判定手段は、上記機器側接続手段の３
６番端子及び６７番端子が共に「Ｌ」レベルのとき、Ｐ
Ｃカードが情報処理機器に正常に接続されたと判定し、
上記機器側接続手段の２番端子及び３３番端子が共に
「Ｌ」レベルのとき、ＰＣカードが情報処理機器に逆接
続されたと判定する。
器側接続手段における２番端子、３３番端子、３６番端
子及び６７番端子の各信号レベルに応じてＰＣカードの
接続状態を判定し、上記機器側接続手段の２番端子、３
３番端子、３６番端子及び６７番端子にプルアップ抵抗
をそれぞれ接続した場合、上記接続状態判定手段は、上
記機器側接続手段の２番端子、３３番端子、３６番端子
及び６７番端子がすべて「Ｈ」レベルのとき、ＰＣカー
ドが情報処理機器に接続されていないと判定する。ま
た、上記接続状態判定手段は、上記機器側接続手段の３
６番端子及び６７番端子が共に「Ｌ」レベルのとき、Ｐ
Ｃカードが情報処理機器に正常に接続されたと判定し、
上記機器側接続手段の２番端子及び３３番端子が共に
「Ｌ」レベルのとき、ＰＣカードが情報処理機器に逆接
続されたと判定する。
【００１４】
【発明の実施の形態】次に、図面に示す実施の形態に基
づいて、本発明を詳細に説明する。 実施の形態１．図１は、本発明の実施の形態１における
ＰＣカードシステム装置を示した概略のブロック図であ
る。図１において、ＰＣカードシステム装置１は、ＰＣ
ＭＣＩＡ／ＪＥＩＤＡ策定のＰＣカード・スタンダード
に準拠したＰＣカード２と、該ＰＣカード２を接続する
ためのインタフェース部を有する情報処理機器３とから
なる。なお、以下、情報処理機器に設けられた、ＰＣカ
ード２を挿入するためのＰＣカードスロットの形状は、
上記図９と同じであるのでここではその説明を省略す
る。
づいて、本発明を詳細に説明する。 実施の形態１．図１は、本発明の実施の形態１における
ＰＣカードシステム装置を示した概略のブロック図であ
る。図１において、ＰＣカードシステム装置１は、ＰＣ
ＭＣＩＡ／ＪＥＩＤＡ策定のＰＣカード・スタンダード
に準拠したＰＣカード２と、該ＰＣカード２を接続する
ためのインタフェース部を有する情報処理機器３とから
なる。なお、以下、情報処理機器に設けられた、ＰＣカ
ード２を挿入するためのＰＣカードスロットの形状は、
上記図９と同じであるのでここではその説明を省略す
る。
【００１５】上記インタフェース部は、ＰＣカード２側
のコネクタであるカード側コネクタ５を接続するため
の、上記ＰＣカード・スタンダードに準拠した機器側コ
ネクタ６と、制御信号によりスイッチング動作が制御さ
れるスイッチ７と、ＰＣカード２の情報処理機器３への
接続状態を検出して判定する接続状態判定部８と、プル
ダウン抵抗９と、上記接続状態判定部８の判定結果に応
じて、上記スイッチ７のスイッチング動作を制御すると
共に、機器側コネクタ６から出力される各信号の出力を
制御するインタフェース制御部１０とで構成されてい
る。なお、図１において、上記カード側コネクタ５はカ
ード側接続手段をなし、上記機器側コネクタ６は機器側
接続手段をなし、上記スイッチ７は第１スイッチング手
段をなし、上記接続状態判定部８は接続状態判定手段を
なし、インタフェース制御部１０はインタフェース制御
手段をなす。
のコネクタであるカード側コネクタ５を接続するため
の、上記ＰＣカード・スタンダードに準拠した機器側コ
ネクタ６と、制御信号によりスイッチング動作が制御さ
れるスイッチ７と、ＰＣカード２の情報処理機器３への
接続状態を検出して判定する接続状態判定部８と、プル
ダウン抵抗９と、上記接続状態判定部８の判定結果に応
じて、上記スイッチ７のスイッチング動作を制御すると
共に、機器側コネクタ６から出力される各信号の出力を
制御するインタフェース制御部１０とで構成されてい
る。なお、図１において、上記カード側コネクタ５はカ
ード側接続手段をなし、上記機器側コネクタ６は機器側
接続手段をなし、上記スイッチ７は第１スイッチング手
段をなし、上記接続状態判定部８は接続状態判定手段を
なし、インタフェース制御部１０はインタフェース制御
手段をなす。
【００１６】上記カード側コネクタ５は３４端子×２列
で構成された６８端子のコネクタからなり、機器側コネ
クタ６は、３４ピン×２列で構成された６８ピンのコネ
クタからなる。カード側コネクタ５の１７番端子及び機
器側コネクタ６の１７番ピンをＶcc1とし、カード側コ
ネクタ５の５１番端子及び機器側コネクタ６の５１番ピ
ンをＶcc2とする。また、カード側コネクタ５の１８番
端子及び機器側コネクタ６の１８番ピンをＶpp1とし、
カード側コネクタ５の５２番端子及び機器側コネクタ６
の５２番ピンをＶpp2とする。
で構成された６８端子のコネクタからなり、機器側コネ
クタ６は、３４ピン×２列で構成された６８ピンのコネ
クタからなる。カード側コネクタ５の１７番端子及び機
器側コネクタ６の１７番ピンをＶcc1とし、カード側コ
ネクタ５の５１番端子及び機器側コネクタ６の５１番ピ
ンをＶcc2とする。また、カード側コネクタ５の１８番
端子及び機器側コネクタ６の１８番ピンをＶpp1とし、
カード側コネクタ５の５２番端子及び機器側コネクタ６
の５２番ピンをＶpp2とする。
【００１７】カード側コネクタ５及び機器側コネクタ６
の各Ｖcc1、並びにカード側コネクタ５及び機器側コネ
クタ６の各Ｖcc2は、ＰＣカード２に電源を供給するた
めのものであり、機器側コネクタ６のＶcc1は情報処理
機器３における電源電圧Ｖccの直流電源（以下、直流電
源Ｖccと呼ぶ）に接続されており、機器側コネクタ６の
Ｖcc2は、上記スイッチ７を介して上記直流電源Ｖccに
接続されている。更に、機器側コネクタ６のＶcc2は接
続状態判定部８の入力端子に接続され、接続状態判定部
８の出力端子はインタフェース制御部１０に接続され、
機器側コネクタ６のＶcc2と接地間には、上記抵抗９が
接続されている。また、カード側コネクタ５のＶcc1と
Ｖcc2はＰＣカード２の内部で接続されている。
の各Ｖcc1、並びにカード側コネクタ５及び機器側コネ
クタ６の各Ｖcc2は、ＰＣカード２に電源を供給するた
めのものであり、機器側コネクタ６のＶcc1は情報処理
機器３における電源電圧Ｖccの直流電源（以下、直流電
源Ｖccと呼ぶ）に接続されており、機器側コネクタ６の
Ｖcc2は、上記スイッチ７を介して上記直流電源Ｖccに
接続されている。更に、機器側コネクタ６のＶcc2は接
続状態判定部８の入力端子に接続され、接続状態判定部
８の出力端子はインタフェース制御部１０に接続され、
機器側コネクタ６のＶcc2と接地間には、上記抵抗９が
接続されている。また、カード側コネクタ５のＶcc1と
Ｖcc2はＰＣカード２の内部で接続されている。
【００１８】上記インタフェース制御部１０は、初期状
態として、機器側コネクタ６からの各信号の出力を停止
すると共に、上記スイッチ７を遮断状態にしている。こ
こで、ＰＣカード２を正常に情報処理機器３のカードス
ロットに挿入して接続された場合は、図１(ａ)で示すよ
うに、機器側コネクタ６のＶcc1にはカード側コネクタ
５のＶcc1が接続され、機器側コネクタ６のＶcc2にはカ
ード側コネクタ５のＶcc2が接続される。
態として、機器側コネクタ６からの各信号の出力を停止
すると共に、上記スイッチ７を遮断状態にしている。こ
こで、ＰＣカード２を正常に情報処理機器３のカードス
ロットに挿入して接続された場合は、図１(ａ)で示すよ
うに、機器側コネクタ６のＶcc1にはカード側コネクタ
５のＶcc1が接続され、機器側コネクタ６のＶcc2にはカ
ード側コネクタ５のＶcc2が接続される。
【００１９】このことから、上記機器側コネクタ６のＶ
cc2には、機器側コネクタ６のＶｃｃ１からカード側コ
ネクタ５のＶｃｃ１及びＶcc2を介して電源が供給さ
れ、上記接続状態判定部８の入力端子は「Ｈ」レベルと
なり、接続状態判定部８はＰＣカード２が正常に情報処
理機器３に接続されたと判定し、該判定を上記インタフ
ェース制御部１０に出力する。上記インタフェース制御
部１０は、ＰＣカード２が正常に情報処理機器３に接続
されたという接続状態判定部８からの判定に従って、上
記スイッチ７を導通状態にすると共に、機器側コネクタ
６からの各信号の出力停止状態を解除する。このため、
ＰＣカード２は、カード側コネクタ５のＶcc2からも電
源が供給されるようになる。
cc2には、機器側コネクタ６のＶｃｃ１からカード側コ
ネクタ５のＶｃｃ１及びＶcc2を介して電源が供給さ
れ、上記接続状態判定部８の入力端子は「Ｈ」レベルと
なり、接続状態判定部８はＰＣカード２が正常に情報処
理機器３に接続されたと判定し、該判定を上記インタフ
ェース制御部１０に出力する。上記インタフェース制御
部１０は、ＰＣカード２が正常に情報処理機器３に接続
されたという接続状態判定部８からの判定に従って、上
記スイッチ７を導通状態にすると共に、機器側コネクタ
６からの各信号の出力停止状態を解除する。このため、
ＰＣカード２は、カード側コネクタ５のＶcc2からも電
源が供給されるようになる。
【００２０】一方、ＰＣカード２を過剰な力で情報処理
機器３のカードスロットに逆挿入した場合、図１(ｂ)で
示すように、機器側コネクタ６に表裏が逆になったカー
ド側コネクタ５が接続（以下、このような接続を逆接続
と呼ぶ）され、機器側コネクタ６のＶcc2にはカード側
コネクタ５のＶpp1が、機器側コネクタ６のＶcc2にはカ
ード側コネクタ５のＶpp2が接続される。上記カード側
コネクタ５のＶpp1及びＶpp2は、情報処理機器３からプ
ログラム電源が供給されるため入力端子であり、ＰＣカ
ード２内部では接続されていない。
機器３のカードスロットに逆挿入した場合、図１(ｂ)で
示すように、機器側コネクタ６に表裏が逆になったカー
ド側コネクタ５が接続（以下、このような接続を逆接続
と呼ぶ）され、機器側コネクタ６のＶcc2にはカード側
コネクタ５のＶpp1が、機器側コネクタ６のＶcc2にはカ
ード側コネクタ５のＶpp2が接続される。上記カード側
コネクタ５のＶpp1及びＶpp2は、情報処理機器３からプ
ログラム電源が供給されるため入力端子であり、ＰＣカ
ード２内部では接続されていない。
【００２１】このことから、機器側コネクタ６のＶcc2
は抵抗９によって接地され、接続状態判定部８の入力端
子は「Ｌ」レベルとなり、接続状態判定部８は、ＰＣカ
ード２が情報処理機器３に逆接続されたと判定し、該判
定を上記インタフェース制御部１０に出力する。上記イ
ンタフェース制御部１０は、ＰＣカード２が情報処理機
器３に逆接続されたという接続状態判定部８からの判定
に従って、上記スイッチ７を遮断状態にすると共に、機
器側コネクタ６からのすべての出力信号を停止させて、
すなわち、上記初期状態から変化せず、ＰＣカード２の
電気的な破壊を防止する。なお、図１では、カード側コ
ネクタ５及び機器側コネクタ６において、説明を分かり
やすくするために、上記以外の端子及びピンは省略して
いる。
は抵抗９によって接地され、接続状態判定部８の入力端
子は「Ｌ」レベルとなり、接続状態判定部８は、ＰＣカ
ード２が情報処理機器３に逆接続されたと判定し、該判
定を上記インタフェース制御部１０に出力する。上記イ
ンタフェース制御部１０は、ＰＣカード２が情報処理機
器３に逆接続されたという接続状態判定部８からの判定
に従って、上記スイッチ７を遮断状態にすると共に、機
器側コネクタ６からのすべての出力信号を停止させて、
すなわち、上記初期状態から変化せず、ＰＣカード２の
電気的な破壊を防止する。なお、図１では、カード側コ
ネクタ５及び機器側コネクタ６において、説明を分かり
やすくするために、上記以外の端子及びピンは省略して
いる。
【００２２】次に、図２は、上記図１で示したＰＣカー
ドシステム装置１における動作例を示したフローチャー
トである。図２において、最初にステップＳ１で、初期
状態として、インタフェース制御部１０は、スイッチ７
を遮断状態にし、機器側コネクタ６からのすべての信号
の出力を停止させている。次に、ステップＳ２で、接続
状態判定部８は、機器側コネクタ６のＶcc2が「Ｈ」レ
ベルであり、入力端子に入力される信号レベルが「Ｈ」
レベルであるか否かを判定、すなわち、ＰＣカード２の
カード側コネクタ５が機器側コネクタ６に正常に接続さ
れたか否かを判定し、信号レベルが「Ｈ」レベルの場合
（ＹＥＳ）、ステップＳ３に進む。
ドシステム装置１における動作例を示したフローチャー
トである。図２において、最初にステップＳ１で、初期
状態として、インタフェース制御部１０は、スイッチ７
を遮断状態にし、機器側コネクタ６からのすべての信号
の出力を停止させている。次に、ステップＳ２で、接続
状態判定部８は、機器側コネクタ６のＶcc2が「Ｈ」レ
ベルであり、入力端子に入力される信号レベルが「Ｈ」
レベルであるか否かを判定、すなわち、ＰＣカード２の
カード側コネクタ５が機器側コネクタ６に正常に接続さ
れたか否かを判定し、信号レベルが「Ｈ」レベルの場合
（ＹＥＳ）、ステップＳ３に進む。
【００２３】ステップＳ３で、接続状態判定部８は、カ
ード側コネクタ５が機器側コネクタ６に正常に接続され
たと判定し、該判定をインタフェース制御部１０に出力
して、ステップＳ４に進む。ステップＳ４で、インタフ
ェース制御部１０は、接続状態判定部８から入力され
た、ＰＣカード２が正常に接続されたという判定に従っ
て、機器側コネクタ６の各出力ピンから出力信号を出力
させると共に、スイッチ７を導通状態にして、本フロー
は終了する。また、上記ステップＳ２で、入力された信
号の信号レベルが「Ｌ」レベルの場合（ＮＯ）、ステッ
プＳ５に進み、ステップＳ５で、接続状態判定部８は、
ＰＣカード２が逆接続されたと判定して、該判定をイン
タフェース制御部１０に出力した後、ステップＳ２に戻
る。
ード側コネクタ５が機器側コネクタ６に正常に接続され
たと判定し、該判定をインタフェース制御部１０に出力
して、ステップＳ４に進む。ステップＳ４で、インタフ
ェース制御部１０は、接続状態判定部８から入力され
た、ＰＣカード２が正常に接続されたという判定に従っ
て、機器側コネクタ６の各出力ピンから出力信号を出力
させると共に、スイッチ７を導通状態にして、本フロー
は終了する。また、上記ステップＳ２で、入力された信
号の信号レベルが「Ｌ」レベルの場合（ＮＯ）、ステッ
プＳ５に進み、ステップＳ５で、接続状態判定部８は、
ＰＣカード２が逆接続されたと判定して、該判定をイン
タフェース制御部１０に出力した後、ステップＳ２に戻
る。
【００２４】このようにして、本実施の形態１における
ＰＣカードシステム装置１は、ＰＣカード２が情報処理
機器３に逆接続されたか否かの判定を行うことができ、
ＰＣカード２が情報処理機器３に正常に接続されたとき
を除いて、機器側コネクタ６からの各信号の出力を停止
させるため、逆接続によるＰＣカード２の電気的な破壊
を、簡単な構成で安価に防止することができる。
ＰＣカードシステム装置１は、ＰＣカード２が情報処理
機器３に逆接続されたか否かの判定を行うことができ、
ＰＣカード２が情報処理機器３に正常に接続されたとき
を除いて、機器側コネクタ６からの各信号の出力を停止
させるため、逆接続によるＰＣカード２の電気的な破壊
を、簡単な構成で安価に防止することができる。
【００２５】実施の形態２．上記実施の形態１において
は、機器側コネクタ６のＶcc2にプルダウン抵抗９が接
続されていたが、正常にＰＣカード２を情報処理機器に
接続した場合、該抵抗９には、常に、直流電源Ｖccから
電源電圧が印加されており、抵抗９によって電流が消費
されていた。そこで、ＰＣカード２が正常に情報処理機
器に接続された場合、抵抗９に電流が流れないようにし
たものを本発明の実施の形態２とする。
は、機器側コネクタ６のＶcc2にプルダウン抵抗９が接
続されていたが、正常にＰＣカード２を情報処理機器に
接続した場合、該抵抗９には、常に、直流電源Ｖccから
電源電圧が印加されており、抵抗９によって電流が消費
されていた。そこで、ＰＣカード２が正常に情報処理機
器に接続された場合、抵抗９に電流が流れないようにし
たものを本発明の実施の形態２とする。
【００２６】図３は、本発明の実施の形態２におけるＰ
Ｃカードシステム装置を示した概略のブロック図であ
り、ＰＣカード２が情報処理機器に逆接続された場合を
示している。なお、図３では、上記図１と同じものは同
じ符号で示しており、ここではその説明を省略すると共
に、図１との相違点のみ説明する。図３における図１と
の相違点は、制御信号によってスイッチング動作を行う
スイッチ２０を追加したことにあり、このことによっ
て、図１の情報処理機器３を情報処理機器２１とし、図
１のインタフェース制御部１０をインタフェース制御部
２２とし、図１のＰＣカードシステム装置１をＰＣカー
ドシステム装置２５としたことにある。
Ｃカードシステム装置を示した概略のブロック図であ
り、ＰＣカード２が情報処理機器に逆接続された場合を
示している。なお、図３では、上記図１と同じものは同
じ符号で示しており、ここではその説明を省略すると共
に、図１との相違点のみ説明する。図３における図１と
の相違点は、制御信号によってスイッチング動作を行う
スイッチ２０を追加したことにあり、このことによっ
て、図１の情報処理機器３を情報処理機器２１とし、図
１のインタフェース制御部１０をインタフェース制御部
２２とし、図１のＰＣカードシステム装置１をＰＣカー
ドシステム装置２５としたことにある。
【００２７】図３において、抵抗９の一方は、スイッチ
２０を介して機器側コネクタ６のＶcc2に接続され、抵
抗９の他方は接地されている。また、インタフェース制
御部２２には接続状態判定部８の出力端子が接続され、
インタフェース制御部２２は、接続状態判定部８から入
力される判定結果に応じて、上記スイッチ７及び２０の
スイッチング動作を制御すると共に、機器側コネクタ６
から出力される各信号の出力を制御する。なお、図３に
おいて、上記スイッチ２０は第２スイッチング手段をな
し、上記インタフェース制御部２２はインタフェース制
御手段をなす。また、図３においても上記図１と同様
に、カード側コネクタ５及び機器側コネクタ６におい
て、説明を分かりやすくするために、図示した以外の端
子及びピンは省略している。
２０を介して機器側コネクタ６のＶcc2に接続され、抵
抗９の他方は接地されている。また、インタフェース制
御部２２には接続状態判定部８の出力端子が接続され、
インタフェース制御部２２は、接続状態判定部８から入
力される判定結果に応じて、上記スイッチ７及び２０の
スイッチング動作を制御すると共に、機器側コネクタ６
から出力される各信号の出力を制御する。なお、図３に
おいて、上記スイッチ２０は第２スイッチング手段をな
し、上記インタフェース制御部２２はインタフェース制
御手段をなす。また、図３においても上記図１と同様
に、カード側コネクタ５及び機器側コネクタ６におい
て、説明を分かりやすくするために、図示した以外の端
子及びピンは省略している。
【００２８】上記インタフェース制御部２２は、初期状
態として、スイッチ７を遮断状態に、スイッチ２０を導
通状態にしており、機器側コネクタ６からのすべての信
号の出力を停止させている。ここで、ＰＣカード２が情
報処理機器２１に正常に接続され、接続状態判定部８か
らＰＣカード２が正常に接続されたという判定が入力さ
れると、上記インタフェース制御部２２は、スイッチ７
を導通状態にすると共にスイッチ２０を遮断状態にし、
機器側コネクタ６からの各信号の出力停止状態を解除す
る。また、インタフェース制御部２２は、上記初期状態
から、ＰＣカード２が情報処理機器２１に逆接続され、
接続状態判定部８からＰＣカード２が逆接続されたとい
う判定が入力されると、スイッチ７を遮断状態にすると
共にスイッチ２０は導通状態にし、機器側コネクタ６か
ら出力される各信号の出力を停止させる、すなわち、上
記初期状態から変わることがない。
態として、スイッチ７を遮断状態に、スイッチ２０を導
通状態にしており、機器側コネクタ６からのすべての信
号の出力を停止させている。ここで、ＰＣカード２が情
報処理機器２１に正常に接続され、接続状態判定部８か
らＰＣカード２が正常に接続されたという判定が入力さ
れると、上記インタフェース制御部２２は、スイッチ７
を導通状態にすると共にスイッチ２０を遮断状態にし、
機器側コネクタ６からの各信号の出力停止状態を解除す
る。また、インタフェース制御部２２は、上記初期状態
から、ＰＣカード２が情報処理機器２１に逆接続され、
接続状態判定部８からＰＣカード２が逆接続されたとい
う判定が入力されると、スイッチ７を遮断状態にすると
共にスイッチ２０は導通状態にし、機器側コネクタ６か
ら出力される各信号の出力を停止させる、すなわち、上
記初期状態から変わることがない。
【００２９】次に、図４は、上記図３で示したＰＣカー
ドシステム装置２５における動作例を示したフローチャ
ートである。図４において、最初にステップＳ１１で、
初期状態として、インタフェース制御部２２は、スイッ
チ７を遮断状態にしスイッチ２０を導通状態にして、機
器側コネクタ６から出力されるすべての信号の出力を停
止させている。次に、ステップＳ１２で、接続状態判定
部８は、機器側コネクタ６のＶcc2が「Ｈ」レベルであ
り、入力端子に入力される信号レベルが「Ｈ」レベルで
あるか否かを判定、すなわち、ＰＣカード２のカード側
コネクタ５が機器側コネクタ６に正常に接続されたか否
かを判定し、信号レベルが「Ｈ」レベルの場合（ＹＥ
Ｓ）、ステップＳ１３に進む。
ドシステム装置２５における動作例を示したフローチャ
ートである。図４において、最初にステップＳ１１で、
初期状態として、インタフェース制御部２２は、スイッ
チ７を遮断状態にしスイッチ２０を導通状態にして、機
器側コネクタ６から出力されるすべての信号の出力を停
止させている。次に、ステップＳ１２で、接続状態判定
部８は、機器側コネクタ６のＶcc2が「Ｈ」レベルであ
り、入力端子に入力される信号レベルが「Ｈ」レベルで
あるか否かを判定、すなわち、ＰＣカード２のカード側
コネクタ５が機器側コネクタ６に正常に接続されたか否
かを判定し、信号レベルが「Ｈ」レベルの場合（ＹＥ
Ｓ）、ステップＳ１３に進む。
【００３０】ステップＳ１３で、接続状態判定部８は、
カード側コネクタ５が機器側コネクタ６に正常に接続さ
れたと判定し、該判定をインタフェース制御部２２に出
力して、ステップＳ１４に進む。ステップＳ１４で、イ
ンタフェース制御部２２は、接続状態判定部８から入力
された、ＰＣカード２が正常に接続されたという判定に
従って、機器側コネクタ６の各出力ピンから出力信号を
出力させると共に、スイッチ７を導通状態にしスイッチ
２０を遮断状態にして、本フローは終了する。また、上
記ステップＳ１２で、入力された信号の信号レベルが
「Ｌ」レベルの場合（ＮＯ）、ステップＳ１５に進み、
ステップＳ１５で、接続状態判定部８は、ＰＣカード２
が逆接続されたと判定して、該判定をインタフェース制
御部２２に出力した後、ステップＳ１２に戻る。
カード側コネクタ５が機器側コネクタ６に正常に接続さ
れたと判定し、該判定をインタフェース制御部２２に出
力して、ステップＳ１４に進む。ステップＳ１４で、イ
ンタフェース制御部２２は、接続状態判定部８から入力
された、ＰＣカード２が正常に接続されたという判定に
従って、機器側コネクタ６の各出力ピンから出力信号を
出力させると共に、スイッチ７を導通状態にしスイッチ
２０を遮断状態にして、本フローは終了する。また、上
記ステップＳ１２で、入力された信号の信号レベルが
「Ｌ」レベルの場合（ＮＯ）、ステップＳ１５に進み、
ステップＳ１５で、接続状態判定部８は、ＰＣカード２
が逆接続されたと判定して、該判定をインタフェース制
御部２２に出力した後、ステップＳ１２に戻る。
【００３１】このようにして、本実施の形態２における
ＰＣカードシステム装置２５は、ＰＣカード２が情報処
理機器２１に逆接続されたか否かの判定を行うことがで
き、ＰＣカード２が情報処理機器２１に正常に接続され
たときを除いて、機器側コネクタ６からの各信号の出力
を停止させ、ＰＣカード２が正常に接続されたときは抵
抗９に電流が流れないようにするため、逆接続によるＰ
Ｃカード２の電気的な破壊を、簡単な構成で安価に防止
することができると共に、ＰＣカード２を正常に挿入し
た場合の抵抗９における消費電流を低減させ、情報処理
機器２１における消費電流を低減させることができる。
ＰＣカードシステム装置２５は、ＰＣカード２が情報処
理機器２１に逆接続されたか否かの判定を行うことがで
き、ＰＣカード２が情報処理機器２１に正常に接続され
たときを除いて、機器側コネクタ６からの各信号の出力
を停止させ、ＰＣカード２が正常に接続されたときは抵
抗９に電流が流れないようにするため、逆接続によるＰ
Ｃカード２の電気的な破壊を、簡単な構成で安価に防止
することができると共に、ＰＣカード２を正常に挿入し
た場合の抵抗９における消費電流を低減させ、情報処理
機器２１における消費電流を低減させることができる。
【００３２】実施の形態３．上記実施の形態１及び実施
の形態２においては、ＰＣカード２が情報処理機器に接
続されていない場合においても、機器側コネクタ６のＶ
cc1に電源電圧Ｖccが印加されていたが、ＰＣカード２
が情報処理機器に接続されていない場合は、機器側コネ
クタ６のＶcc1に電源電圧Ｖccを印加しないようにした
ものを本発明の実施の形態３とする。
の形態２においては、ＰＣカード２が情報処理機器に接
続されていない場合においても、機器側コネクタ６のＶ
cc1に電源電圧Ｖccが印加されていたが、ＰＣカード２
が情報処理機器に接続されていない場合は、機器側コネ
クタ６のＶcc1に電源電圧Ｖccを印加しないようにした
ものを本発明の実施の形態３とする。
【００３３】図５は、本発明の実施の形態３におけるＰ
Ｃカードシステム装置を示した概略のブロック図であ
り、ＰＣカード２が情報処理機器に逆接続された場合を
示している。なお、図５では、上記図１及び図３と同じ
ものは同じ符号で示しており、ここではその説明を省略
すると共に、上記図３との相違点のみ説明する。また、
図５においても、カード側コネクタ５及び機器側コネク
タ６において、説明を分かりやすくするために、図示し
た以外の端子及びピンは省略している。
Ｃカードシステム装置を示した概略のブロック図であ
り、ＰＣカード２が情報処理機器に逆接続された場合を
示している。なお、図５では、上記図１及び図３と同じ
ものは同じ符号で示しており、ここではその説明を省略
すると共に、上記図３との相違点のみ説明する。また、
図５においても、カード側コネクタ５及び機器側コネク
タ６において、説明を分かりやすくするために、図示し
た以外の端子及びピンは省略している。
【００３４】図５における図３との相違点は、図３の情
報処理機器２１に、制御信号でスイッチング動作が制御
されるスイッチ３１と、１つの２入力ＮＯＲ回路３２
と、２つの２入力ＮＡＮＤ回路３３，３４と、４つのプ
ルアップ抵抗３５，３６，３７，３８を追加したことに
あり、これに伴って、図３の情報処理機器２１を情報処
理機器３０とし、図３のＰＣカードシステム装置２５を
ＰＣカードシステム装置４０としたことにある。
報処理機器２１に、制御信号でスイッチング動作が制御
されるスイッチ３１と、１つの２入力ＮＯＲ回路３２
と、２つの２入力ＮＡＮＤ回路３３，３４と、４つのプ
ルアップ抵抗３５，３６，３７，３８を追加したことに
あり、これに伴って、図３の情報処理機器２１を情報処
理機器３０とし、図３のＰＣカードシステム装置２５を
ＰＣカードシステム装置４０としたことにある。
【００３５】図５において、カード側コネクタ５の２番
端子及び機器側コネクタ６の２番ピンをＤ3とし、カー
ド側コネクタ５の３３番端子及び機器側コネクタ６の３
３番ピンをＷＰとし、カード側コネクタ５の３６番端子
及び機器側コネクタ６の３６番ピンをＣＤ1とし、カー
ド側コネクタ５の６７番端子及び機器側コネクタ６の６
７番ピンをＣＤ2とする。カード側コネクタ５のＣＤ1及
びＣＤ2は、ＰＣカード２内でそれぞれアース端子に接
続されており、該アース端子はＰＣカード２が情報処理
機器３０に接続された際に、情報処理機器３０のアース
に接続される。なお、図５において、上記スイッチ３１
は第３スイッチング手段をなし、上記ＮＯＲ回路３２及
びＮＡＮＤ回路３３，３４は接続判定手段をなす。
端子及び機器側コネクタ６の２番ピンをＤ3とし、カー
ド側コネクタ５の３３番端子及び機器側コネクタ６の３
３番ピンをＷＰとし、カード側コネクタ５の３６番端子
及び機器側コネクタ６の３６番ピンをＣＤ1とし、カー
ド側コネクタ５の６７番端子及び機器側コネクタ６の６
７番ピンをＣＤ2とする。カード側コネクタ５のＣＤ1及
びＣＤ2は、ＰＣカード２内でそれぞれアース端子に接
続されており、該アース端子はＰＣカード２が情報処理
機器３０に接続された際に、情報処理機器３０のアース
に接続される。なお、図５において、上記スイッチ３１
は第３スイッチング手段をなし、上記ＮＯＲ回路３２及
びＮＡＮＤ回路３３，３４は接続判定手段をなす。
【００３６】上記スイッチ３１の一方の端子は直流電源
Ｖccに接続され、他方の端子は、機器側コネクタ６のＶ
cc1に接続されると共にスイッチ７の一方の端子に接続
される。スイッチ７の他方の端子は、接続状態判定部８
の入力端子、スイッチ２０の一方の端子及び機器側コネ
クタ６のＶcc2に接続されている。上記スイッチ３１
は、ＮＯＲ回路３２の出力信号によってスイッチング動
作が制御される。ＮＯＲ回路３２の一方の入力端子はＮ
ＡＮＤ回路３３の出力端子に接続され、他方の入力端子
はＮＡＮＤ回路３４の出力端子に接続される。
Ｖccに接続され、他方の端子は、機器側コネクタ６のＶ
cc1に接続されると共にスイッチ７の一方の端子に接続
される。スイッチ７の他方の端子は、接続状態判定部８
の入力端子、スイッチ２０の一方の端子及び機器側コネ
クタ６のＶcc2に接続されている。上記スイッチ３１
は、ＮＯＲ回路３２の出力信号によってスイッチング動
作が制御される。ＮＯＲ回路３２の一方の入力端子はＮ
ＡＮＤ回路３３の出力端子に接続され、他方の入力端子
はＮＡＮＤ回路３４の出力端子に接続される。
【００３７】ＮＡＮＤ回路３３の一方の入力端子は、機
器側コネクタ６のＣＤ1に接続されると共に抵抗３５を
介して直流電源Ｖccに接続され、他方の入力端子は、機
器側コネクタ６のＣＤ2に接続されると共に抵抗３６を
介して直流電源Ｖccに接続される。また、ＮＡＮＤ回路
３４の一方の入力端子は、機器側コネクタ６のＤ3に接
続されると共に抵抗３７を介して直流電源Ｖccに接続さ
れ、他方の入力端子は、機器側コネクタ６のＷＰに接続
されると共に抵抗３８を介して直流電源Ｖccに接続され
る。
器側コネクタ６のＣＤ1に接続されると共に抵抗３５を
介して直流電源Ｖccに接続され、他方の入力端子は、機
器側コネクタ６のＣＤ2に接続されると共に抵抗３６を
介して直流電源Ｖccに接続される。また、ＮＡＮＤ回路
３４の一方の入力端子は、機器側コネクタ６のＤ3に接
続されると共に抵抗３７を介して直流電源Ｖccに接続さ
れ、他方の入力端子は、機器側コネクタ６のＷＰに接続
されると共に抵抗３８を介して直流電源Ｖccに接続され
る。
【００３８】上記のような構成において、ＰＣカード２
が情報処理機器３０に挿入されていない場合、機器側コ
ネクタ６のＣＤ1、ＣＤ2、Ｄ3及びＷＰはそれぞれ
「Ｈ」レベルとなり、ＮＡＮＤ回路３３及び３４の出力
端子はそれぞれ「Ｌ」レベルとなる。このことから、Ｎ
ＯＲ回路３２の出力端子は「Ｈ」レベルとなり、スイッ
チ３１は遮断状態となり、機器側コネクタ６のＶcc1に
は電源電圧Ｖccが印加されることはない。
が情報処理機器３０に挿入されていない場合、機器側コ
ネクタ６のＣＤ1、ＣＤ2、Ｄ3及びＷＰはそれぞれ
「Ｈ」レベルとなり、ＮＡＮＤ回路３３及び３４の出力
端子はそれぞれ「Ｌ」レベルとなる。このことから、Ｎ
ＯＲ回路３２の出力端子は「Ｈ」レベルとなり、スイッ
チ３１は遮断状態となり、機器側コネクタ６のＶcc1に
は電源電圧Ｖccが印加されることはない。
【００３９】ここで、ＰＣカード２が情報処理機器３０
に正常に接続されて、機器側コネクタ６にカード側コネ
クタ５が正常に接続されると、カード側コネクタ５及び
機器側コネクタ６における、各ＣＤ1、各ＣＤ2、各Ｄ3
及び各ＷＰはそれぞれ互いに接続され、カード側コネク
タ５のＣＤ1及びＣＤ2がそれぞれ接地されることから、
ＮＡＮＤ回路３３の出力端子は「Ｈ」レベルとなり、Ｎ
ＡＮＤ回路３４の出力端子の信号レベルに関係なくＮＯ
Ｒ回路３２の出力端子は「Ｌ」レベルとなり、スイッチ
３１は導通状態となる。
に正常に接続されて、機器側コネクタ６にカード側コネ
クタ５が正常に接続されると、カード側コネクタ５及び
機器側コネクタ６における、各ＣＤ1、各ＣＤ2、各Ｄ3
及び各ＷＰはそれぞれ互いに接続され、カード側コネク
タ５のＣＤ1及びＣＤ2がそれぞれ接地されることから、
ＮＡＮＤ回路３３の出力端子は「Ｈ」レベルとなり、Ｎ
ＡＮＤ回路３４の出力端子の信号レベルに関係なくＮＯ
Ｒ回路３２の出力端子は「Ｌ」レベルとなり、スイッチ
３１は導通状態となる。
【００４０】一方、ＰＣカード２が情報処理機器３０に
逆接続されると、機器側コネクタ６にカード側コネクタ
５が逆接続され、機器側コネクタ６のＣＤ1にはカード
側コネクタ５のＷＰが、機器側コネクタ６のＣＤ2には
カード側コネクタ５のＤ3が、機器側コネクタ６のＤ3に
はカード側コネクタ５のＣＤ2が、機器側コネクタ６の
ＷＰにはカード側コネクタ５のＣＤ1が接続され、カー
ド側コネクタ５のＣＤ1及びＣＤ2がそれぞれ接地される
ことから、ＮＡＮＤ回路３４の出力端子は「Ｈ」レベル
となり、ＮＡＮＤ回路３３の出力端子の信号レベルに関
係なくＮＯＲ回路３２の出力端子は「Ｌ」レベルとな
り、スイッチ３１は導通状態となる。なお、機器側コネ
クタ６にカード側コネクタ５が逆接続された場合におけ
る、接続状態判定部８及びインタフェース制御部２２の
動作は、上記実施の形態２と同じであるのでその説明を
省略する。
逆接続されると、機器側コネクタ６にカード側コネクタ
５が逆接続され、機器側コネクタ６のＣＤ1にはカード
側コネクタ５のＷＰが、機器側コネクタ６のＣＤ2には
カード側コネクタ５のＤ3が、機器側コネクタ６のＤ3に
はカード側コネクタ５のＣＤ2が、機器側コネクタ６の
ＷＰにはカード側コネクタ５のＣＤ1が接続され、カー
ド側コネクタ５のＣＤ1及びＣＤ2がそれぞれ接地される
ことから、ＮＡＮＤ回路３４の出力端子は「Ｈ」レベル
となり、ＮＡＮＤ回路３３の出力端子の信号レベルに関
係なくＮＯＲ回路３２の出力端子は「Ｌ」レベルとな
り、スイッチ３１は導通状態となる。なお、機器側コネ
クタ６にカード側コネクタ５が逆接続された場合におけ
る、接続状態判定部８及びインタフェース制御部２２の
動作は、上記実施の形態２と同じであるのでその説明を
省略する。
【００４１】次に、図６は、上記図５で示したＰＣカー
ドシステム装置４０における動作例を示したフローチャ
ートである。図６において、最初にステップＳ２１で、
初期状態として、インタフェース制御部２２は、スイッ
チ７及び３１を遮断状態にしスイッチ２０を導通状態に
して、機器側コネクタ６から出力されるすべての信号の
出力を停止させている。次に、ステップＳ２２で、ＮＯ
Ｒ回路３２の出力端子が「Ｌ」レベルであるか否かを、
すなわち、ＰＣカード２が情報処理機器３０のカードス
ロットに挿入され、カード側コネクタ５が機器側コネク
タ６に接続されているか否かを判断し、ＮＯＲ回路３２
の出力端子が「Ｌ」レベルである場合（ＹＥＳ）、ステ
ップＳ２３に進み、ＮＯＲ回路３２の出力端子が「Ｈ」
レベルである場合（ＮＯ）、ステップＳ２２に戻る。
ドシステム装置４０における動作例を示したフローチャ
ートである。図６において、最初にステップＳ２１で、
初期状態として、インタフェース制御部２２は、スイッ
チ７及び３１を遮断状態にしスイッチ２０を導通状態に
して、機器側コネクタ６から出力されるすべての信号の
出力を停止させている。次に、ステップＳ２２で、ＮＯ
Ｒ回路３２の出力端子が「Ｌ」レベルであるか否かを、
すなわち、ＰＣカード２が情報処理機器３０のカードス
ロットに挿入され、カード側コネクタ５が機器側コネク
タ６に接続されているか否かを判断し、ＮＯＲ回路３２
の出力端子が「Ｌ」レベルである場合（ＹＥＳ）、ステ
ップＳ２３に進み、ＮＯＲ回路３２の出力端子が「Ｈ」
レベルである場合（ＮＯ）、ステップＳ２２に戻る。
【００４２】ステップＳ２３で、スイッチ３１は導通状
態となって、ステップＳ２４に進み、ステップＳ２４
で、接続状態判定部８は、機器側コネクタ６のＶcc2が
「Ｈ」レベルとなり、入力端子に入力される信号レベル
が「Ｈ」レベルであるか否かを判定し、すなわち、ＰＣ
カード２のカード側コネクタ５が機器側コネクタ６に正
常に接続されたか否かを判定し、信号レベルが「Ｈ」レ
ベルの場合（ＹＥＳ）、ステップＳ２５に進む。
態となって、ステップＳ２４に進み、ステップＳ２４
で、接続状態判定部８は、機器側コネクタ６のＶcc2が
「Ｈ」レベルとなり、入力端子に入力される信号レベル
が「Ｈ」レベルであるか否かを判定し、すなわち、ＰＣ
カード２のカード側コネクタ５が機器側コネクタ６に正
常に接続されたか否かを判定し、信号レベルが「Ｈ」レ
ベルの場合（ＹＥＳ）、ステップＳ２５に進む。
【００４３】ステップＳ２５で、接続状態判定部８は、
カード側コネクタ５が機器側コネクタ６に正常に接続さ
れたと判定し、該判定をインタフェース制御部２２に出
力して、ステップＳ２６に進む。ステップＳ２６で、イ
ンタフェース制御部２２は、接続状態判定部８から入力
された、ＰＣカード２が正常に接続されたという判定に
従って、機器側コネクタ６の各出力ピンから出力信号を
出力させると共に、スイッチ７を導通状態にしスイッチ
２０を遮断状態にして、本フローは終了する。また、上
記ステップＳ２４で、入力された信号の信号レベルが
「Ｌ」レベルの場合（ＮＯ）、ステップＳ２７に進み、
ステップＳ２７で、接続状態判定部８は、ＰＣカード２
が逆接続されたと判定して、該判定をインタフェース制
御部２２に出力した後、ステップＳ２４に戻る。
カード側コネクタ５が機器側コネクタ６に正常に接続さ
れたと判定し、該判定をインタフェース制御部２２に出
力して、ステップＳ２６に進む。ステップＳ２６で、イ
ンタフェース制御部２２は、接続状態判定部８から入力
された、ＰＣカード２が正常に接続されたという判定に
従って、機器側コネクタ６の各出力ピンから出力信号を
出力させると共に、スイッチ７を導通状態にしスイッチ
２０を遮断状態にして、本フローは終了する。また、上
記ステップＳ２４で、入力された信号の信号レベルが
「Ｌ」レベルの場合（ＮＯ）、ステップＳ２７に進み、
ステップＳ２７で、接続状態判定部８は、ＰＣカード２
が逆接続されたと判定して、該判定をインタフェース制
御部２２に出力した後、ステップＳ２４に戻る。
【００４４】このようにして、本実施の形態３における
ＰＣカードシステム装置４０は、ＰＣカード２が情報処
理機器３０に接続された否かの判定に加えて、ＰＣカー
ド２が情報処理機器３０に逆接続されたか否かの判定を
も行うことができ、ＰＣカード２が情報処理機器３０に
正常に接続されたときを除いて、機器側コネクタ６から
の各信号の出力を停止させる。更に、ＰＣカード２が正
常に接続されたときは抵抗９に電流が流れないように
し、ＰＣカード２が情報処理機器３０に接続されていな
いときには、機器側コネクタ６のＶcc1及びＶcc2に電源
電圧Ｖccが印加されないようする。
ＰＣカードシステム装置４０は、ＰＣカード２が情報処
理機器３０に接続された否かの判定に加えて、ＰＣカー
ド２が情報処理機器３０に逆接続されたか否かの判定を
も行うことができ、ＰＣカード２が情報処理機器３０に
正常に接続されたときを除いて、機器側コネクタ６から
の各信号の出力を停止させる。更に、ＰＣカード２が正
常に接続されたときは抵抗９に電流が流れないように
し、ＰＣカード２が情報処理機器３０に接続されていな
いときには、機器側コネクタ６のＶcc1及びＶcc2に電源
電圧Ｖccが印加されないようする。
【００４５】これらのことから、逆接続によるＰＣカー
ド２の電気的な破壊を、簡単な構成で安価に防止するこ
とができると共に、ＰＣカード２を正常に挿入した場合
の抵抗９における消費電流を低減させ、情報処理機器３
０における消費電流を低減させることができる。更に、
ＰＣカード２が情報処理機器３０に接続されていない状
態において、外部からのノイズが機器側コネクタ６のＶ
cc1及びＶcc2から情報処理機器３０の電源ラインに入る
ことを防ぐことができる。
ド２の電気的な破壊を、簡単な構成で安価に防止するこ
とができると共に、ＰＣカード２を正常に挿入した場合
の抵抗９における消費電流を低減させ、情報処理機器３
０における消費電流を低減させることができる。更に、
ＰＣカード２が情報処理機器３０に接続されていない状
態において、外部からのノイズが機器側コネクタ６のＶ
cc1及びＶcc2から情報処理機器３０の電源ラインに入る
ことを防ぐことができる。
【００４６】実施の形態４．図７は、本発明の実施の形
態４におけるＰＣカードシステム装置を示した概略のブ
ロック図であり、ＰＣカード２が情報処理機器に逆接続
された場合を示している。なお、図７では、上記図５と
同じものは同じ符号で示しており、ここではその説明を
省略すると共に、図５との相違点のみ説明する。また、
図７においても、カード側コネクタ５及び機器側コネク
タ６において、説明を分かりやすくするために、図示し
た以外の端子及びピンは省略している。
態４におけるＰＣカードシステム装置を示した概略のブ
ロック図であり、ＰＣカード２が情報処理機器に逆接続
された場合を示している。なお、図７では、上記図５と
同じものは同じ符号で示しており、ここではその説明を
省略すると共に、図５との相違点のみ説明する。また、
図７においても、カード側コネクタ５及び機器側コネク
タ６において、説明を分かりやすくするために、図示し
た以外の端子及びピンは省略している。
【００４７】図７における図５との相違点は、スイッチ
７，２０，３１、接続状態判定部８、抵抗９及びＮＯＲ
回路３２を廃止し、制御信号でスイッチング動作が制御
されるスイッチ５１と、ＰＣカード２の接続状態を判定
する接続状態判定部５２とを追加したことにあり、これ
らに伴って、図５のインタフェース制御部２２をインタ
フェース制御部５３に、図５の情報処理機器３０を情報
処理機器５５に、図５のＰＣカードシステム装置４０を
ＰＣカードシステム装置５０にしたことにある。
７，２０，３１、接続状態判定部８、抵抗９及びＮＯＲ
回路３２を廃止し、制御信号でスイッチング動作が制御
されるスイッチ５１と、ＰＣカード２の接続状態を判定
する接続状態判定部５２とを追加したことにあり、これ
らに伴って、図５のインタフェース制御部２２をインタ
フェース制御部５３に、図５の情報処理機器３０を情報
処理機器５５に、図５のＰＣカードシステム装置４０を
ＰＣカードシステム装置５０にしたことにある。
【００４８】図７において、上記スイッチ５１の一方の
端子は直流電源Ｖccに接続され、他方の端子は、機器側
コネクタ６のＶcc1及びＶcc２に接続される。ＮＡＮＤ
回路３３及び３４の各出力端子はそれぞれ接続状態判定
部５２に接続され、接続状態判定部５２はインタフェー
ス制御部５３に接続されている。上記接続状態判定部５
２は、ＮＡＮＤ回路３３及び３４の各出力端子の信号レ
ベルに応じて、ＰＣカード２が情報処理機器５５に接続
されたか否か、及び正常に接続されたか否かの判定を行
い、判定した結果をインタフェース制御部５３に出力す
る。
端子は直流電源Ｖccに接続され、他方の端子は、機器側
コネクタ６のＶcc1及びＶcc２に接続される。ＮＡＮＤ
回路３３及び３４の各出力端子はそれぞれ接続状態判定
部５２に接続され、接続状態判定部５２はインタフェー
ス制御部５３に接続されている。上記接続状態判定部５
２は、ＮＡＮＤ回路３３及び３４の各出力端子の信号レ
ベルに応じて、ＰＣカード２が情報処理機器５５に接続
されたか否か、及び正常に接続されたか否かの判定を行
い、判定した結果をインタフェース制御部５３に出力す
る。
【００４９】インタフェース制御部５３は、接続状態判
定部５２からの判定結果に応じて、上記スイッチ５１の
スイッチング動作を制御すると共に、機器側コネクタ６
からの各信号の出力の制御を行う。なお、図７におい
て、上記スイッチ５１は第４スイッチング手段をなし、
上記ＮＡＮＤ回路３３，３４及び接続状態判定部５２は
接続状態判定手段をなし、インタフェース制御部５３は
インタフェース制御手段をなす。
定部５２からの判定結果に応じて、上記スイッチ５１の
スイッチング動作を制御すると共に、機器側コネクタ６
からの各信号の出力の制御を行う。なお、図７におい
て、上記スイッチ５１は第４スイッチング手段をなし、
上記ＮＡＮＤ回路３３，３４及び接続状態判定部５２は
接続状態判定手段をなし、インタフェース制御部５３は
インタフェース制御手段をなす。
【００５０】このような構成において、初期状態とし
て、ＰＣカード２が情報処理機器５５に接続されていな
い場合、機器側コネクタ６のＣＤ1、ＣＤ2、Ｄ3及びＷ
Ｐはそれぞれ「Ｈ」レベルとなり、ＮＡＮＤ回路３３及
び３４の出力端子はそれぞれ「Ｌ」レベルとなる。この
ことから、接続状態判定部５２は、ＰＣカード２が情報
処理機器５５に接続されていないと判定し、該判定をイ
ンタフェース制御部５３に出力する。インタフェース制
御部５３は、接続状態判定部５２によるＰＣカード２が
接続されていないとの判定に従って、スイッチ５１を遮
断状態にすると共に機器側コネクタ６からの各信号の出
力を停止させる。
て、ＰＣカード２が情報処理機器５５に接続されていな
い場合、機器側コネクタ６のＣＤ1、ＣＤ2、Ｄ3及びＷ
Ｐはそれぞれ「Ｈ」レベルとなり、ＮＡＮＤ回路３３及
び３４の出力端子はそれぞれ「Ｌ」レベルとなる。この
ことから、接続状態判定部５２は、ＰＣカード２が情報
処理機器５５に接続されていないと判定し、該判定をイ
ンタフェース制御部５３に出力する。インタフェース制
御部５３は、接続状態判定部５２によるＰＣカード２が
接続されていないとの判定に従って、スイッチ５１を遮
断状態にすると共に機器側コネクタ６からの各信号の出
力を停止させる。
【００５１】ここで、ＰＣカード２が情報処理機器５５
に正常に接続されると、カード側コネクタ５及び機器側
コネクタ６における、各ＣＤ1、各ＣＤ2、各Ｄ3及び各
ＷＰはそれぞれ互いに接続され、カード側コネクタ５の
ＣＤ1及びＣＤ2がそれぞれ接地されることから、ＮＡＮ
Ｄ回路３３の出力端子は「Ｈ」レベルとなり、ＮＡＮＤ
回路３４の出力端子は「Ｌ」レベルとなる。このことか
ら、接続状態判定部５２は、ＰＣカード２が情報処理機
器５５に正常に接続されたと判定し、該判定をインタフ
ェース制御部５３に出力する。インタフェース制御部５
３は、接続状態判定部５２によるＰＣカード２が正常に
接続されたとの判定に従って、スイッチ５１を導通状態
にすると共に機器側コネクタ６からの各信号の出力停止
状態を解除する。
に正常に接続されると、カード側コネクタ５及び機器側
コネクタ６における、各ＣＤ1、各ＣＤ2、各Ｄ3及び各
ＷＰはそれぞれ互いに接続され、カード側コネクタ５の
ＣＤ1及びＣＤ2がそれぞれ接地されることから、ＮＡＮ
Ｄ回路３３の出力端子は「Ｈ」レベルとなり、ＮＡＮＤ
回路３４の出力端子は「Ｌ」レベルとなる。このことか
ら、接続状態判定部５２は、ＰＣカード２が情報処理機
器５５に正常に接続されたと判定し、該判定をインタフ
ェース制御部５３に出力する。インタフェース制御部５
３は、接続状態判定部５２によるＰＣカード２が正常に
接続されたとの判定に従って、スイッチ５１を導通状態
にすると共に機器側コネクタ６からの各信号の出力停止
状態を解除する。
【００５２】一方、ＰＣカード２が情報処理機器５５に
逆接続され、機器側コネクタ６のＣＤ1にはカード側コ
ネクタ５のＷＰが、機器側コネクタ６のＣＤ2にはカー
ド側コネクタ５のＤ3が、機器側コネクタ６のＤ3にはカ
ード側コネクタ５のＣＤ2が、機器側コネクタ６のＷＰ
にはカード側コネクタ５のＣＤ1が接続されると、カー
ド側コネクタ５のＣＤ1及びＣＤ2がそれぞれ接地される
ことから、ＮＡＮＤ回路３３の出力端子は「Ｌ」レベル
となり、ＮＡＮＤ回路３４の出力端子は「Ｈ」レベルと
なる。このことから、接続状態判定部５２は、ＰＣカー
ド２が情報処理機器５５に逆接続されたと判定し、該判
定をインタフェース制御部５３に出力する。インタフェ
ース制御部５３は、接続状態判定部５２によるＰＣカー
ド２が逆接続されたとの判定に対して、上記スイッチ５
１を遮断状態にすると共に機器側コネクタ６からの各信
号の出力を停止させる。
逆接続され、機器側コネクタ６のＣＤ1にはカード側コ
ネクタ５のＷＰが、機器側コネクタ６のＣＤ2にはカー
ド側コネクタ５のＤ3が、機器側コネクタ６のＤ3にはカ
ード側コネクタ５のＣＤ2が、機器側コネクタ６のＷＰ
にはカード側コネクタ５のＣＤ1が接続されると、カー
ド側コネクタ５のＣＤ1及びＣＤ2がそれぞれ接地される
ことから、ＮＡＮＤ回路３３の出力端子は「Ｌ」レベル
となり、ＮＡＮＤ回路３４の出力端子は「Ｈ」レベルと
なる。このことから、接続状態判定部５２は、ＰＣカー
ド２が情報処理機器５５に逆接続されたと判定し、該判
定をインタフェース制御部５３に出力する。インタフェ
ース制御部５３は、接続状態判定部５２によるＰＣカー
ド２が逆接続されたとの判定に対して、上記スイッチ５
１を遮断状態にすると共に機器側コネクタ６からの各信
号の出力を停止させる。
【００５３】なお、ＮＡＮＤ回路３３及び３４の出力端
子が共に「Ｈ」レベルとなった場合、接続状態判定部５
２は、何らかの異常が発生しているものと判定し、該判
定をインタフェース制御部５３に出力し、インタフェー
ス制御部５３は、ＰＣカード２が逆接続された場合と同
様の動作を行う。
子が共に「Ｈ」レベルとなった場合、接続状態判定部５
２は、何らかの異常が発生しているものと判定し、該判
定をインタフェース制御部５３に出力し、インタフェー
ス制御部５３は、ＰＣカード２が逆接続された場合と同
様の動作を行う。
【００５４】次に、図８は、上記図７で示したＰＣカー
ドシステム装置５０における動作例を示したフローチャ
ートである。図８において、最初にステップＳ３１で、
初期状態として、インタフェース制御部５３は、スイッ
チ５１を遮断状態にすると共に、機器側コネクタ６から
出力されるすべての信号の出力を停止させている。次
に、ステップＳ３２で、接続状態判定部５２は、ＮＡＮ
Ｄ回路３３及び３４の各出力端子がすべて「Ｌ」レベル
であるか否かを調べ、すなわち、ＰＣカード２が情報処
理機器５５に接続されているか否かを調べ、ＮＡＮＤ回
路３３及び３４の各出力端子がすべて「Ｌ」レベルであ
る場合（ＹＥＳ）、ステップＳ３３で、接続状態判定部
５２は、ＰＣカード２が情報処理機器５５に接続されて
いないと判定した後、ステップＳ３２に戻る。
ドシステム装置５０における動作例を示したフローチャ
ートである。図８において、最初にステップＳ３１で、
初期状態として、インタフェース制御部５３は、スイッ
チ５１を遮断状態にすると共に、機器側コネクタ６から
出力されるすべての信号の出力を停止させている。次
に、ステップＳ３２で、接続状態判定部５２は、ＮＡＮ
Ｄ回路３３及び３４の各出力端子がすべて「Ｌ」レベル
であるか否かを調べ、すなわち、ＰＣカード２が情報処
理機器５５に接続されているか否かを調べ、ＮＡＮＤ回
路３３及び３４の各出力端子がすべて「Ｌ」レベルであ
る場合（ＹＥＳ）、ステップＳ３３で、接続状態判定部
５２は、ＰＣカード２が情報処理機器５５に接続されて
いないと判定した後、ステップＳ３２に戻る。
【００５５】上記ステップＳ３２で、ＮＡＮＤ回路３３
及び３４の各出力端子がすべて「Ｌ」レベルでない場合
（ＮＯ）、ステップＳ３４で、接続状態判定部５２は、
ＰＣカード２が情報処理機器５５に接続されていると判
定した後、ステップＳ３５に進む。ステップＳ３５で、
接続状態判定部５２は、ＮＡＮＤ回路３３の出力端子が
「Ｈ」レベルであり、かつＮＡＮＤ回路３４の出力端子
が「Ｌ」レベルであるか否かを調べ、すなわち、ＰＣカ
ード２が情報処理機器５５に正常に接続されたか否かを
調べ、ＮＡＮＤ回路３３の出力端子が「Ｈ」レベルであ
り、かつＮＡＮＤ回路３４の出力端子が「Ｌ」レベルで
ある場合（ＹＥＳ）、ステップＳ３６で、接続状態判定
部５２は、ＰＣカード２が正常に接続されたと判定し、
該判定をインタフェース制御部５３に出力して、ステッ
プＳ３７に進む。
及び３４の各出力端子がすべて「Ｌ」レベルでない場合
（ＮＯ）、ステップＳ３４で、接続状態判定部５２は、
ＰＣカード２が情報処理機器５５に接続されていると判
定した後、ステップＳ３５に進む。ステップＳ３５で、
接続状態判定部５２は、ＮＡＮＤ回路３３の出力端子が
「Ｈ」レベルであり、かつＮＡＮＤ回路３４の出力端子
が「Ｌ」レベルであるか否かを調べ、すなわち、ＰＣカ
ード２が情報処理機器５５に正常に接続されたか否かを
調べ、ＮＡＮＤ回路３３の出力端子が「Ｈ」レベルであ
り、かつＮＡＮＤ回路３４の出力端子が「Ｌ」レベルで
ある場合（ＹＥＳ）、ステップＳ３６で、接続状態判定
部５２は、ＰＣカード２が正常に接続されたと判定し、
該判定をインタフェース制御部５３に出力して、ステッ
プＳ３７に進む。
【００５６】インタフェース制御部５３は、ステップＳ
３７で、スイッチ５１を導通状態にし、ステップＳ３８
で、機器側コネクタ６の各出力ピンから出力信号を出力
させて本フローは終了する。また、上記ステップＳ３５
で、ＮＡＮＤ回路３３の出力端子が「Ｌ」レベルであり
かつＮＡＮＤ回路３４の出力端子が「Ｈ」レベルである
か、又はＮＡＮＤ回路３３及び３４の各出力端子がすべ
て「Ｈ」レベルである場合（ＮＯ）、ステップＳ３９
で、接続状態判定部５２は、ＰＣカード２が逆接続され
ている等して正常に接続されていないと判定して、該判
定をインタフェース制御部５３に出力した後、ステップ
Ｓ３５に戻る。
３７で、スイッチ５１を導通状態にし、ステップＳ３８
で、機器側コネクタ６の各出力ピンから出力信号を出力
させて本フローは終了する。また、上記ステップＳ３５
で、ＮＡＮＤ回路３３の出力端子が「Ｌ」レベルであり
かつＮＡＮＤ回路３４の出力端子が「Ｈ」レベルである
か、又はＮＡＮＤ回路３３及び３４の各出力端子がすべ
て「Ｈ」レベルである場合（ＮＯ）、ステップＳ３９
で、接続状態判定部５２は、ＰＣカード２が逆接続され
ている等して正常に接続されていないと判定して、該判
定をインタフェース制御部５３に出力した後、ステップ
Ｓ３５に戻る。
【００５７】このようにして、本実施の形態４における
ＰＣカードシステム装置５０は、ＰＣカード２が情報処
理機器５５に接続されたか否かの判定に加えて、ＰＣカ
ード２が情報処理機器５５に逆接続されたか否かの判定
をも行うことができ、ＰＣカード２が情報処理機器５５
に正常に接続されたときを除いて、機器側コネクタ６か
らの各信号の出力を停止させると共に、機器側コネクタ
６のＶcc1及びＶcc2に電源電圧Ｖccが印加されないよう
にするため、逆接続によるＰＣカード２の電気的な破壊
を、簡単な構成で安価に防止することができ、ＰＣカー
ド２が情報処理機器５５に挿入されていない状態におい
て、外部からのノイズが機器側コネクタ６のＶcc1及び
Ｖcc2から情報処理機器５５の電源ラインに入ることを
防ぐことができる。
ＰＣカードシステム装置５０は、ＰＣカード２が情報処
理機器５５に接続されたか否かの判定に加えて、ＰＣカ
ード２が情報処理機器５５に逆接続されたか否かの判定
をも行うことができ、ＰＣカード２が情報処理機器５５
に正常に接続されたときを除いて、機器側コネクタ６か
らの各信号の出力を停止させると共に、機器側コネクタ
６のＶcc1及びＶcc2に電源電圧Ｖccが印加されないよう
にするため、逆接続によるＰＣカード２の電気的な破壊
を、簡単な構成で安価に防止することができ、ＰＣカー
ド２が情報処理機器５５に挿入されていない状態におい
て、外部からのノイズが機器側コネクタ６のＶcc1及び
Ｖcc2から情報処理機器５５の電源ラインに入ることを
防ぐことができる。
【００５８】なお、上記実施の形態１から実施の形態４
で示したそれぞれのＰＣカードシステム装置における各
構成及び各機能を組み合わせて使用してもよく、例え
ば、上記実施の形態２のＰＣカードシステム装置２５、
及び実施の形態４のＰＣカードシステム装置５０を組み
合わせて使用した場合、インタフェース制御部には接続
状態判定部８及び５２が接続されており、接続状態判定
部８及び５２のいずれか一方がＰＣカードの逆接続状態
を判定すると、インタフェース制御部は、スイッチ７及
び５１を遮断状態にしスイッチ２０を導通状態にすると
共に、機器側コネクタ６からの各信号の出力を停止させ
る。
で示したそれぞれのＰＣカードシステム装置における各
構成及び各機能を組み合わせて使用してもよく、例え
ば、上記実施の形態２のＰＣカードシステム装置２５、
及び実施の形態４のＰＣカードシステム装置５０を組み
合わせて使用した場合、インタフェース制御部には接続
状態判定部８及び５２が接続されており、接続状態判定
部８及び５２のいずれか一方がＰＣカードの逆接続状態
を判定すると、インタフェース制御部は、スイッチ７及
び５１を遮断状態にしスイッチ２０を導通状態にすると
共に、機器側コネクタ６からの各信号の出力を停止させ
る。
【００５９】
【発明の効果】上記の説明から明らかなように、本発明
のＰＣカードシステム装置によれば、接続状態判定手段
が、機器側接続手段における少なくとも１つの端子の信
号レベルから、ＰＣカードが逆接続状態であると判定す
ると、インタフェース制御手段は、機器側接続手段から
の各信号の出力を停止させる。具体的には、機器側接続
手段において、１７番端子及び５１番端子のうち、一方
の端子Ｖcc1が情報処理機器の電源に接続され、他方の
端子Ｖcc2が第１スイッチング手段を介して情報処理機
器の電源に接続されると共にプルダウン抵抗が接続され
た場合、接続状態判定手段は、端子Ｖcc2が「Ｌ」レベ
ルのとき、ＰＣカードは逆接続状態であると判定し、端
子Ｖcc2が「Ｈ」レベルのとき、ＰＣカードは正常に接
続されたと判定し、上記インタフェース制御手段は、Ｐ
Ｃカードが正常に接続されたと接続状態判定手段が判定
したときのみ、第１スイッチング手段を導通状態にす
る。
のＰＣカードシステム装置によれば、接続状態判定手段
が、機器側接続手段における少なくとも１つの端子の信
号レベルから、ＰＣカードが逆接続状態であると判定す
ると、インタフェース制御手段は、機器側接続手段から
の各信号の出力を停止させる。具体的には、機器側接続
手段において、１７番端子及び５１番端子のうち、一方
の端子Ｖcc1が情報処理機器の電源に接続され、他方の
端子Ｖcc2が第１スイッチング手段を介して情報処理機
器の電源に接続されると共にプルダウン抵抗が接続され
た場合、接続状態判定手段は、端子Ｖcc2が「Ｌ」レベ
ルのとき、ＰＣカードは逆接続状態であると判定し、端
子Ｖcc2が「Ｈ」レベルのとき、ＰＣカードは正常に接
続されたと判定し、上記インタフェース制御手段は、Ｐ
Ｃカードが正常に接続されたと接続状態判定手段が判定
したときのみ、第１スイッチング手段を導通状態にす
る。
【００６０】このため、ＰＣカードが情報処理機器に逆
接続されたか否かの判定を行うことができ、ＰＣカード
が情報処理機器に正常に接続されたときを除いて、機器
側接続手段からの各信号の出力を停止させるため、逆接
続によるＰＣカードの電気的な破壊を、簡単な構成で安
価に防止することができる。
接続されたか否かの判定を行うことができ、ＰＣカード
が情報処理機器に正常に接続されたときを除いて、機器
側接続手段からの各信号の出力を停止させるため、逆接
続によるＰＣカードの電気的な破壊を、簡単な構成で安
価に防止することができる。
【００６１】更に、上記端子Ｖcc2と上記プルダウン抵
抗間に第２スイッチング手段を設け、上記インタフェー
ス制御手段は、ＰＣカードが正常に接続されたと接続状
態判定手段が判定したときのみ、第２スイッチング手段
を遮断状態にすることによって、ＰＣカードが正常に接
続されたとき、プルダウン抵抗に電流が流れないため、
ＰＣカードを正常に挿入した場合のプルダウン抵抗にお
ける消費電流を低減させ、情報処理機器における消費電
流を低減させることができる。
抗間に第２スイッチング手段を設け、上記インタフェー
ス制御手段は、ＰＣカードが正常に接続されたと接続状
態判定手段が判定したときのみ、第２スイッチング手段
を遮断状態にすることによって、ＰＣカードが正常に接
続されたとき、プルダウン抵抗に電流が流れないため、
ＰＣカードを正常に挿入した場合のプルダウン抵抗にお
ける消費電流を低減させ、情報処理機器における消費電
流を低減させることができる。
【００６２】また、上記のようなＰＣカードシステム装
置に、更に、接続判定手段と、第３スイッチング手段と
を備え、接続判定手段は、機器側接続手段における少な
くとも１つの端子の信号レベルから、ＰＣカードが情報
処理機器に接続されたと判定したときのみ第３スイッチ
ング手段を導通状態にして、機器側接続手段の上記各端
子、具体的には、上記端子Ｖcc1及び上記第１スイッチ
ング手段に電源供給を行う。例えば、接続判定手段は、
機器側接続手段における２番端子、３３番端子、３６番
端子及び６７番端子の各信号レベルに応じてＰＣカード
が情報処理機器に接続されたか否かを判定し、上記２番
端子、３３番端子、３６番端子及び６７番端子にプルア
ップ抵抗をそれぞれ接続した場合、接続判定手段は、上
記２番端子、３３番端子、３６番端子及び６７番端子が
すべて「Ｈ」レベルのときＰＣカードが情報処理機器に
接続されていないと判定し、２番端子及び３３番端子が
共に「Ｌ」レベルのとき、並びに３６番端子及び６７番
端子が共に「Ｌ」レベルのとき、それぞれＰＣカードが
情報処理機器に接続されたと判定する。
置に、更に、接続判定手段と、第３スイッチング手段と
を備え、接続判定手段は、機器側接続手段における少な
くとも１つの端子の信号レベルから、ＰＣカードが情報
処理機器に接続されたと判定したときのみ第３スイッチ
ング手段を導通状態にして、機器側接続手段の上記各端
子、具体的には、上記端子Ｖcc1及び上記第１スイッチ
ング手段に電源供給を行う。例えば、接続判定手段は、
機器側接続手段における２番端子、３３番端子、３６番
端子及び６７番端子の各信号レベルに応じてＰＣカード
が情報処理機器に接続されたか否かを判定し、上記２番
端子、３３番端子、３６番端子及び６７番端子にプルア
ップ抵抗をそれぞれ接続した場合、接続判定手段は、上
記２番端子、３３番端子、３６番端子及び６７番端子が
すべて「Ｈ」レベルのときＰＣカードが情報処理機器に
接続されていないと判定し、２番端子及び３３番端子が
共に「Ｌ」レベルのとき、並びに３６番端子及び６７番
端子が共に「Ｌ」レベルのとき、それぞれＰＣカードが
情報処理機器に接続されたと判定する。
【００６３】このようにして、ＰＣカードが情報処理機
器に接続された否かの判定をも行うことができ、ＰＣカ
ードが情報処理機器に接続されていないときには、機器
側接続手段の上記端子Ｖcc1及び端子Ｖcc2に電源電圧が
印加されないようするため、ＰＣカードが情報処理機器
に接続されていない状態において、機器側接続手段の端
子Ｖcc1及び端子Ｖcc2から情報処理機器の電源ラインへ
の、外部からのノイズの侵入を防ぐことができる。
器に接続された否かの判定をも行うことができ、ＰＣカ
ードが情報処理機器に接続されていないときには、機器
側接続手段の上記端子Ｖcc1及び端子Ｖcc2に電源電圧が
印加されないようするため、ＰＣカードが情報処理機器
に接続されていない状態において、機器側接続手段の端
子Ｖcc1及び端子Ｖcc2から情報処理機器の電源ラインへ
の、外部からのノイズの侵入を防ぐことができる。
【００６４】また、上記第３スイッチング手段の代わり
に、第４スイッチング手段を備え、インタフェース制御
部は、ＰＣカードが情報処理機器に正常に接続されたと
接続状態判定手段が判定したときのみ、上記第４スイッ
チング手段を導通状態にして、機器側接続手段の上記各
端子、具体的には、上記端子Ｖcc1及び上記第１スイッ
チング手段に電源供給を行う。例えば、接続状態判定手
段は、機器側接続手段における２番端子、３３番端子、
３６番端子及び６７番端子の各信号レベルに応じてＰＣ
カードの接続状態を判定し、上記２番端子、３３番端
子、３６番端子及び６７番端子にプルアップ抵抗をそれ
ぞれ接続した場合、接続状態判定手段は、上記２番端
子、３３番端子、３６番端子及び６７番端子がすべて
「Ｈ」レベルのとき、ＰＣカードが情報処理機器に接続
されていないと判定する。また、接続状態判定手段は、
上記３６番端子及び６７番端子が共に「Ｌ」レベルのと
き、ＰＣカードが情報処理機器に正常に接続されたと判
定し、上記２番端子及び３３番端子が共に「Ｌ」レベル
のとき、ＰＣカードが情報処理機器に逆接続されたと判
定する。
に、第４スイッチング手段を備え、インタフェース制御
部は、ＰＣカードが情報処理機器に正常に接続されたと
接続状態判定手段が判定したときのみ、上記第４スイッ
チング手段を導通状態にして、機器側接続手段の上記各
端子、具体的には、上記端子Ｖcc1及び上記第１スイッ
チング手段に電源供給を行う。例えば、接続状態判定手
段は、機器側接続手段における２番端子、３３番端子、
３６番端子及び６７番端子の各信号レベルに応じてＰＣ
カードの接続状態を判定し、上記２番端子、３３番端
子、３６番端子及び６７番端子にプルアップ抵抗をそれ
ぞれ接続した場合、接続状態判定手段は、上記２番端
子、３３番端子、３６番端子及び６７番端子がすべて
「Ｈ」レベルのとき、ＰＣカードが情報処理機器に接続
されていないと判定する。また、接続状態判定手段は、
上記３６番端子及び６７番端子が共に「Ｌ」レベルのと
き、ＰＣカードが情報処理機器に正常に接続されたと判
定し、上記２番端子及び３３番端子が共に「Ｌ」レベル
のとき、ＰＣカードが情報処理機器に逆接続されたと判
定する。
【００６５】このようにして、ＰＣカードが情報処理機
器に接続されたか否かの判定に加えて、ＰＣカードが情
報処理機器に逆接続されたか否かの判定をも行うことが
でき、ＰＣカードが情報処理機器に正常に接続されたと
きを除いて、機器側接続手段からの各信号の出力を停止
させると共に、機器側接続手段の端子Ｖcc1及び端子Ｖc
c2に電源電圧が印加されないようにするため、逆接続に
よるＰＣカードの電気的な破壊を、簡単な構成で安価に
防止することができ、ＰＣカードが情報処理機器に挿入
されていない状態において、機器側接続手段の端子Ｖcc
1及び端子Ｖcc2から情報処理機器の電源ラインへの、外
部からのノイズの侵入を防ぐことができる。
器に接続されたか否かの判定に加えて、ＰＣカードが情
報処理機器に逆接続されたか否かの判定をも行うことが
でき、ＰＣカードが情報処理機器に正常に接続されたと
きを除いて、機器側接続手段からの各信号の出力を停止
させると共に、機器側接続手段の端子Ｖcc1及び端子Ｖc
c2に電源電圧が印加されないようにするため、逆接続に
よるＰＣカードの電気的な破壊を、簡単な構成で安価に
防止することができ、ＰＣカードが情報処理機器に挿入
されていない状態において、機器側接続手段の端子Ｖcc
1及び端子Ｖcc2から情報処理機器の電源ラインへの、外
部からのノイズの侵入を防ぐことができる。
【図１】 本発明の実施の形態１におけるＰＣカードシ
ステム装置を示した概略のブロック図である。
ステム装置を示した概略のブロック図である。
【図２】 図１で示したＰＣカードシステム装置におけ
る動作例を示したフローチャートである。
る動作例を示したフローチャートである。
【図３】 本発明の実施の形態２におけるＰＣカードシ
ステム装置を示した概略のブロック図である。
ステム装置を示した概略のブロック図である。
【図４】 図３で示したＰＣカードシステム装置におけ
る動作例を示したフローチャートである。
る動作例を示したフローチャートである。
【図５】 本発明の実施の形態３におけるＰＣカードシ
ステム装置を示した概略のブロック図である。
ステム装置を示した概略のブロック図である。
【図６】 図５で示したＰＣカードシステム装置におけ
る動作例を示したフローチャートである。
る動作例を示したフローチャートである。
【図７】 本発明の実施の形態４におけるＰＣカードシ
ステム装置を示した概略のブロック図である。
ステム装置を示した概略のブロック図である。
【図８】 図７で示したＰＣカードシステム装置におけ
る動作例を示したフローチャートである。
る動作例を示したフローチャートである。
【図９】 ＰＣＭＣＩＡ／ＪＥＩＤＡ策定のＰＣカード
・スタンダードに準拠したＰＣカードスロットの形状を
示した斜視図である。
・スタンダードに準拠したＰＣカードスロットの形状を
示した斜視図である。
１，２５，４０，５０ ＰＣカードシステム装置、 ２
ＰＣカード、 ３，２１，３０，５５ 情報処理機
器、 ５ カード側コネクタ、 ６ 機器側コネクタ、
７，２０，３１，５１ スイッチ、 ８，５２ 接続
状態判定部、 ９プルダウン抵抗、 ３５，３６，３
７，３８ プルアップ抵抗、 １０，２２，５３ イン
タフェース制御部、 ３２ ＮＯＲ回路、 ３３，３４
ＮＡＮＤ回路
ＰＣカード、 ３，２１，３０，５５ 情報処理機
器、 ５ カード側コネクタ、 ６ 機器側コネクタ、
７，２０，３１，５１ スイッチ、 ８，５２ 接続
状態判定部、 ９プルダウン抵抗、 ３５，３６，３
７，３８ プルアップ抵抗、 １０，２２，５３ イン
タフェース制御部、 ３２ ＮＯＲ回路、 ３３，３４
ＮＡＮＤ回路
Claims (14)
- 【請求項１】 ＰＣＭＣＩＡ／ＪＥＩＤＡ策定のＰＣカ
ード・スタンダードに準拠したＰＣカードを、情報処理
機器に接続してなるＰＣカードシステム装置において、 ＰＣカードを情報処理機器に接続するためのＰＣカード
側の接続手段であるカード側接続手段と、 ＰＣカードを情報処理機器に接続するための情報処理機
器側の接続手段である、上記ＰＣカード・スタンダード
に準拠した機器側接続手段と、 該機器側接続手段における少なくとも１つの端子の信号
レベルに応じてＰＣカードの接続状態を判定する接続状
態判定手段と、 該接続状態判定手段の判定結果に応じて、上記機器側接
続手段からの各信号の出力を制御するインタフェース制
御手段とを備え、 該インタフェース制御手段は、上記ＰＣカードが裏表を
逆にして情報処理機器に接続される逆接続状態であると
上記接続状態判定手段が判定すると、機器側接続手段か
らの各信号の出力を停止させることを特徴とするＰＣカ
ードシステム装置。 - 【請求項２】 請求項１に記載のＰＣカードシステム装
置にして、上記機器側接続手段は、ＰＣカードに電源を
供給するための１７番端子及び５１番端子のうち、一方
の端子Ｖcc1が情報処理機器の電源に接続され、他方の
端子Ｖcc2が第１スイッチング手段を介して情報処理機
器の電源に接続されると共にプルダウン抵抗が接続さ
れ、上記インタフェース制御手段は、ＰＣカードが正常
に接続されたと上記接続状態判定手段が判定したときの
み、上記第１スイッチング手段を導通状態にすることを
特徴とするＰＣカードシステム装置。 - 【請求項３】 請求項２に記載のＰＣカードシステム装
置にして、上記接続状態判定手段は、上記機器側接続手
段の端子Ｖcc2が「Ｌ」レベルのとき、ＰＣカードは逆
接続状態であると判定し、上記端子Ｖcc2が「Ｈ」レベ
ルのとき、ＰＣカードは正常に接続されたと判定するこ
とを特徴とするＰＣカードシステム装置。 - 【請求項４】 請求項２又は請求項３のいずれかに記載
のＰＣカードシステム装置にして、更に、上記機器側接
続手段の端子Ｖcc2と上記プルダウン抵抗間に第２スイ
ッチング手段を設け、上記インタフェース制御手段は、
ＰＣカードが正常に接続されたと上記接続状態判定手段
が判定したときのみ、上記第２スイッチング手段を遮断
状態にすることを特徴とするＰＣカードシステム装置。 - 【請求項５】 請求項１に記載のＰＣカードシステム装
置にして、更に、機器側接続手段における少なくとも１
つの端子の信号レベルに応じてＰＣカードが情報処理機
器に接続されたか否かを判定する接続判定手段と、情報
処理機器の電源から、上記機器側接続手段におけるＰＣ
カードに電源を供給するための各端子への、電源供給を
制御する第３スイッチング手段とを備え、上記接続判定
手段は、ＰＣカードが情報処理機器に接続されたと判定
したときのみ上記第３スイッチング手段を導通状態にし
て、機器側接続手段の上記各端子に電源供給を行うこと
を特徴とするＰＣカードシステム装置。 - 【請求項６】 請求項２から請求項４のいずれかに記載
のＰＣカードシステム装置にして、更に、機器側接続手
段における少なくとも１つの端子の信号レベルに応じて
ＰＣカードが情報処理機器に接続されたか否かを判定す
る接続判定手段と、情報処理機器の電源から、上記機器
側接続手段の端子Ｖcc1及び上記第１スイッチング手段
への、電源供給を制御する第３スイッチング手段とを備
え、上記接続判定手段は、ＰＣカードが情報処理機器に
接続されたと判定したときのみ上記第３スイッチング手
段を導通状態にして、機器側接続手段の端子Ｖcc1及び
上記第１スイッチング手段に電源供給を行うことを特徴
とするＰＣカードシステム装置。 - 【請求項７】 請求項５又は請求項６のいずれかに記載
のＰＣカードシステム装置にして、上記接続判定手段
は、上記機器側接続手段における２番端子、３３番端
子、３６番端子及び６７番端子の各信号レベルに応じて
ＰＣカードが情報処理機器に接続されたか否かを判定す
ることを特徴とするＰＣカードシステム装置。 - 【請求項８】 請求項７に記載のＰＣカードシステム装
置にして、上記機器側接続手段の２番端子、３３番端
子、３６番端子及び６７番端子にはプルアップ抵抗がそ
れぞれ接続され、上記接続判定手段は、上記機器側接続
手段の２番端子、３３番端子、３６番端子及び６７番端
子において、各端子すべてが「Ｈ」レベルのとき、ＰＣ
カードが情報処理機器に接続されていないと判定し、２
番端子及び３３番端子が共に「Ｌ」レベルのとき、並び
に３６番端子及び６７番端子が共に「Ｌ」レベルのと
き、それぞれＰＣカードが情報処理機器に接続されたと
判定することを特徴とするＰＣカードシステム装置。 - 【請求項９】 請求項１に記載のＰＣカードシステム装
置にして、更に、情報処理機器の電源から、上記機器側
接続手段におけるＰＣカードに電源を供給するための各
端子への、電源供給を制御する第４スイッチング手段を
備え、上記インタフェース制御部は、ＰＣカードが情報
処理機器に正常に接続されたと上記接続状態判定手段が
判定したときのみ、上記第４スイッチング手段を導通状
態にして、機器側接続手段の上記各端子に電源供給を行
うことを特徴とするＰＣカードシステム装置。 - 【請求項１０】 請求項２から請求項４のいずれかに記
載のＰＣカードシステム装置にして、更に、情報処理機
器の電源から、上記機器側接続手段の端子Ｖcc1及び上
記第１スイッチング手段への、電源供給を制御する第４
スイッチング手段を備え、上記インタフェース制御部
は、ＰＣカードが情報処理機器に正常に接続されたと上
記接続状態判定手段が判定したときのみ、上記第４スイ
ッチング手段を導通状態にして、機器側接続手段の端子
Ｖcc1及び上記第１スイッチング手段に電源供給を行う
ことを特徴とするＰＣカードシステム装置。 - 【請求項１１】 請求項９又は請求項１０のいずれかに
記載のＰＣカードシステム装置にして、上記接続状態判
定手段は、上記機器側接続手段における２番端子、３３
番端子、３６番端子及び６７番端子の各信号レベルに応
じてＰＣカードの接続状態を判定することを特徴とする
ＰＣカードシステム装置。 - 【請求項１２】 請求項１１に記載のＰＣカードシステ
ム装置にして、上記機器側接続手段の２番端子、３３番
端子、３６番端子及び６７番端子にはプルアップ抵抗が
それぞれ接続され、上記接続状態判定手段は、上記機器
側接続手段の２番端子、３３番端子、３６番端子及び６
７番端子がすべて「Ｈ」レベルのとき、ＰＣカードが情
報処理機器に接続されていないと判定することを特徴と
するＰＣカードシステム装置。 - 【請求項１３】 請求項１２に記載のＰＣカードシステ
ム装置にして、上記接続状態判定手段は、上記機器側接
続手段の３６番端子及び６７番端子が共に「Ｌ」レベル
のとき、ＰＣカードが情報処理機器に正常に接続された
と判定することを特徴とするＰＣカードシステム装置。 - 【請求項１４】 請求項１２又は請求項１３のいずれか
に記載のＰＣカードシステム装置にして、上記接続状態
判定手段は、上記機器側接続手段の２番端子及び３３番
端子が共に「Ｌ」レベルのとき、ＰＣカードが情報処理
機器に逆接続されたと判定することを特徴とするＰＣカ
ードシステム装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8136597A JPH09319669A (ja) | 1996-05-30 | 1996-05-30 | Ｐｃカードシステム装置 |
| US08/759,000 US5802328A (en) | 1996-05-30 | 1996-12-02 | Apparatus for detecting correct insertion of a PC card in an information processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8136597A JPH09319669A (ja) | 1996-05-30 | 1996-05-30 | Ｐｃカードシステム装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09319669A true JPH09319669A (ja) | 1997-12-12 |
Family
ID=15179026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8136597A Pending JPH09319669A (ja) | 1996-05-30 | 1996-05-30 | Ｐｃカードシステム装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5802328A (ja) |
| JP (1) | JPH09319669A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999018492A1 (en) * | 1997-10-02 | 1999-04-15 | Omron Corporation | Information processor |
| JP2006113959A (ja) * | 2004-10-18 | 2006-04-27 | Ricoh Co Ltd | 半導体集積回路、その半導体集積回路を使用したメモリカード用リーダ及び／又はライタ |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5974489A (en) * | 1996-12-18 | 1999-10-26 | Sun Micro Systems | Computer bus expansion |
| JPH11110072A (ja) * | 1997-10-03 | 1999-04-23 | Sony Corp | カード型の周辺機器の着脱装置 |
| US6182173B1 (en) * | 1997-11-14 | 2001-01-30 | International Business Machines Corporation | Hot plug adapters using optical switches |
| US6145037A (en) * | 1997-12-08 | 2000-11-07 | Mitsubishi Denki Kabushiki Kaisha | PC card input/output device and PC card connector for changing electrical connection to a PC card |
| US6128682A (en) * | 1998-06-25 | 2000-10-03 | Compaq Computer Corporation | Method and apparatus for bus isolation |
| JP3626023B2 (ja) * | 1998-10-22 | 2005-03-02 | 富士通株式会社 | デバイス接続状態認識方法およびデバイス接続状態認識機能を有する処理装置 |
| US6279060B1 (en) * | 1998-12-04 | 2001-08-21 | In-System Design, Inc. | Universal serial bus peripheral bridge simulates a device disconnect condition to a host when the device is in a not-ready condition to avoid wasting bus resources |
| US6789149B1 (en) * | 2000-01-25 | 2004-09-07 | Dell Products L.P. | Scheme to detect correct plug-in function modules in computers |
| US6615360B1 (en) * | 2000-01-25 | 2003-09-02 | International Business Machines Corporation | Method and system for controlling a power on sequence in response to monitoring respective components of a computer system with multiple CPU sockets to determine proper functionality |
| KR100454674B1 (ko) * | 2000-08-28 | 2004-11-03 | 엘지전자 주식회사 | 라우터의 자동 설정 장치 및 방법 |
| US6411053B1 (en) * | 2000-09-26 | 2002-06-25 | Penny & Giles Drives Technology Limited | Electrical system |
| JP2002358484A (ja) * | 2001-05-31 | 2002-12-13 | Pioneer Electronic Corp | 情報再生装置 |
| EP1459104A2 (en) * | 2001-12-27 | 2004-09-22 | Flying Null Limited | Verification key for replacement parts |
| KR100630934B1 (ko) * | 2004-06-11 | 2006-10-02 | 삼성전자주식회사 | 컴퓨터 시스템 및 컴퓨터 시스템의 제어방법 |
| US7155552B1 (en) * | 2004-09-27 | 2006-12-26 | Emc Corporation | Apparatus and method for highly available module insertion |
| US7371091B2 (en) | 2006-06-22 | 2008-05-13 | Honeywell International, Inc. | Method and apparatus for integrated hot swap connector pins for AC and DC electric power systems |
| TW200841531A (en) * | 2007-04-02 | 2008-10-16 | Asustek Comp Inc | Slot device |
| US8315269B1 (en) | 2007-04-18 | 2012-11-20 | Cypress Semiconductor Corporation | Device, method, and protocol for data transfer between host device and device having storage interface |
| TWI448902B (zh) * | 2007-08-24 | 2014-08-11 | Cypress Semiconductor Corp | 具頁存取基礎處理器介面之橋接裝置 |
| US8090894B1 (en) | 2007-09-21 | 2012-01-03 | Cypress Semiconductor Corporation | Architectures for supporting communication and access between multiple host devices and one or more common functions |
| CN101567790A (zh) * | 2008-04-22 | 2009-10-28 | 鸿富锦精密工业（深圳）有限公司 | 电子设备及其信息传输方法 |
| US7899967B2 (en) * | 2008-11-24 | 2011-03-01 | Mediatek Inc. | Systems for accessing memory card and methods for accessing memory card by a control unit |
| CN101770275B (zh) * | 2008-12-27 | 2013-11-06 | 鸿富锦精密工业（深圳）有限公司 | 内存电源效能提升的方法 |
| TWI475568B (zh) * | 2009-01-09 | 2015-03-01 | Hon Hai Prec Ind Co Ltd | 記憶體電源效能提升的方法 |
| US8972620B2 (en) * | 2010-07-02 | 2015-03-03 | Dell Products L.P. | Methods and systems to simplify population of modular components in an information handling system |
| DE102014007637A1 (de) * | 2014-05-15 | 2015-11-19 | e.solutions GmbH | Elektrische Verbindungsvorrichtung |
| KR102460323B1 (ko) * | 2018-03-08 | 2022-10-28 | 삼성전자주식회사 | 하나 이상의 지정된 핀을 이용하여 디스플레이의 상태를 결정하기 위한 전자 장치 |
| US11132033B2 (en) * | 2019-01-16 | 2021-09-28 | Hamilton Sundstrand Corporation | Modular controllers |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685191B2 (ja) * | 1986-08-05 | 1994-10-26 | 沖電気工業株式会社 | 容量結合挿入方向自由形情報カード |
| US4715820A (en) * | 1986-09-29 | 1987-12-29 | Amp Incorporated | Connection system for printed circuit boards |
| JPH03171277A (ja) * | 1989-11-30 | 1991-07-24 | Nec Corp | Ｉｃカードリーダライタ装置 |
| JPH04323098A (ja) * | 1991-04-24 | 1992-11-12 | Nec Corp | Ｉｃカード及びｉｃカードリーダライタ装置 |
| JPH0789282A (ja) * | 1993-06-30 | 1995-04-04 | Mitsubishi Electric Corp | Ｉｃメモリカード、ホスト装置側コネクタ及びそれらを用いた接続システム |
| US5404268A (en) * | 1993-07-15 | 1995-04-04 | Dell Usa, L.P. | Interface allowing normal or inverted insertion of data communications card |
| FI94680C (fi) * | 1993-11-26 | 1995-10-10 | Nokia Mobile Phones Ltd | Laajennettu PCMCIA-liitäntä ja menetelmä sen tunnistamiseksi |
| US5555510A (en) * | 1994-08-02 | 1996-09-10 | Intel Corporation | Automatic computer card insertion and removal algorithm |
| US5568610A (en) * | 1995-05-15 | 1996-10-22 | Dell Usa, L.P. | Method and apparatus for detecting the insertion or removal of expansion cards using capacitive sensing |
-
1996
- 1996-05-30 JP JP8136597A patent/JPH09319669A/ja active Pending
- 1996-12-02 US US08/759,000 patent/US5802328A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999018492A1 (en) * | 1997-10-02 | 1999-04-15 | Omron Corporation | Information processor |
| US6236171B1 (en) | 1997-10-02 | 2001-05-22 | Omron Corporation | Image reading device |
| JP2006113959A (ja) * | 2004-10-18 | 2006-04-27 | Ricoh Co Ltd | 半導体集積回路、その半導体集積回路を使用したメモリカード用リーダ及び／又はライタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5802328A (en) | 1998-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09319669A (ja) | Ｐｃカードシステム装置 | |
| US8539266B2 (en) | Electronic device | |
| US9547337B2 (en) | Portable device and peripheral extension dock | |
| KR100629964B1 (ko) | 버스의 전력선을 자동적으로 선택하는 회로가 장착된애드온 카드 | |
| EP0889415A2 (en) | Dual voltage card connector | |
| KR0157129B1 (ko) | 확장장치와 휴대용 컴퓨터간의 신호 연결 제어장치 및 이를 포함한 확장장치 | |
| JP2010055474A (ja) | シリアルバスシステム及びハングアップスレーブリセット方法 | |
| US6647436B1 (en) | Selection apparatus and method | |
| CN111766933B (zh) | 供电保护电路及具有供电保护电路的电子装置 | |
| US6192437B1 (en) | Transmission apparatus with control circuit/relay within each card providing connection to related card output depending on related slot ID/ redundancy/non-redundancy, working/protection signals | |
| KR20240077437A (ko) | 접속 제어 회로 및 접속 제어 방법 | |
| CN214954958U (zh) | 共用通用序列总线信号的电子装置 | |
| CN210518243U (zh) | 基于复合信号的ec复位电路以及电子设备 | |
| CN113220623A (zh) | 共用通用序列总线信号的电子装置及其操作方法 | |
| CN115687204B (zh) | 单Micro USB接口实现信号切换的电路及方法 | |
| CN110688260B (zh) | 基于耳机接口的ec复位电路以及电子设备 | |
| CN220254683U (zh) | 网卡 | |
| CN218647100U (zh) | 接口测试电路和接口测试系统 | |
| CN111404538B (zh) | 连接电路及其连接方法 | |
| US5313115A (en) | Comparator | |
| KR200160231Y1 (ko) | 병렬 포트를 이용하여 주변 기기의 전원 공급이가능한 컴퓨터 시스템 및 그의 장착대 | |
| CN120872117A (zh) | 供电控制系统及服务器 | |
| KR950007110B1 (ko) | 노트북 컴퓨터와 도킹 시스템의 전원 공급 장치 | |
| KR100518563B1 (ko) | 드라이브에서의 마스터/슬레이브 설정 인터페이스 장치 | |
| JP2002351751A (ja) | ポート制御方法 |