JPH09320291A

JPH09320291A - サンプルホールド回路及びフラットパネル型表示装置

Info

Publication number: JPH09320291A
Application number: JP8132484A
Authority: JP
Inventors: Akira Yamamoto; 山本　　彰; Hiroshi Murakami; 浩村上; Kenichi Nakabayashi; 謙一中林; Mitsuharu Nakazawa; 光晴中澤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-05-28
Filing date: 1996-05-28
Publication date: 1997-12-12

Abstract

(57)【要約】【課題】液晶表示装置等に使用されるサンプルホールド
回路に関し、入力オフセット電圧が比較的大きな差動ア
ンプを使用する場合においても、精度の高いサンプルホ
ールド電圧を得ることができるようにする。【解決手段】スイッチ素子５９＝ＯＦＦとし、スイッチ
素子５８を介して被サンプルホールド信号Ｓ１をサンプ
リングし、コンデンサ６３に被サンプルホールド信号電
圧をホールドした後、スイッチ素子５９、６０＝ＯＮ、
スイッチ素子６１、６２＝ＯＦＦとし、コンデンサ６３
のホールド電圧をコンデンサ６４にホールドし、次に、
スイッチ素子５９、６０＝ＯＦＦ、スイッチ素子６１、
６２＝ＯＮとし、反転アンプ６６の出力端６６Ｃにサン
プルホールド電圧ＶＢを出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、サンプルホールド
回路及びこれを使用してなるフラットパネル型表示装置
に関する。

【０００２】

【従来の技術】図９は従来の液晶表示装置の一例の要部
を概念的に示す回路図であり、この液晶表示装置は、画
素を構成する画素電極を形成するガラス基板にデータバ
ス駆動回路、いわゆるデータドライバ及びスキャンバス
駆動回路、いわゆるスキャンドライバを一体に形成して
なるものである。

【０００３】この液晶表示装置の実際の画素数は、１９
２０（水平）×４８０（垂直）個であるが、図９では、
説明の便宜上、４（水平）×４（垂直）個としている。

【０００４】図９中、１は画素電極が形成されているガ
ラス基板、２は画素が形成されている表示部であり、３
₁₁〜３₄₄は画素電極と共通電極とに挟まれた液晶からな
る画素容量、４₁₁〜４₄₄は対応する画素電極にアナログ
映像信号電圧を印加するためのスイッチング素子をなす
Ｎ型の薄膜トランジスタ（以下、Ｎ型ＴＦＴという）で
ある。

【０００５】また、５₁〜５₄は後述するデータドライバ
からアナログ映像信号電圧が出力されるデータバス、６
₁〜６₄は後述するスキャンドライバからスキャン信号が
出力されるスキャンバスである。

【０００６】また、７はデータバス５₁〜５₄にアナログ
映像信号電圧を出力してデータバス５₁〜５₄を駆動する
データドライバであり、８はスタートパルスＳＡをシフ
トしてアナログ映像信号サンプリング信号Ｄ１〜Ｄ４を
順に出力するシフトレジスタである。

【０００７】また、９₁〜９₄はそれぞれアナログ映像信
号サンプリング信号Ｄ１〜Ｄ４により導通（以下、ＯＮ
という）、非導通（以下、ＯＦＦという）が制御される
アナログ映像信号サンプリング用のスイッチング素子を
なすＮ型ＴＦＴである。

【０００８】また、１０はスキャンバス６₁〜６₄を駆動
するスキャンドライバであり、１１はスタートパルスＳ
Ｂをシフトしてスキャン信号Ｇ１〜Ｇ４を順に出力する
シフトレジスタである。

【０００９】図１０は、この液晶表示装置の動作を示す
タイミングチャートであり、外部から供給されるアナロ
グ映像信号と、アナログ映像信号サンプリング信号Ｄ１
〜Ｄ４と、スキャン信号Ｇ１〜Ｇ４とを示している。

【００１０】即ち、この液晶表示装置においては、第１
水平ラインのアナログ映像信号が入力されると、スキャ
ン信号Ｇ１が高電圧にされ、Ｎ型ＴＦＴ４₁₁〜４₁₄が同
時にＯＮとされると共に、アナログ映像信号サンプリン
グ信号Ｄ１〜Ｄ４が順に高電圧にされ、Ｎ型ＴＦＴ９₁
〜９₄が順にＯＮとされる。

【００１１】この結果、アナログ映像信号がＮ型ＴＦＴ
９₁〜９₄により順にサンプリングされてアナログ映像信
号電圧がデータバス５₁〜５₄に順にホールドされ、画素
容量３₁₁〜３₁₄に対するアナログ映像信号電圧の書込み
が行われる。

【００１２】以下、同様にして、第２、第３、第４水平
ラインの画素容量３₂₁〜３₂₄、３₃₁〜３₃₄、３₄₁〜３₄₄
についても、アナログ映像信号電圧の書込みが順に行わ
れ、表示部２において、１画面分の表示が行われること
になる。

【００１３】また、図１１は従来の液晶表示装置の他の
例の要部を概念的に示す回路図であり、この液晶表示装
置は、単結晶シリコンからなるＩＣ（集積回路）で構成
したデータドライバ及びスキャンドライバをパネルに張
り付けて構成されるものである。

【００１４】この液晶表示装置の実際の画素数は、図９
に示す従来の液晶表示装置の場合と同様に、１９２０
（水平）×４８０（垂直）個であるが、図１１において
も、説明の便宜上、４（水平）×４（垂直）個としてい
る。

【００１５】図１１中、１３は画素を構成する画素電極
が形成されているガラス基板、１４は画素が形成されて
いる表示部であり、１５₁₁〜１５₄₄は画素電極と共通電
極とに挟まれた液晶からなる画素容量、１６₁₁〜１６₄₄
は画素電極にアナログ映像信号電圧を印加するためのス
イッチング素子をなすＮ型ＴＦＴである。

【００１６】また、１７₁〜１７₄は後述するデータドラ
イバからアナログ映像信号電圧が出力されるデータバ
ス、１８₁〜１８₄は後述するスキャンドライバからスキ
ャン信号が出力されるスキャンバスである。

【００１７】また、１９はデータバス１７₁〜１７₄にア
ナログ映像信号電圧を出力してデータバス１７₁〜１７₄
を駆動するデータドライバであり、２０はスタートパル
スＳＡをシフトしてアナログ映像信号サンプリング信号
Ｄ１〜Ｄ４を順に出力するシフトレジスタである。

【００１８】また、２１₁〜２１₄はそれぞれアナログ映
像信号サンプリング信号Ｄ１〜Ｄ４によりサンプリング
動作を制御され、サンプルホールドしたアナログ映像信
号電圧をラッチイネーブル信号ＬＥにより制御されてデ
ータバス１７₁〜１７₄に同時に出力するサンプルホール
ド回路（ＳＨ）であり、これらサンプルホールド回路２
１₁〜２１₄は図１２に示すように構成されている。

【００１９】図１２中、２３₁〜２３₄はアナログ映像信
号サンプリング信号Ｄ１〜Ｄ４によりＯＮ、ＯＦＦが制
御されるスイッチング素子をなすｎＭＯＳトランジス
タ、２４₁〜２４₄、２５₁〜２５₄はホールド用のコンデ
ンサである。

【００２０】また、２６₁〜２６₄、２７₁〜２７₄は差動
アンプ２８₁〜２８₄、２９₁〜２９₄からなるボルテージ
フォロア回路、３０₁〜３０₄はラッチイネーブル信号Ｌ
ＥによりＯＮ、ＯＦＦが制御されるスイッチング素子を
なすｎＭＯＳトランジスタである。

【００２１】また、図１１において、３２はスキャンバ
ス１８₁〜１８₄を駆動するスキャンドライバであり、３
３はスタートパルスＳＢをシフトしてスキャン信号Ｇ１
〜Ｇ４を順に出力するシフトレジスタである。

【００２２】図１３は、この液晶表示装置の動作を示す
タイミングチャートであり、外部から供給されるアナロ
グ映像信号と、アナログ映像信号サンプリング信号Ｄ１
〜Ｄ４と、ラッチイネーブル信号ＬＥと、スキャン信号
Ｇ１〜Ｇ４とを示している。

【００２３】即ち、この液晶表示装置においては、第１
水平ラインのアナログ映像信号が入力されると、アナロ
グ映像信号サンプリング信号Ｄ１〜Ｄ４が順に高電圧に
され、ｎＭＯＳトランジスタ２３₁〜２３₄が順にＯＮと
され、アナログ映像信号電圧がコンデンサ２４₁〜２４₄
に順にホールドされる。

【００２４】そして、第１水平ラインのアナログ映像信
号のサンプリングが終了して水平帰線期間になると、ス
キャン信号Ｇ１が高電圧とされ、Ｎ型ＴＦＴ１６₁₁〜１
６₁₄が同時にＯＮとされると共に、ラッチイネーブル信
号ＬＥが高電圧とされ、Ｎ型ＴＦＴ３０₁〜３０₄がＯＮ
とされる。

【００２５】この結果、コンデンサ２４₁〜２４₄のホー
ルド電圧がボルテージフォロア回路２６₁〜２６₄を介し
てコンデンサ２５₁〜２５₄に同時にホールドされ、これ
らコンデンサ２５₁〜２５₄にホールドされた電圧が、ア
ナログ映像信号電圧として、ボルテージフォロア回路２
７₁〜２７₄を介してデータバス１７₁〜１７₄に同時に出
力され、画素容量１５₁₁〜１５₁₄に書き込まれる。

【００２６】以下、同様にして、第２、第３、第４水平
ラインの画素容量１５₂₁〜１５₂₄、１５₃₁〜１５₃₄、１
５₄₁〜１５₄₄についても、アナログ映像信号電圧の書込
みが順に行われ、表示部１４において、１画面分の表示
が行われることになる。

【００２７】ここに、図９に示す従来の液晶表示装置に
おいては、アナログ映像信号電圧をデータバス５₁〜５₄
に直接サンプルホールドするようにしているので、デー
タバス１本あたりのホールド時間として約４０ｎｓしか
とることができないが、この場合であっても、パネルの
サイズが２インチ程度と比較的小さい場合には、規定の
時間内にアナログ映像信号電圧をデータバス５₁〜５₄に
書込むことが可能である。

【００２８】しかし、パネルのサイズが５インチ程度に
大きくなると、データバス５₁〜５₄の容量及び抵抗が増
加し、これらデータバス５₁〜５₄の時定数が増加してし
まうため、規定の時間内にアナログ映像信号電圧をデー
タバス５₁〜５₄に書込むことができなくなってしまう。

【００２９】これに対して、図１１に示す従来の液晶表
示装置によれば、一水平ライン分のアナログ映像信号電
圧をサンプルホールド回路２１₁〜２１₄から同時にデー
タバス１７₁〜１７₄に出力するようにしていることか
ら、データバス１本あたりを充電する時間として１水平
期間程度、即ち、約３０μｓを使用することができるの
で、大きなパネルでも駆動が可能である。

【００３０】

【発明が解決しようとする課題】しかし、図１１に示す
従来の液晶表示装置は、単結晶シリコンからなるＩＣで
構成したデータドライバ１９及びスキャンドライバ３２
をパネルに張り付けるとしているので、価格が高くなっ
てしまうという問題点を有していた。

【００３１】これに対して、図９に示す従来の液晶表示
装置は、データドライバ７及びスキャンドライバ１０を
ガラス基板１上に形成するとしているので、図１１に示
す従来の液晶表示装置よりも低価格とすることができ
る。

【００３２】そこで、例えば、図１１に示す従来の液晶
表示装置が設けているようなデータドライバ１９をＴＦ
Ｔを使用してガラス基板上に形成することができれば、
大きなパネルであっても駆動することができ、かつ、図
１１に示す従来の液晶表示装置よりも低価格の液晶表示
装置を得ることができる。

【００３３】ここに、データドライバ１９が設けている
サンプルホールド回路２１₁〜２１₄を構成するボルテー
ジフォロア回路２６₁〜２６₄、２７₁〜２７₄として、例
えば、図１４に示すようなボルテージフォロア回路をガ
ラス基板上に形成することが考えられる。

【００３４】図１４中、３５は差動アンプであり、３６
は非反転入力端子、３７は反転入力端子、３８は出力端
子、３９〜４７はＰ型の薄膜トランジスタ（以下、Ｐ型
ＴＦＴという）、４８〜５４はＮ型ＴＦＴ、５５は抵
抗、５６はコンデンサ、Ｖ１は２０Ｖの直流電圧であ
る。

【００３５】なお、Ｐ型ＴＦＴ４１〜４３及びＮ型ＴＦ
Ｔ４９、５０で入力差動アンプが構成され、Ｐ型ＴＦＴ
４４〜４７及びＮ型ＴＦＴ５１〜５４でバッファ回路が
構成され、Ｐ型ＴＦＴ３９〜４１、４４、４５でカレン
トミラー回路が構成され、Ｎ型ＴＦＴ４８、５３でカレ
ントミラー回路が構成されている。

【００３６】ところで、ＴＦＴは、しきい値のばらつき
が大きく、また、移動度がばらついているため、非反転
入力端子３６と出力端子３８の電圧差が１［Ｖ］程度の
範囲でばらついてしまう。通常、これを入力オフセット
電圧という。

【００３７】ここに、例えば、ＴＦＴの平均的なしきい
値を１.５［Ｖ］と仮定し、入力段のＰ型ＴＦＴ４３の
しきい値のみが０.５［Ｖ］と仮定すると、１［Ｖ］の
入力オフセット電圧が現れてしまう。

【００３８】しかし、良質な画像を表示するには、入力
オフセット電圧として数１０ｍＶ以下の差動アンプが必
要とされ、１［Ｖ］の入力オフセット電圧を有する差動
アンプを使用して図１１に示す従来の液晶表示装置が設
けているようなデータドライバ１９をガラス基板上に形
成するのでは、良質な画像を得ることができない。な
お、単結晶シリコンのＩＣで作られた差動アンプの入力
オフセット電圧は数１０ｍＶ以下となるので、このよう
な問題は生じない。

【００３９】本発明は、かかる点に鑑み、入力オフセッ
ト電圧の比較的大きな差動アンプを使用する場合におい
ても、出力電圧として精度の高いサンプルホールド電圧
を得ることができるようにしたサンプルホールド回路を
提供することを第１の目的とし、比較的大型のパネルを
使用する場合においても、良質の画像を表示することが
できると共に、低価格化を図ることができるようにした
フラットパネル型表示装置を提供することを第２の目的
とする。

【００４０】

【課題を解決するための手段】図１は本発明中、第１の
発明のサンプルホールド回路（請求項１記載のサンプル
ホールド回路）の原理回路図である。図１中、Ｓ１はサ
ンプルホールドの対象である被サンプルホールド信号、
ＶＢは第１の発明のサンプルホールド回路から出力され
るサンプルホールド電圧である。

【００４１】また、５８〜６２はスイッチ素子、６３、
６４はホールド用のコンデンサ、６５は差動アンプ、６
６は反転アンプである。なお、スイッチ素子６１は、設
けなくとも良い。

【００４２】ここに、スイッチ素子５８は、一端５８Ａ
に被サンプルホールド信号Ｓ１が印加されるように構成
されており、コンデンサ６３は、一端６３Ａをスイッチ
素子５８の他端５８Ｂに接続され、他端６３Ｂを接地さ
れている。

【００４３】また、スイッチ素子５９は、一端５９Ａを
コンデンサ６３の一端６３Ａに接続され、差動アンプ６
５は、非反転入力端子をスイッチ素子５９の他端５９Ｂ
に接続されている。

【００４４】また、スイッチ素子６０は、一端６０Ａを
差動アンプ６５の出力端子に接続され、他端６０Ｂを差
動アンプ６５の反転入力端子に接続されており、コンデ
ンサ６４は、一端６４Ａをスイッチ素子６０の他端６０
Ｂに接続され、他端６４Ｂを接地されている。

【００４５】また、スイッチ素子６１は、一端６１Ａを
差動アンプ６５の出力端子に接続されており、反転アン
プ６６は、一方の入力端６６Ａをスイッチ素子６１の他
端６１Ｂに接続され、他方の入力端６６Ｂをコンデンサ
６４の一端６４Ａに接続されている。

【００４６】この反転アンプ６６は、入力端６６Ａに印
加される電圧と、入力端６６Ｂに印加される電圧との電
圧差を反転増幅するものであり、たとえば、差動アンプ
６７と抵抗６８、６９とで構成することができる。

【００４７】また、スイッチ素子６２は、一端６２Ａを
反転アンプ６６の出力端６６Ｃに接続され、他端６２Ｂ
を差動アンプ６５の非反転入力端子に接続されている。

【００４８】そして、被サンプルホールド信号Ｓ１につ
いてサンプルホールドを行う場合には、スイッチ素子５
９をＯＦＦとし、スイッチ素子５８を介して被サンプル
ホールド信号Ｓ１をサンプリングした後、スイッチ素子
５９、６０をＯＮ、スイッチ素子６１、６２をＯＦＦと
し、コンデンサ６３のホールド電圧をコンデンサ６４に
ホールドし、スイッチ素子５９、６０をＯＦＦ、スイッ
チ素子６１、６２をＯＮとし、反転アンプ６６の出力端
６６Ｃにサンプルホールド電圧ＶＢを出力するように制
御される。

【００４９】この第１の発明のサンプルホールド回路に
おいては、差動アンプ６５の出力電圧と、コンデンサ６
４のホールド電圧との電圧差は、反転アンプ６６の入力
オフセット電圧÷差動アンプ６５の増幅度となるので、
差動アンプ６５の入力オフセット電圧が大きい場合であ
っても、出力電圧として精度の高いサンプルホールド電
圧を得ることができる。

【００５０】また、本発明中、第２の発明のサンプルホ
ールド回路（請求項２記載のサンプルホールド回路）
は、第１の発明のサンプルホールド回路において、スイ
ッチ素子５８〜６２を薄膜トランジスタからなるアナロ
グ・スイッチで構成し、差動アンプ６５及び反転アンプ
６６を構成するトランジスタを薄膜トランジスタで構成
するというものである。

【００５１】この第２の発明のサンプルホールド回路
は、例えば、フラットパネル型表示装置を構成する透明
基板上に形成することができ、また、このように構成す
る場合には、差動アンプ６５の入力オフセット電圧は大
きくなってしまうが、出力電圧として精度の高いサンプ
ルホールド電圧ＶＢを得ることができる。

【００５２】また、本発明のフラットパネル型表示装置
（請求項３記載のフラットパネル型表示装置）は、画素
を構成する画素電極にアナログ映像信号電圧を供給する
ための複数のデータバスを形成してなる透明基板と、外
部から供給されるアナログ映像信号をサンプルホールド
したアナログ映像信号電圧を同時に複数のデータバスに
出力する複数のサンプルホールド回路を有するデータド
ライバとを備えてなるフラットパネル型表示装置におい
て、複数のサンプルホールド回路を第２の発明のサンプ
ルホールド回路で構成し、データドライバを透明基板上
に形成するというものである。

【００５３】本発明のフラットパネル型表示装置におい
ては、アナログ映像信号電圧を同時に複数のデータバス
に出力するデータドライバを備えているので、比較的大
型のパネルを使用する場合においても、データバスを充
電する時間として十分な時間をとることができると共
に、複数のサンプルホールド回路を第２の発明のサンプ
ルホールド回路で構成するとしているので、精度の高い
アナログ映像信号電圧をデータバスに供給することがで
き、良質な画像を表示することができる。

【００５４】また、複数のサンプルホールド回路を第２
の発明のサンプルホールド回路で構成し、データドライ
バを透明基板上に形成するとしているので、低価格化を
図ることができる。

【００５５】

【発明の実施の形態】本発明のサンプルホールド回路の
実施の一形態・・図２〜図６図２は本発明のサンプルホ
ールド回路の実施の一形態を負荷とともに示す回路図で
ある。図２中、７５は本発明のサンプルホールド回路の
実施の一形態であり、７６はサンプルホールドの対象で
ある被サンプルホールド信号Ｓ４が印加される入力端
子、７７はサンプルホールド電圧を出力するための出力
端子である。

【００５６】また、７８〜８３はアナログ・スイッチで
あり、アナログ・スイッチ７８において、８４は制御信
号／Ｓ５によりＯＮ、ＯＦＦが制御されるＰ型ＴＦＴ、
８５は制御信号／Ｓ５と反転関係にある制御信号Ｓ５に
よりＯＮ、ＯＦＦが制御されるＮ型ＴＦＴである。

【００５７】また、アナログ・スイッチ７９、８０にお
いて、８６、８７は制御信号／Ｓ６によりＯＮ、ＯＦＦ
が制御されるＰ型ＴＦＴ、８８、８９は制御信号／Ｓ６
と反転関係にある制御信号Ｓ６によりＯＮ、ＯＦＦが制
御されるＮ型ＴＦＴである。

【００５８】また、アナログ・スイッチ８１〜８３にお
いて、９０〜９２は制御信号Ｓ６によりＯＮ、ＯＦＦが
制御されるＰ型ＴＦＴ、９３〜９５は制御信号／Ｓ６に
よりＯＮ、ＯＦＦが制御されるＮ型ＴＦＴである。

【００５９】また、９６、９７はホールド用のコンデン
サ、９８、９９はトランジスタをＴＦＴで構成した差動
アンプ、１００、１０１は抵抗、１０２は本発明のサン
プルホールド回路の実施の一形態の負荷、１０３が直流
電圧源である。

【００６０】図３は差動アンプ９８の構成を示す回路図
である。図３中、１０５は非反転入力端子、１０６は反
転入力端子、１０７は出力端子、１０８〜１１３はＰ型
ＴＦＴ、１１４〜１１７はＮ型ＴＦＴ、１１８は抵抗、
１１９はコンデンサ、Ｖ２は２０Ｖの直流電圧である。

【００６１】なお、Ｐ型ＴＦＴ１１０〜１１２及びＮ型
ＴＦＴ１１５、１１６で入力差動アンプが構成され、Ｐ
型ＴＦＴ１１３及びＮ型ＴＦＴ１１７で出力バッファ回
路が構成され、Ｐ型ＴＦＴ１０８〜１１０、１１３でカ
レントミラー回路が構成されている。

【００６２】また、図４は差動アンプ９９の構成を示す
回路図である。図４中、１２１は非反転入力端子、１２
２は反転入力端子、１２３は出力端子、１２４〜１３２
はＰ型ＴＦＴ、１３３〜１３９はＮ型ＴＦＴ、１４０は
抵抗、１４１はコンデンサ、Ｖ３は２０Ｖの直流電圧で
ある。

【００６３】なお、Ｐ型ＴＦＴ１２６〜１２８及びＮ型
ＴＦＴ１３４、１３５で入力差動アンプが構成され、Ｐ
型ＴＦＴ１２９〜１３２及びＮ型ＴＦＴ１３６〜１３９
で出力バッファ回路が構成され、Ｐ型ＴＦＴ１２４〜１
２６、１２９、１３０でカレントミラー回路が構成さ
れ、Ｎ型ＴＦＴ１３３、１３８でカレントミラー回路が
構成されている。

【００６４】ここに、本発明のサンプルホールド回路の
実施の一形態７５においては、被サンプルホールド信号
Ｓ４をサンプルホールドする場合には、まず、制御信号
Ｓ５＝０［Ｖ］、制御信号／Ｓ５＝２０［Ｖ］、制御信
号Ｓ６＝０［Ｖ］、制御信号／Ｓ６＝２０［Ｖ］とさ
れ、アナログ・スイッチ７８〜８０＝ＯＦＦ、アナログ
・スイッチ８１〜８３＝ＯＮとされる。

【００６５】そして、制御信号Ｓ５＝２０［Ｖ］、制御
信号／Ｓ５＝０［Ｖ］、アナログ・スイッチ７８＝ＯＮ
とされ、被サンプルホールド信号Ｓ４がアナログ・スイ
ッチ７８によりサンプリングされて被サンプルホールド
信号電圧がコンデンサ９６にホールドされた後、制御信
号Ｓ５＝０［Ｖ］、制御信号／Ｓ５＝２０［Ｖ］、アナ
ログ・スイッチ７８＝ＯＦＦとされる。

【００６６】次に、制御信号Ｓ６＝２０［Ｖ］、制御信
号／Ｓ６＝０［Ｖ］、アナログ・スイッチ７９、８０＝
ＯＮ、アナログ・スイッチ８１〜８３＝ＯＦＦとされ
る。

【００６７】この場合、差動アンプ９８とアナログ・ス
イッチ８０とでボルテージフォロア回路が構成されるの
で、コンデンサ９６のホールド電圧は、差動アンプ９８
とアナログ・スイッチ８０とで構成されるボルテージフ
ォロア回路を介してコンデンサ９７にホールドされる。

【００６８】そして、制御信号Ｓ６＝０［Ｖ］、制御信
号／Ｓ６＝２０［Ｖ］、アナログ・スイッチ７９、８０
＝ＯＦＦ、アナログ・スイッチ８１〜８３＝ＯＮとさ
れ、出力端子７７にサンプルホールド電圧が出力され
る。

【００６９】ここに、サンプリング時の被サンプルホー
ルド信号電圧が１３［Ｖ］で、かつ、図５に直流電圧源
１４３、１４４で示すように、差動アンプ９８が入力オ
フセット電圧ΔＶ９８として１［Ｖ］をもっており、差
動アンプ９９が入力オフセット電圧ΔＶ９９として０.
５［Ｖ］をもっていると仮定する。

【００７０】すると、アナログ・スイッチ７８＝ＯＮと
して、被サンプルホールド信号Ｓ４をサンプリングした
場合には、コンデンサ９６のホールド電圧は、理想的に
は１３［Ｖ］となる。

【００７１】その後、アナログ・スイッチ７９、８０＝
ＯＮとして、コンデンサ９６のホールド電圧を差動アン
プ９８とアナログ・スイッチ８０とで構成されるボルテ
ージフォロア回路を介してコンデンサ９７にホールドす
ると、コンデンサ９７のホールド電圧は、コンデンサ９
６のホールド電圧−差動アンプ９８の入力オフセット電
圧ΔＶ９８＝１３−１＝１２［Ｖ］となる。

【００７２】即ち、差動アンプ９８は、アナログ・スイ
ッチ８０をＯＦＦとした場合、その被反転入力端子の電
圧が１３［Ｖ］、その反転入力端子の電圧が１２［Ｖ］
の場合に、その出力端子の電圧が１２［Ｖ］で安定する
ものであるということができる。

【００７３】そして、アナログ・スイッチ７９、８０＝
ＯＦＦ、アナログ・スイッチ８１〜８３＝ＯＮとする
と、差動アンプ９８は比較器として動作し、差動アンプ
９９は抵抗１００、１０１とで反転アンプとして動作す
ることになるが、この場合、差動アンプ９９の出力は、
差動アンプ９８の被反転入力端子にフィードバックされ
る。

【００７４】この場合、差動アンプ９８の反転入力端子
の電圧は、コンデンサ９７により１２［Ｖ］に維持され
ているが、この差動アンプ９８は、前述したように、そ
の被反転入力端子の電圧が１３［Ｖ］、その反転入力端
子の電圧が１２［Ｖ］の場合に、その出力端子の電圧が
１２［Ｖ］で安定するものである。

【００７５】この結果、仮に、差動アンプ９９の出力電
圧が１３［Ｖ］よりも低電圧になると、差動アンプ９８
からは１３［Ｖ］との電圧差を増幅度倍した電圧が出力
されることになるため、差動アンプ９８の出力電圧は急
速に１２［Ｖ］よりも低電圧となり、差動アンプ９９の
出力電圧は急速に１３［Ｖ］に戻ろうとする。

【００７６】これに対して、差動アンプ９９の出力電圧
が１３［Ｖ］よりも高電圧になると、差動アンプ９８か
らは１３［Ｖ］との電圧差を増幅度倍した電圧が出力さ
れることになるため、差動アンプ９８の出力は急速に１
２［Ｖ］よりも高電圧となり、差動アンプ９９の出力
は、急速に１３［Ｖ］に戻ろうとする。

【００７７】即ち、この例の場合には、出力端子７７の
電圧がサンプリング時にコンデンサ９６にホールドされ
た電圧と同一電圧である１３［Ｖ］になったときに回路
は安定することになる。

【００７８】厳密には、差動アンプ９９の入力オフセッ
ト電圧ΔＶ９９が０.５［Ｖ］であるので、差動アンプ
９８の増幅度をＡ９８とすると、差動アンプ９８の被反
転入力端子の入力電圧が（１３−０.５／Ａ９８）
［Ｖ］の場合に、差動アンプ９８の出力が１１.５
［Ｖ］となり、差動アンプ９９の入力オフセット電圧Δ
Ｖ９９を打ち消して回路は安定することになる。

【００７９】ここに、差動アンプ９８は、その増幅度Ａ
９８を数百倍に設計されるものであるが、たとえ、１０
０倍と小さく仮定しても、差動アンプ９９の出力電圧の
１３［Ｖ］からの差は、０.００５［Ｖ］である。

【００８０】即ち、本発明のサンプルホールド回路の実
施の一形態７５においては、被サンプルホールド信号電
圧と出力端子７７に出力される電圧との差はΔＶ９９／
Ａ９８ときわめて小さくなる。

【００８１】ちなみに、図６は、被サンプルホールド信
号電圧を１３［Ｖ］とし、３０μｓを１サイクルとして
サンプルホールド動作を繰り返した場合のシミュレーシ
ョン結果を示しており、制御信号Ｓ５、Ｓ６と、コンデ
ンサ９６、９７のホールド電圧と、負荷１０２のホール
ド電圧とを示している。

【００８２】このシミュレーションは、本発明のサンプ
ルホールド回路の実施の一形態７５を液晶表示装置のデ
ータドライバに使用した場合を仮定しており、３０μｓ
は約１水平期間、制御信号Ｓ５の高電圧期間はアナログ
映像信号をサンプリングする場合に許容される期間であ
り、負荷１０２の容量はデータバス１本あたりの容量、
直流電圧源１０３による電圧はコモン電圧を仮定してい
る。

【００８３】この例によれば、コンデンサ９６のホール
ド電圧は、Ｐ型ＴＦＴ８４及びＮ型ＴＦＴ８５のゲート
・ソース間容量及びゲート・ドレイン間容量により僅か
に変動し、１２.９８４［Ｖ］となっている。

【００８４】また、コンデンサ９７のホールド電圧は、
差動アンプ９８の入力オフセット電圧ΔＶ９８が１
［Ｖ］であるので、約１［Ｖ］低下して、１１.９９１
［Ｖ］となっているが、負荷１０２のホールド電圧は、
１２.９８２［Ｖ］で安定している。

【００８５】このように、本発明のサンプルホールド回
路の実施の一形態７５によれば、入力オフセット電圧が
比較的大きな差動アンプ９８、９９を使用する場合にお
いても、出力電圧として精度の高いサンプルホールド電
圧を得ることができる。

【００８６】そして、本発明のサンプルホールド回路の
実施の一形態７５は、トランジスタをＴＦＴで構成して
いるので、液晶表示装置を構成する画素電極を形成する
ガラス基板にデータドライバを構成するサンプルホール
ド回路として形成することができ、このようにする場合
には、比較的大型のパネルを使用する場合においても、
低価格で、かつ、良質な画像を表示することができるよ
うにした液晶表示装置を得ることができる。

【００８７】本発明のフラットパネル型表示装置の実施
の一形態・・図７、図８図７は本発明のフラットパネル型表示装置の実施の一形
態である液晶表示装置の要部を概念的に示す回路図であ
り、本形態は、図９に示す従来の液晶表示装置が設けて
いるデータドライバ７と回路構成の異なるデータドライ
バ１４６をガラス基板１上に形成し、その他について
は、図９に示す従来の液晶表示装置と同様に構成したも
のである。

【００８８】データドライバ１４６において、１４７は
スタートパルスＳＡをシフトしてアナログ映像信号サン
プリング信号Ｄ１、／Ｄ１〜Ｄ４、／Ｄ４を順に出力す
るシフトレジスタ、１４８₁〜１４８₄は図２に示す本発
明のサンプルホールド回路の実施の一形態７５と同一構
成のサンプルホールド回路である。

【００８９】サンプルホールド回路１４８₁において
は、制御信号Ｓ５、／Ｓ５としてアナログ映像信号サン
プリング信号Ｄ１、／Ｄ１が供給され、サンプルホール
ド回路１４８₂においては、制御信号Ｓ５、／Ｓ５とし
てアナログ映像信号サンプリング信号Ｄ２、／Ｄ２が供
給される。

【００９０】また、サンプルホールド回路１４８₃にお
いては、制御信号Ｓ５、／Ｓ５としてアナログ映像信号
サンプリング信号Ｄ３、／Ｄ３が供給され、サンプルホ
ールド回路１４８₄においては、制御信号Ｓ４、／Ｓ４
としてアナログ映像信号サンプリング信号Ｄ４、／Ｄ４
が供給される。

【００９１】また、これらサンプルホールド回路１４８
₁〜１４８₄においては、制御信号Ｓ６、／Ｓ６としてラ
ッチイネーブル信号ＬＥ、／ＬＥが供給される。

【００９２】図８は本発明のフラットパネル型表示装置
の実施の一形態である液晶表示装置の動作を示すタイミ
ングチャートであり、外部から供給されるアナログ映像
信号と、アナログ映像信号サンプリング信号Ｄ２と、ラ
ッチイネーブル信号ＬＥ、／ＬＥと、サンプルホールド
回路１４８₂の出力と、スキャン信号Ｇ１、Ｇ２、Ｇ３
とを示している。

【００９３】即ち、本発明のフラットパネル型表示装置
の実施の一形態である液晶表示装置においては、ラッチ
イネーブル信号ＬＥ＝０［Ｖ］、ラッチイネーブル信号
／ＬＥ＝２０［Ｖ］とされ、サンプルホールド回路１４
８₁〜１４８₄においては、アナログ・スイッチ７９、８
０に対応するアナログ・スイッチ＝ＯＦＦ、アナログ・
スイッチ８１〜８３に対応するアナログ・スイッチ＝Ｏ
Ｎとされた状態で、第１水平ラインのアナログ映像信号
が入力される。

【００９４】すると、アナログ映像信号サンプリング信
号Ｄ１〜Ｄ４が順に０［Ｖ］→２０［Ｖ］→０［Ｖ］に
されると共に、アナログ映像信号サンプリング信号／Ｄ
１〜／Ｄ４が順に２０［Ｖ］→０［Ｖ］→２０［Ｖ］と
される。

【００９５】この結果、サンプルホールド回路１４８₁
〜１４８₄においては、アナログ・スイッチ７８に対応
するアナログ・スイッチが順にＯＦＦ→ＯＮ→ＯＦＦと
され、アナログ映像信号がサンプリングされて、アナロ
グ映像信号電圧がコンデンサ９６に対応するコンデンサ
にホールドされる。

【００９６】そして、水平帰線期間中に、ラッチイネー
ブル信号ＬＥ＝２０［Ｖ］、ラッチイネーブル信号／Ｌ
Ｅ＝０［Ｖ］とされ、アナログ・スイッチ７９、８０に
対応するアナログ・スイッチ＝ＯＮ、アナログ・スイッ
チ８１〜８３に対応するアナログ・スイッチ＝ＯＦＦと
される。

【００９７】この結果、コンデンサ９６に対応するコン
デンサのホールド電圧は、差動アンプ９８とアナログ・
スイッチ８０とで構成されるボルテージフォロア回路に
対応するボルテージフォロア回路を介して、コンデンサ
９７に対応するコンデンサにホールドされる。

【００９８】そして、同じく、水平帰線期間中に、ラッ
チイネーブル信号ＬＥ＝０［Ｖ］、ラッチイネーブル信
号／ＬＥ＝２０［Ｖ］とされ、アナログ・スイッチ７
９、８０に対応するアナログ・スイッチ＝ＯＦＦ、アナ
ログ・スイッチ８１〜８３に対応するアナログ・スイッ
チ＝ＯＮとされる。

【００９９】この結果、サンプルホールド回路１４８₁
〜１４８₄からサンプルホールドしたアナログ映像信号
電圧がデータバス５₁〜５₄に同時に出力され、データバ
ス５₁〜５₄が充電される。

【０１００】そして、外部から第２水平ラインのアナロ
グ映像信号が入力されると同時に、スキャン信号Ｇ１が
高電圧とされ、Ｎ型ＴＦＴ４₁₁〜４₁₄＝ＯＮとされ、デ
ータバス５₁〜５₄がホールドするアナログ映像信号電圧
が画素容量３₁₁〜３₁₄に書き込まれる。

【０１０１】以下、同様にして、第２、第３、第４水平
ラインの画素容量３₂₁〜３₂₄、３₃₁〜３₃₄、３₄₁〜３₄₄
についても、アナログ映像信号電圧の書込みが順に行わ
れ、表示部２において、１画面分の表示が行われること
になる。

【０１０２】このように本発明のフラットパネル型表示
装置の実施の一形態の液晶表示装置によれば、一水平ラ
イン分のアナログ映像信号電圧をサンプルホールド回路
１４８₁〜１４８₄から同時にデータバス５₁〜５₄に出力
するようにしていることから、データバス１本あたりを
充電する時間として１水平期間程度、即ち、約３０μｓ
を使用することができるので、パネルが比較的大きな場
合であっても、データバス５₁〜５₄を十分に駆動するこ
とができると共に、サンプルホールド回路１４８₁〜１
４８₈として図２に示す本発明のサンプルホールド回路
の実施の一形態７５と同一構成のサンプルホールド回路
を使用しているので、精度の高いアナログ映像信号電圧
をデータバス５₁〜５₄に供給することができ、良質な画
像を表示することができる。

【０１０３】また、サンプルホールド回路１４８₁〜１
４８₈として図２に示す本発明のサンプルホールド回路
の実施の一形態７５と同一構成のサンプルホールド回路
を使用してなるデータドライバ１４６をガラス基板１上
に形成しているので、図１１に示す従来の液晶表示装置
よりも低価格とすることができる。

【０１０４】

【発明の効果】本発明中、第１の発明のサンプルホール
ド回路（請求項１記載のサンプルホールド回路）によれ
ば、入力オフセット電圧の比較的大きな差動アンプを使
用する場合においても、出力電圧として精度の高いサン
プルホールド電圧を得ることができる。

【０１０５】また、本発明中、第２の発明のサンプルホ
ールド回路（請求項２記載のサンプルホールド回路）に
よれば、例えば、フラットパネル型表示装置を構成する
透明基板上に形成することができ、また、この場合、差
動アンプの入力オフセット電圧は大きくなってしまう
が、出力電圧として精度の高いサンプルホールド電圧を
得ることができる。

【０１０６】また、本発明のフラットパネル型表示装置
（請求項３記載のフラットパネル型表示装置）によれ
ば、比較的大型のパネルを使用する場合においても、良
質の画像を表示することができると共に、低価格化を図
ることができる。

【図面の簡単な説明】

【図１】本発明中、第１の発明のサンプルホールド回路
の原理回路図である。

【図２】本発明のサンプルホールド回路の実施の一形態
を負荷とともに示す回路図である。

【図３】本発明のサンプルホールド回路の実施の一形態
が備える前段の差動アンプの構成を示す回路図である。

【図４】本発明のサンプルホールド回路の実施の一形態
が備える後段の差動アンプの構成を示す回路図である。

【図５】本発明のサンプルホールド回路の実施の一形態
が備える差動アンプが有する入力オフセット電圧を示す
回路図である。

【図６】本発明のサンプルホールド回路の実施の一形態
の動作例のシミュレーション結果を示すタイミングチャ
ートである。

【図７】本発明のフラットパネル型表示装置の実施の一
形態である液晶表示装置の要部を概念的に示す回路図で
ある。

【図８】本発明のフラットパネル型表示装置の実施の一
形態である液晶表示装置の液晶表示装置の動作を示すタ
イミングチャートである。

【図９】従来の液晶表示装置の一例の要部を概念的に示
す回路図である。

【図１０】図９に示す従来の液晶表示装置の動作を示す
タイミングチャートである。

【図１１】従来の液晶表示装置の他の例の要部を概念的
に示す回路図である。

【図１２】図１１に示す従来の液晶表示装置が備えるサ
ンプルホールド回路の構成を示す回路図である。

【図１３】図１１に示す従来の液晶表示装置の動作を示
すタイミングチャートである。

【図１４】ボルテージフォロア回路の一例を示す回路図
である。

【符号の説明】

Ｓ１被サンプルホールド信号Ｓ４被サンプルホールド信号Ｓ５、／Ｓ５、Ｓ６、／Ｓ６制御信号Ｄ１、／Ｄ１〜Ｄ４、／Ｄ４アナログ映像信号サンプ
リング信号

フロントページの続き (72)発明者中林謙一神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者中澤光晴神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】第１のスイッチ素子（５８）を介して被サ
ンプルホールド信号（Ｓ１）が印加される第１のコンデ
ンサ（６３）と、出力端子を第２のスイッチ素子（６０）を介して反転入
力端子に接続し、非反転入力端子に第３のスイッチ素子
（５９）を介して前記第１のコンデンサ（６３）のホー
ルド電圧が印加される差動アンプ（６５）と、一端（６４Ａ）を前記差動アンプ（６５）の反転入力端
子に接続し、他端（６４Ｂ）を接地した第２のコンデン
サ（６４）と、出力端（６６Ｃ）を第４のスイッチ素子（６２）を介し
て前記差動アンプ（６５Ａ）の非反転入力端子に接続
し、前記差動アンプ（６５）の出力電圧と、前記第２の
コンデンサ（６４）の一端（６４Ａ）の電圧との電圧差
を反転増幅する反転アンプ（６６）とを有し、前記第３のスイッチ素子（５９）を非導通とし、前記第
１のスイッチ素子（５８）を介して前記被サンプルホー
ルド信号をサンプリングした後、前記第２、第３のスイッチ素子（６０、５９）を導通、
前記第４のスイッチ素子（６２）を非導通とし、前記第
１のコンデンサ（６３）のホールド電圧を前記第２のコ
ンデンサ（６４）にホールドし、次に、前記第２、第３のスイッチ素子（６０、５９）を
非導通、前記第４のスイッチ素子（６２）を導通とし、
前記反転アンプ（６６）の出力端（６６Ｃ）にサンプル
ホールド電圧（ＶＢ）を出力するように制御されること
を特徴とするサンプルホールド回路。
【請求項２】前記第１〜第４のスイッチ素子（５８、６
０、５９、６２）は、薄膜トランジスタからなるアナロ
グ・スイッチで構成され、前記差動アンプ（６５）及び
前記反転アンプ（６６）を構成するトランジスタは、薄
膜トランジスタで構成されていることを特徴とする請求
項１記載のサンプルホールド回路。
【請求項３】画素を構成する画素電極にアナログ映像信
号電圧を供給するための複数のデータバスを形成してな
る透明基板と、外部から供給されるアナログ映像信号を
サンプルホールドしたアナログ映像信号電圧を同時に前
記複数のデータバスに出力する複数のサンプルホールド
回路を有するデータドライバとを備えてなるフラットパ
ネル型表示装置において、前記複数のサンプルホールド回路を請求項２記載のサン
プルホールド回路で構成し、前記データドライバを前記
透明基板上に形成していることを特徴とするフラットパ
ネル型表示装置。