JPH1049110A - サンプルホールド回路並びにこれを用いたデータドライバ及びフラットパネル型表示装置 - Google Patents

Abstract

(57)【要約】 【課題】ＦＥＴのしきい値にばらつきがあっても、入出
力電圧特性のばらつきをより低減する。 【解決手段】ソースホロア回路３０のゲートとグランド
線との間にホールドコンデンサＣＨ１が接続され、該ゲ
ートとサンプルホールド回路の入力端との間にアナログ
スイッチ３１が接続されたサンプルホールド回路におい
て、さらに、一端が該ゲートに接続された補正コンデン
サＣＣ１と、補正コンデンサＣＣ１の他端と該ソースと
の間に接続されたアナログスイッチ３３と、補正コンデ
ンサＣＣ１の他端と基準電位線Ｖrefとの間に接続され
たアナログスイッチ３４とを有する。ホールドコンデン
サＣＨ１にサンプリングされ保持された電圧は、補正コ
ンデンサＣＣ１で検出されたｎＭＯＳトランジスタのし
きい値Ｖthに応じ減算されて補正され、補正前の出力電
圧ＶＳＡ−Ｖthは、補正によりさらにΔＶ低下する。Ｖ
th小のときΔＶ大となりＶth大のときΔＶ小となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、サンプルホールド
回路並びにこれを用いたデータドライバ及びフラットパ
ネル型表示装置に関する。

【０００２】

【従来の技術】図７は、従来の液晶表示装置の全体構成
を示す。図７では簡単化のために、液晶表示パネル１０
が４行５列の画素構成である場合を示している。液晶表
示パネル１０は、１対のガラス基板が対向して配置され
ており、その一方のガラス基板上には、液晶画素１１の
表示電極がマトリックス状に配列され、各液晶画素１１
について薄膜トランジスタ１２が形成され、薄膜トラン
ジスタ１２の第１〜４行に対しそれぞれ走査電極１４１
〜１４４が形成され、薄膜トランジスタ１２の第１〜５
列に対しそれぞれデータ電極１３１〜１３５が、走査電
極１４１〜１４４と直角に絶縁膜を介して形成されてい
る。他方のガラス基板上には、各液晶画素１１に共通の
透明べた電極Ｖcom（表示電極に対する対向電極Ｖcom）
が形成されている。電極Ｖcomには、液晶劣化防止のた
めビデオ信号ＶＳＡを１水平期間毎に正極性電位と負極
性電位とに交互に反転させるための信号が供給される。

【０００３】データ電極１３１〜１３５はデータドライ
バ２０の出力端に接続され、走査電極１４１〜１４４は
走査ドライバ２１の出力端に接続されている。制御回路
２２は、供給されるドットクロックＣＬＫ、同期信号を
含まないビデオ信号ＶＳ、水平同期信号ＨＳＹＮＣ及び
垂直同期信号ＶＳＹＮＣに基づき、周期が１水平期間の
スタートパルスＳＴ、ドットクロックＣＬＫと同一周波
数のクロックＣＫ１、増幅されたビデオ信号ＶＳＡ及び
ラッチ信号ＬＴを生成してデータドライバ２０に供給
し、また、１水平期間の周期で走査電極を走査するため
の信号を走査ドライバ２１に供給する。

【０００４】データドライバ２０は、点順次走査用シフ
トレジスタ２３、サンプルホールド回路２４及びサンプ
ルホールド回路２５を備えている。データ電極１３１に
対応したシフトレジスタ２３、サンプルホールド回路２
４及びサンプルホールド回路２５の１列分の構成要素２
３１、サンプルホールド回路２４１及び２５１の構成例
を図８に示す。

【０００５】サンプルホールド回路２４１は、その信号
入力端とバッファ回路３０の入力端との間にアナログス
イッチ３１が接続されている。アナログスイッチ３１
は、ｐＭＯＳトランジスタとｎＭＯＳトランジスタとを
並列接続した転送ゲートであり、選択信号Ｓ１とこれを
インバータ３２で反転した信号とでオン／オフ制御され
る。バッファ回路３０の入力端とグランド線との間に
は、ホールドコンデンサＣＨ１が接続されている。サン
プルホールド回路２５１はサンプルホールド回路２４１
と同一回路であり、サンプルホールド回路２５１のバッ
ファ回路４０、アナログスイッチ４１、インバータ４２
及びホールドコンデンサＣＨ２はそれぞれサンプルホー
ルド回路２４１のバッファ回路３０、アナログスイッチ
３１、インバータ３２及びホールドコンデンサＣＨ１に
対応している。

【０００６】最初、選択信号Ｓ１が低レベルでアナログ
スイッチ３１がオフになっている。スタートパルスＳＴ
が高レベルに遷移し、これがクロックＣＫ１の立ち上が
りでＤフリップフロップ２３１に保持され、そのＱ出力
である選択信号Ｓ１が高レベルになり、アナログスイッ
チ３１がオンになり、ビデオ信号ＶＳＡの電圧がホール
ドコンデンサＣＨ１にサンプリングされる。スタートパ
ルスＳＴが低レベルになり、次のクロックＣＫ１の立ち
上がりで選択信号Ｓ１が低レベルに保持され、アナログ
スイッチ３１がオフになって、ホールドコンデンサＣＨ
１にサンプリングされた電圧が保持される。バッファ回
路３０からは、ホールドコンデンサＣＨ１の電圧に応じ
た電圧の画素信号ＶＤ１が取り出される。

【０００７】図７において、シフトレジスタ２３による
点順次走査により、１水平期間で１行分のビデオ信号Ｖ
ＳＡがサンプルホールド回路２４でサンプルホールドさ
れ、次いでラッチ信号ＬＴによりサンプルホールド回路
２４の出力がサンプルホールド回路２５に保持される。
この状態で、シフトレジスタ２３による点順次走査によ
り、１水平期間で１行分のビデオ信号ＶＳＡがサンプル
ホールド回路２４でサンプルホールドされる。以下同様
の処理が繰り返される。

【０００８】データドライバ２０は、液晶表示パネル１
０の薄膜トランジスタ１２を形成する工程と同じ工程
で、液晶表示パネル１０の周辺部に薄膜トランジスタで
形成した方が製造コスト上好ましい。バッファ回路３０
及び４０はいずれも、高入力インピーダンス、低出力イ
ンピーダーンスであり、通常、演算増幅回路の反転入力
端と出力端とを接続した増幅率１のボルテージホロワで
構成される。

【０００９】しかし、ガラス基板上に形成される薄膜ト
ランジスタは、特性のばらつきが比較的大きく、隣り合
うものであってもしいき値電圧（ドレイン電流が流れは
じめる時のゲート・ソース間電圧）が異なるので、ボル
テージホロワの入出力電圧特性のばらつきが大きく、同
一入力電圧であってもデータ電極毎に出力電圧が異な
り、表示画質が悪くなる。

【００１０】そこで、薄膜トランジスタで２０を構成す
る場合、バッファ回路３０として図９に示すようなソー
スホロワ回路が用いられる。バッファ回路３０の入力及
び出力はそれぞれｎＭＯＳトランジスタＮ１のゲート及
びソースであり、抵抗Ｒ１には常時電流が流れている。
バッファ回路４０についてもバッファ回路３０と同様で
ある。

【００１１】

【発明が解決しようとする課題】ソースホロワ回路の入
出力電圧特性のばらつきは、ボルテージホロワのそれよ
り小さいものの、ｎＭＯＳトランジスタＮ１のしきい値
のばらつきがソースホロワ回路の入出力特性のばらつき
になるので、これによる表示画質の低下を避けることが
できない。

【００１２】本発明の目的は、このような問題点に鑑
み、ＦＥＴのしきい値にばらつきがあっても、入出力電
圧特性のばらつきをより低減することが可能なサンプル
ホールド回路並びにこれを用いたデータドライバ及びフ
ラットパネル型表示装置を提供することにある。

【００１３】

【課題を解決するための手段及びその作用効果】本発明
に係るサンプルホールド回路では、出力段に、ＦＥＴの
ゲート及びソースをそれぞれ入力端及び出力端とするソ
ースホロア回路を有し、該ゲートと第１基準電位との間
にホールドコンデンサが接続され、該ゲートとサンプル
ホールド回路の入力端との間に第１アナログスイッチが
接続されたサンプルホールド回路において、さらに、一
端が該ゲートに接続された補正コンデンサと、該補正コ
ンデンサの他端と該ソースとの間に接続された第２アナ
ログスイッチと、該補正コンデンサの他端と第２基準電
位との間に接続された第３アナログスイッチと、を有す
る。

【００１４】上記構成において、例えば、最初に第１及
び第２のアナログスイッチがオフ、第３アナログスイッ
チがオンになっているとする。この状態から第１及び第
２のアナログスイッチをオンにすると、入力信号の電圧
ＶＳＡがホールドコンデンサにサンプリングされ、補正
コンデンサの電圧がＦＥＴのしきい値Ｖthに等しくな
る。

【００１５】次に、第１及び第２のアナログスイッチを
オフにし、第３アナログスイッチをオンにすると、ホー
ルドコンデンサから補正コンデンサへ電荷ΔＱが移動し
て、両コンデンサの電圧が等しくなり、サンプルホール
ド回路の出力電圧ＶＤ１がΔＶ低下する。これにより、
ＶＤ１＝ＶＳＡ−（Ｖth＋ΔＶ）となる。電荷移動量Δ
Ｑは、しきい値Ｖthが小さいほど大きいので、しきい値
Ｖthが小さいほどホールドコンデンサの電圧低下が大き
くなり、出力電圧ＶＤ１の低下量ΔＶも大きくなる。

【００１６】したがって、ホールドコンデンサと補正コ
ンデンサとの容量比及び基準電位を適当に選定すること
により、ＦＥＴのしきい値Ｖthのばらつきによらず電圧
（Ｖth＋ΔＶ）を略一定にすることが可能となり、サン
プルホールド回路の入力電圧ＶＳＡに対する出力電圧Ｖ
Ｄ１の特性のばらつきを低減することができるという効
果を奏する。

【００１７】本発明の第１態様では、制御回路を有し、
該制御回路は、上記第１アナログスイッチ及び上記第２
アナログスイッチをオンにし上記第３アナログスイッチ
をオフにし、次いで該第１アナログスイッチ及び該第２
アナログスイッチをオフにし該第３アナログスイッチを
オンにする。

【００１８】本発明の第２態様では、制御回路を有し、
該制御回路は、（１）上記第１アナログスイッチ及び上
記第２アナログスイッチをオンにし上記第３アナログス
イッチをオフにし、（２）次いで該第１アナログスイッ
チをオフにし、（３）次いで該第２アナログスイッチを
オフにし該第３アナログスイッチをオンにし、（２）の
動作開始から（３）の動作開始までの時間を補正パラメ
ータとして利用する。

【００１９】この第２態様によれば、（２）の動作開始
から（３）の動作開始まではサンプルホールド回路の出
力電圧が補正されず、（３）の動作開始後にサンプルホ
ールド回路の出力電圧が補正されるので、液晶表示装置
のデータ電極に接続されたサンプルホールド回路のよう
に出力の１サイクル平均値が意味をもつ場合に有効であ
り、前記補正パラメータを適当に定めることにより、サ
ンプルホールド回路の入出力電圧特性のばらつき低減が
より一層達成されるという効果を奏する。

【００２０】本発明の第３態様のデータドライバでは、
液晶表示装置の各データ電極に対応して備えられ、出力
端が該データ電極に接続される上記いずれかのサンプル
ホールド回路を有し、該サンプルホールド回路のＦＥＴ
が薄膜トランジスタで形成されている。この第３態様に
よれば、サンプルホールド回路を、画素スイッチとして
薄膜トランジスタを用いた液晶表示パネルと、入出力電
圧特性のばらつき低減が図られたサンプルホールド回路
とを、同一工程で製造できるので、液晶表示装置の製造
コストを低減できるという効果を奏する。

【００２１】本発明の第４態様のフラットパネル型表示
装置では、上記いずれかのサンプルホールド回路と、デ
ータ電極に該サンプルホールド回路の出力端が接続され
た表示用フラットパネルと、を有する。

【００２２】この第４態様によれば、サンプルホールド
回路の入出力電圧特性のばらつきが低減するので、フラ
ットパネル型表示装置の表示品質が向上するという効果
を奏する。

【００２３】

【発明の実施の形態】以下、図１及び図２に基づいて本
発明の一実施形態を説明する。図１は、本発明の一実施
形態のサンプルホールド回路を示す。バッファ回路３０
は、ソースホロワ回路であり、ｎＭＯＳトランジスタＮ
１のゲート及びソースがそれぞれバッファ回路３０の入
力端及び出力端となっている。ｎＭＯＳトランジスタＮ
１のソースは、抵抗Ｒ１を介してグランド線に接続さ
れ、ｎＭＯＳトランジスタＮ１のドレインは電源供給線
ＶＣＣに接続されている。ｎＭＯＳトランジスタＮ１の
ゲートとサンプルホールド回路の入力端との間には、選
択信号Ｓ１でオン／オフ制御されるアナログスイッチ３
１が接続されている。ｎＭＯＳトランジスタＮ１のゲー
トとグランド線との間には、ホールドコンデンサＣＨ１
が接続されている。以上の構成は従来と同一である。

【００２４】本実施形態の構成の特徴は、ｎＭＯＳトラ
ンジスタＮ１のゲートに補正コンデンサＣＣ１の一端が
接続され、補正コンデンサＣＣ１の他端が、一方ではア
ナログスイッチ３３を介してｎＭＯＳトランジスタＮ１
のソースに接続され、他方ではアナログスイッチ３４を
介して基準電位線Ｖrefに接続されていることにある。
アナログスイッチ３３及び３４はそれぞれ、制御信号Ｓ
２及びＳ３でオン／オフ制御される。

【００２５】次に、上記の如く構成された本実施形態の
動作を、図２に基づいて説明する。図２（Ａ）〜（Ｃ）
はそれぞれアナログスイッチ３１、３３及び３４のオン
／オフ波形を示し、図２（Ｄ）及び（Ｅ）はサンプルホ
ールド回路の入出力電圧波形を示す。ＶＳＡ及びＶＤ１
はそれぞれサンプルホールド回路の入力信号及び出力信
号である。図２（Ｄ）と図２（Ｅ）とはｎＭＯＳトラン
ジスタＮ１のしきい値Ｖthが異なり、図２（Ｃ）は図２
（Ｅ）よりもしきい値Ｖthが大きい場合を示す。

【００２６】最初、アナログスイッチ３１及び３３がオ
フ、アナログスイッチ３４がオンになっているとする。
この状態からアナログスイッチ３１及び３３をオンにす
ると、入力信号ＶＳＡの電圧がホールドコンデンサＣＨ
１にサンプリングされ、補正コンデンサＣＣ１の電圧が
ｎＭＯＳトランジスタＮ１のしきい値Ｖthに等しくな
る。

【００２７】次に、アナログスイッチ３１及び３３をオ
フにし、アナログスイッチ３４をオンにすると、補正コ
ンデンサＣＣ１の電圧がホールドコンデンサＣＨ１の電
圧よりも低いので、ホールドコンデンサＣＨ１から補正
コンデンサＣＣ１へ電荷ΔＱが移動して、両電圧が等し
くなり、電圧ＶＤ１がΔＶ低下する。これにより、ＶＤ
１＝ＶＳＡ−（Ｖth＋ΔＶ）となる。電荷移動量ΔＱ
は、しきい値Ｖthが小さいほど大きいので、しきい値Ｖ
thが小さいほどホールドコンデンサＣＨ１の電圧低下が
大きくなり、電圧ＶＤ１の低下量ΔＶも大きくなる。

【００２８】したがって、ホールドコンデンサＣＨ１と
補正コンデンサＣＣ１との容量比及び基準電位線Ｖref
を適当に選定することにより、ｎＭＯＳトランジスタＮ
１のしきい値Ｖthのばらつきによらず電圧（Ｖth＋Δ
Ｖ）を略一定にすることが可能となり、サンプルホール
ド回路の入力電圧ＶＳＡに対する出力電圧ＶＤ１の特性
のばらつきを低減することができる。

【００２９】

【実施例】

［第１実施例］図３は、本発明の第１実施例のサンプル
ホールド回路を示す。この回路では、図１のアナログス
イッチ３１を、ｎＭＯＳトランジスタとｐＭＯＳトラン
ジスタとが並列接続された転送ゲートで構成し、図１の
アナログスイッチ３３及び３４をいずれもｎＭＯＳトラ
ンジスタで構成し、基準電位線Ｖrefをグランド線とし
ている。また、アナログスイッチ３１のｎＭＯＳトラン
ジスタ及びｐＭＯＳトランジスタのゲートにそれぞれ、
選択信号Ｓ１、及び、選択信号Ｓ１をインバータ３２で
反転した信号＊Ｓ１を供給し、ｎＭＯＳトランジスタ３
４のゲートに制御信号Ｓ３を供給し、ｎＭＯＳトランジ
スタ３３のゲートに、制御信号Ｓ３をインバータ３５で
反転した信号Ｓ２を供給している。

【００３０】他の点は図１と同一である。 ［第２実施例］図４は、本発明の第２実施例のサンプル
ホールド回路を示す。この回路では、図３のホールドコ
ンデンサＣＨ１を省略し、その替わりに、ｎＭＯＳトラ
ンジスタＮ１のゲート容量をホールドコンデンサＣＨ１
として用いている。

【００３１】他の点は図３と同一である。 ［第３実施例］図５は、本発明の第３実施例の２段サン
プルホールド回路を示す。この回路は、図７の液晶表示
装置のデータドライバに用いられ、サンプルホールド回
路２４１Ａ及び２５１Ａはそれぞれ図８のサンプルホー
ルド回路２４１及び２５１に対応している。

【００３２】サンプルホールド回路２４１Ａは、図３の
サンプルホールド回路の出力端に、駆動能力を増すため
のコンデンサＣを接続した構成となっている。また、サ
ンプルホールド回路２５１Ａは、サンプルホールド回路
２４１ＡからコンデンサＣを除いたものと同一構成であ
り、サンプルホールド回路２５１ＡのｎＭＯＳトランジ
スタＮ２、抵抗Ｒ２、ホールドコンデンサＣＨ２、アナ
ログスイッチ４１、インバータ４２、補正コンデンサＣ
Ｃ２、アナログスイッチとしてのｎＭＯＳトランジスタ
４３、４４、インバータ４５、ラッチ信号ＬＴ、制御信
号Ｓ４及び信号ＶＤ２はそれぞれサンプルホールド回路
２４１ＡのｎＭＯＳトランジスタＮ１、抵抗Ｒ１、ホー
ルドコンデンサＣＨ１、アナログスイッチ３１、インバ
ータ３２、補正コンデンサＣＣ１、アナログスイッチと
してのｎＭＯＳトランジスタ３３、３４、インバータ３
５、制御信号Ｓ１、Ｓ３及び信号ＶＤ１に対応してい
る。

【００３３】サンプルホールド回路２５１Ａの出力端
は、データ電極を介して液晶画素１１の一方の電極に接
続されている。また、信号ＬＴ、ＶＳＡ、Ｓ３及びＳ４
は、図７の制御回路２２に対応した制御回路２２Ａから
供給される。ラッチ信号及び選択信号Ｓ１は、図８のも
のと同一である。次に、上記の如く構成された２段サン
プルホールド回路の動作を、図６に基づいて説明する。

【００３４】最初、選択信号Ｓ１が低レベルでアナログ
スイッチ３１がオフ、制御信号Ｓ３が高レベルでｎＭＯ
Ｓトランジスタ３３がオフ、ｎＭＯＳトランジスタ３４
がオン、ラッチ信号ＬＴが低レベルでアナログスイッチ
４１がオフ、制御信号Ｓ４が低レベルでｎＭＯＳトラン
ジスタ４４がオフ、ｎＭＯＳトランジスタ４３がオンで
あるとする。この状態では、ｎＭＯＳトランジスタ４４
がオフであるので、サンプルホールド回路２５１Ａの出
力信号ＶＤ２は、補正コンデンサＣＣ２で補正されてお
らず従来と同一である。

【００３５】（ｔ１）選択信号Ｓ１が高レベルに遷移し
てアナログスイッチ３１がオンになり、これと同時に制
御信号Ｓ３が低レベルに遷移してｎＭＯＳトランジスタ
３４がオフ、ｎＭＯＳトランジスタ３３がオンになる。
これにより、入力信号ＶＳＡの電圧がホールドコンデン
サＣＨ１にサンプリングされ、補正コンデンサＣＣ１の
電圧がｎＭＯＳトランジスタＮ１のしきい値Ｖthに等し
くなる。

【００３６】（ｔ２）選択信号Ｓ１が低レベルに遷移し
てアナログスイッチ３１がオフになり、これと同時に制
御信号Ｓ３が高レベルに遷移してｎＭＯＳトランジスタ
３４がオン、ｎＭＯＳトランジスタ３３がオフになる。
これにより、ホールドコンデンサＣＨ１から補正コンデ
ンサＣＣ１へ電荷が移動し、上記のように、ｎＭＯＳト
ランジスタＮ１のしきい値Ｖthに応じて信号ＶＤ１の電
圧が補正され、サンプルホールド回路２４１Ａの入力信
号ＶＳＡに対する出力信号ＶＤ１の特性のばらつきが低
減される。

【００３７】（ｔ３）制御信号Ｓ４が高レベルに遷移し
てｎＭＯＳトランジスタ４４がオン、ｎＭＯＳトランジ
スタ４３がオフになる。これにより、ホールドコンデン
サＣＨ２から補正コンデンサＣＣ２へ電荷が移動し、上
記のように、ｎＭＯＳトランジスタＮ２のしきい値Ｖth
に応じて出力信号ＶＤ２の電圧がΔＶだけ補正され、サ
ンプルホールド回路２５１Ａの入力電圧ＶＤ１に対する
出力電圧ＶＤ２の特性のばらつきが低減される。

【００３８】ラッチ信号ＬＴの立ち上がりから次のラッ
チ信号ＬＴの立ち上がりまでの期間Ｔでの出力電圧ＶＤ
２の時間平均値が、液晶画素の輝度に対応しているの
で、サンプルホールド回路２５１Ａの補正開始時点ｔ３
が、前記ばらつき低減のパラメータの１つに加えられ、
補正開始時点ｔ３を適当に定めることにより、サンプル
ホールド回路２５１Ａの入出力電圧特性のばらつき低減
がより一層達成される。

【００３９】（ｔ４）ラッチ信号ＬＴが高レベルに遷移
してアナログスイッチ４１がオンになり、これと同時に
制御信号Ｓ４が低レベルに遷移してｎＭＯＳトランジス
タ４４がオフ、ｎＭＯＳトランジスタ４３がオンにな
る。これにより、補正された信号ＶＤ１がホールドコン
デンサＣＨ２にサンプリングされ、補正コンデンサＣＣ
２の電圧がｎＭＯＳトランジスタＮ２のしきい値Ｖthに
等しくなる。

【００４０】（ｔ５）ラッチ信号ＬＴが低レベルに遷移
してアナログスイッチ４１がオフになり、ホールドコン
デンサＣＨ２の電圧が保持される。出力信号ＶＤ２は、
補正コンデンサＣＣ２による補正前のホールドコンデン
サＣＨ２に応じた電圧になる。以上の処理が繰り返し行
われる。

【００４１】なお、本発明には外にも種々の変形例が含
まれる。例えば、本発明はしきい値のばらつきが比較的
大きい薄膜トランジスタを用いたサンプルホールド回路
に好適であるが、薄膜トランジスタ以外のＦＥＴであっ
ても、一般にしきい値にばらつきがあり高精度が要求さ
れるサンプルホールド回路に適用しても有効である。

【００４２】ソースホロワ回路３０は、入力インピーダ
ーンスが出力インピーダーンスより高くかつソース電位
がゲート電位よりしきい値Ｖthだけ低いものであればよ
く、抵抗Ｒ１の替わりに定電流源を用いたものであって
もよい。ホールドコンデンサは、実質的にその電圧保持
機能を有すればよく、図４の場合のようなゲート容量も
ホールドコンデンサに含まれる。

【００４３】また、液晶表示装置のデータドライバに本
発明を適用する場合であっても、他の構成のデータドラ
イバ、例えばサンプルホールド回路を並列に接続し、一
方のサンプルホールド回路で入力信号ＶＳＡをサンプリ
ング中に他方のサンプルホールド回路の出力をデータ電
極に供給し、両サンプルホールド回路の役割を交互に切
り換える構成のデータドライバに適用することができ
る。

【００４４】さらに、液晶表示装置を含む各種フラット
パネル型表示装置において、そのパネルのデータ電極に
本発明のサンプルホールド回路を接続すれば、サンプル
ホールド回路の入力電圧に対する出力電圧の特性のばら
つきを低減することができるので、表示品質を向上させ
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施形態のサンプルホールド回路を
示す図である。

【図２】図１の回路の動作波形図である。

【図３】本発明の第１実施例のサンプルホールド回路を
示す図である。

【図４】本発明の第２実施例のサンプルホールド回路を
示す図である。

【図５】本発明の第３実施例の、液晶表示装置に用いら
れた２段サンプルホールド回路を示す図である。

【図６】図５の回路の動作を示すタイミングチャートで
ある。

【図７】従来の液晶表示装置の全体構成図である。

【図８】図７のデータドライバに用いられた２段サンプ
ルホールド回路を示す図である。

【図９】図８のサンプルホールド回路内のバッファ回路
として用いられたソースホロワ回路を示す図である。

【符号の説明】

２３１ Ｄフリップフロップ ２４１、２４１Ａ、２５１、２５１Ａ サンプルホール
ド回路 ３０ バッファ回路 ３１、３３、３４、４１、４３、４４ アナログスイッ
チ ３２、３５、４２、４５ インバータ ＣＨ１、ＣＨ２ ホールドコンデンサ ＣＣ１、ＣＣ２ 補正コンデンサ Ｎ１、Ｎ２ ｎＭＯＳトランジスタ Ｒ１、Ｒ２ 抵抗

フロントページの続き (72)発明者 中林 謙一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 山本 彰 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 出力段に、ＦＥＴのゲート及びソースを
   それぞれ入力端及び出力端とするソースホロア回路を有
   し、該ゲートと第１基準電位との間にホールドコンデン
   サが接続され、該ゲートとサンプルホールド回路の入力
   端との間に第１アナログスイッチが接続されたサンプル
   ホールド回路において、さらに、 一端が該ゲートに接続された補正コンデンサと、 該補正コンデンサの他端と該ソースとの間に接続された
   第２アナログスイッチと、 該補正コンデンサの他端と第２基準電位との間に接続さ
   れた第３アナログスイッチと、 を有することを特徴とするサンプルホールド回路。
2. 【請求項２】 請求項１にさらに制御回路を有し、該制
   御回路は、 上記第１アナログスイッチ及び上記第２アナログスイッ
   チをオンにし上記第３アナログスイッチをオフにし、 次いで該第１アナログスイッチ及び該第２アナログスイ
   ッチをオフにし該第３アナログスイッチをオンにする、 ことを特徴とすることをサンプルホールド回路。
3. 【請求項３】 請求項１にさらに制御回路を有し、該制
   御回路は、 （１）上記第１アナログスイッチ及び上記第２アナログ
   スイッチをオンにし上記第３アナログスイッチをオフに
   し、 （２）次いで該第１アナログスイッチをオフにし、 （３）次いで該第２アナログスイッチをオフにし該第３
   アナログスイッチをオンにし、 （２）の動作開始から（３）の動作開始までの時間を補
   正パラメータとして利用することを特徴とすることをサ
   ンプルホールド回路。
4. 【請求項４】 液晶表示装置の各データ電極に対応して
   備えられ、出力端が該データ電極に接続される請求項１
   乃至３のいずれか１つに記載のサンプルホールド回路を
   有し、該サンプルホールド回路のＦＥＴが薄膜トランジ
   スタで形成されていることを特徴とするデータドライ
   バ。
5. 【請求項５】 請求項１乃至３のいずれか１つに記載の
   サンプルホールド回路と、 データ電極に該サンプルホールド回路の出力端が接続さ
   れた表示用フラットパネルと、を有することを特徴とす
   るフラットパネル型表示装置。