JPH09321144A

JPH09321144A - 半導体集積回路配置配線方法

Info

Publication number: JPH09321144A
Application number: JP8136682A
Authority: JP
Inventors: Hiroshi Kaga; 博史加賀
Original assignee: NEC IC Microcomputer Systems Co Ltd
Current assignee: NEC IC Microcomputer Systems Co Ltd
Priority date: 1996-05-30
Filing date: 1996-05-30
Publication date: 1997-12-12

Abstract

(57)【要約】【課題】チップ面積を縮小し、大面積ブロックが存在し
ても配線混雑を緩和し、未配線を無くすことのできる半
導体集積回路配置配線方法を提供すること。【解決手段】自動配線不可能で、しかも配線チャネルに
のらない複雑な配線経路に対し、自動配線可能な仮想配
線チャネルを定義する。ついで、その複雑な配線経路を
自動配線後に作り込み実配線と置き換える。そのため
に、配線禁止領域を有する回路ブロック１内に、そのブ
ロックを通過する１つ以上の作り込み配線２を設け、自
動配線時にはその作り込み配線２に対応した仮想配線チ
ャネルを回路ブロックに定義する。さらに、ブロック間
配線後にチップ製造用マスクデータを、上述した作り込
み配線を含む実配線層のみで生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は配線チャネルによっ
て配線データを作成する半導体集積回路配置配線方法に
関し、特に大面積ブロックによる配線混雑を回避する半
導体集積回路配置配線方法に関する。

【０００２】

【従来の技術】従来、従来の半導体集積回路配置配線方
法は、集積回路を構成するネットリストを基に回路ブロ
ック毎にチップ内での配置を決定し、その後決定された
配置情報による接続端子位置と配線禁止領域とから、接
続端子相互を配線禁止領域を回避して接続することによ
り、配線データを作成している。

【０００３】図８はかかる従来の一例を説明するための
半導体集積回路の自動配置配線フロー図である。図８に
示すように、まず従来の自動配置配線方法は、集積回路
を構成するマスタチップや回路ブロックの配線禁止情報
および回路ブロックの端子位置情報を読み込む。なお、
マスタチップとは、集積回路を構成するのに必要な電源
やパッド等の情報であり、回路ブロックとは、回路を構
成するプリミティブな機能単位である。ついで、集積回
路全体のネットリストを読み込み、その集積回路を形成
する回路ブロック毎にチップ内での配置を決定して接続
端子や配線禁止領域を含む配置情報を求める。ここでい
う配線禁止領域は、回路ブロック内配線のショートを回
避するための配線禁止情報に基く領域およびマスタチッ
プの配線禁止領域を合わせたものである。さらに、かか
る接続端子の位置情報とブロック内外の配線禁止領域と
を考慮して実配線層によるブロック間配線を行う。しか
る後、ブロック間未配線の有無のチェックを行い、未配
線が残っているときは、再度その未配線が残っている回
路ブロックの配置情報を求め、実配線層によるブロック
間配線を繰り返す。このブロック間配線の後、未配線が
無くなると、回路の配置配線が完了する。

【０００４】

【発明が解決しようとする課題】上述した従来の半導体
集積回路配置配線方法は、配置されたブロック上に、ブ
ロック内配線とのショートを回避するための配線禁止情
報が付加されている。そのため、配線時には、この配線
禁止情報による配線禁止領域を避けて配線しなければな
らないが、この配線禁止情報による配線禁止領域の面積
が、周辺の配線可能領域に比べて相対的に大きな場合、
配線禁止領域を迂回する配線が多くなり、配線禁止領域
の周辺において配線の混雑を招くという欠点がある。

【０００５】このような配線の混雑が著しいときには、
配線完了までの処理時間が増大し、極端なケースでは、
配線そのものを行えず、未配線を発生する恐れがある。
しかも、かかる場合には、回路ブロックの再配置を行っ
て配線し直さねばならず、設計期間（ＴＡＴ）の増加に
つながってしまう。

【０００６】この問題を回避するために、従来考えられ
る方策としては、面積の大きな回路ブロックに限り、ブ
ロック内通過配線を可能にする配線チャネルを予め設け
ておく対策がある。しかし、回路ブロック内の素子を最
適配置したとき、ブロック内通過配線を可能にする配線
チャネルは、ブロック内部の素子と、これらの素子を接
続する配線とのショートを回避するために、複雑な配線
経路にならざるを得ず、チップ内共通の配線チャネルと
して定義できないか、またできたとしても自動配線が困
難な経路になってしまう。

【０００７】しかし、この配線チャネルを設ける対策を
実行するためには、ブロック内通過配線用の配線チャネ
ルを優先して回路ブロックのレイアウト設計を行わねば
ならず、ブロック内の素子の配置が最適にならないの
で、ブロックの面積が大きくなり、結果的にチップ面積
が増大し、コスト増になるという欠点がある。

【０００８】本発明の目的は、かかるチップ面積を増加
させることなく、大面積ブロックの存在による配線混雑
を緩和し、未配線を無くすことのできる半導体集積回路
配置配線方法を提供することにある。

【０００９】

【課題を解決するための手段】本発明の半導体集積回路
配置配線方法は、複数の回路ブロックおよび配線チャネ
ルを備えた半導体集積回路の自動配置配線を行うにあた
り、前記複数の回路ブロックの各々に仮想配線チャネル
を定義するステップと、前記仮想配線チャネルを定義す
るステップで定義された仮想配線および実配線を用いて
自動配線を行うステップとを含んで構成される。

【００１０】また、本発明の半導体集積回路配置配線方
法における前記仮想配線および実配線を用いて自動配線
を行うステップは、前記仮想配線を前記実配線に置換し
て実現される。

【００１１】さらに、本発明の半導体集積回路配置配線
方法においては、前記任意の回路ブロックに仮想配線チ
ャネルを定義するステップで定義した回路ブロック内
に、前記仮想配線チャネルとは独立した実配線データを
作り込み、前記仮想配線を前記実配線データに基く作り
込み配線に置換して行われる。

【００１２】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【００１３】図１は本発明の一実施の形態を説明するた
めの半導体集積回路の自動配置配線フロー図である。図
１に示すように、本実施の形態の半導体集積回路の自動
配置配線方法は、まず前述した図８の従来例同様、集積
回路を構成するマスタチップや回路ブロックの配線禁止
情報および回路ブロックの端子位置情報を読み込む。つ
いで、集積回路全体のネットリストを読み込み、その集
積回路を形成する回路ブロック毎にチップ内での配置を
決定して接続端子や配線禁止領域を含む配置情報を求め
る。ついで、かかる接続端子の位置情報と配線禁止領域
とを考慮して仮想配線層を含んだブロック間配線を行
う。しかる後、ブロック間未配線の有無のチェックを行
い、未配線が残っているときは、再度その未配線が残っ
ている回路ブロックの配置情報を求め、仮想配線層によ
るブロック間配線を繰り返す。この仮想配線層によるブ
ロック間配線の後、未配線が無くなると、仮想配線層を
実配線層に置換し、回路の配置配線が完了する。

【００１４】本実施の形態では、実配線層とは別に仮想
配線層を定義し、この仮想配線層を含めて自動配線を実
行し、未配線の判定後に仮想配線層による配線を実配線
層に置き換えて、チップの配線データを作成する。この
ような実配線層に加え仮想配線層を含めて自動配線を実
行することにより、自動配線の際の実配線層に対応した
配線禁止領域周辺での配線混雑を緩和し、自動配線のＴ
ＡＴの削減や未配線の防止を実現することができる。

【００１５】特に、仮想配線層の実配線層への置き換え
は、回路ブロック内の仮想配線チャネルと、この仮想配
線チャネルとは独立した実配線可能領域を通過する配線
とを用いて行う。これを実現するためには、回路ブロッ
ク内の配線禁止領域内において、仮想配線チャネルとは
独立した実配線可能領域に、予め実配線層配線データを
作り込んでおき、その作り込んだ実配線の始点と終点を
結んで仮想配線チャネルを定義しておく。その後の自動
配線時には、この仮想配線チャネルによりブロック間配
線を行い、未配線チェックを行ってから、作り込んだ実
配線データを含めて実配線層のデータを作成する。この
方法により、仮想配線を容易に実配線に置き換えること
ができる。すなわち、一旦実配線層データをブロック内
に作り込んでおくことにより、すべて自動で行うことが
できる。

【００１６】図２は図１における作り込み配線を施した
回路ブロックの平面図である。図２に示すように、この
回路ブロック１は実配線層として第１層および第２層ま
で使用可能な半導体集積回路（チップ）の１ブロックを
表わし、回路ブロック１内に予め作り込まれた複数本の
第１層作り込み配線パターン２が形成されている。

【００１７】一般に、面積や機能を優先してレイアウト
設計した回路ブロックにおいても、配線長の制約とチッ
プ共通の配線チャネルとを考慮しなければ、回路ブロッ
ク１を通過する配線を作り込むのは可能である。しかし
ながら、このような配線は、経路が複雑になること及び
配線チャネル上に載っていないことから、自動配線は不
可能であるが、本実施の形態では、かかる自動配線をも
可能にすることができる。

【００１８】図３は図２における仮想配線チャネルを定
義した回路ブロックの平面図である。図３に示すよう
に、回路ブロック１において、前述した作り込み配線パ
ターン２に相当する第３層仮想配線チャネル３を定義す
る。すなわち、上述した自動配線を可能にするため、自
動配線ツールに対し、自動配線可能な第３層の仮想配線
チャネル３を定義する。この第３層の仮想配線チャネル
３の両端は、前述した図２の作り込み配線２の両端と等
価な位置でなければならない。

【００１９】図４は図３における仮想配線チャネルを用
いた配置配線結果を説明するための回路ブロックの平面
図である。図４に示すように、チャネル定義により自動
配置配線を実行するにあたり、回路ブロック１の周囲に
存在する非配線ブロック６および第１層，第２層配線禁
止領域７を避けて、第１層，第２層実配線４が形成され
る。このとき、図２の第３層仮想配線チャネル３に対応
する３本の第３層仮想配線５は、回路ブロック１内にブ
ロック内通過配線として実現される。これにより、回路
ブロック１周辺での配線混雑を緩和し、結果的にチップ
面積を縮小することになる。なお、実際にチップを製造
するためのマスクデータは、前述した図２の第１層作り
込み配線２を含め、第１層と第２層のみで生成する。

【００２０】上述したように、本実施の形態によれば、
自動配線不可能で、しかも配線チャネルにのらない複雑
な配線経路に対し、自動配線可能な仮想配線チャネルを
定義し、ブロック間配線完了後に作り込み実配線と置き
換えることにより、配置配線のＴＡＴを短縮するととも
に、未配線の発生を防止し、チップ面積を縮小すること
ができる。そのために、本実施の形態では、相対的に大
面積の配線禁止領域を有する回路ブロック内に、そのブ
ロックを通過する１つ以上の作り込み配線を設け、自動
配線時にはその作り込み配線に対応した仮想配線チャネ
ルを回路ブロックに定義する。さらに、自動配線後にチ
ップ製造用マスクデータを、上述した作り込み配線を含
む実配線層のみで生成する。

【００２１】図５は本発明の他の実施の形態を説明する
ための作り込み配線を施した回路ブロックの平面図であ
る。図５に示すように、回路ブロック１は、第１層の作
り込み配線２と、この第１層の作り込み配線２に直交す
る第２層の作り込み配線８とをあらかじめ作り込んでお
く。

【００２２】図６は図５における仮想配線チャネルを定
義した回路ブロックの平面図である。図６に示すよう
に、回路ブロック１は、第１層の作り込み配線２に相当
する第３層の仮想配線チャネル３を定義するとともに、
第２層の作り込み配線８に相当する第４層の仮想配線チ
ャネル９を定義する。

【００２３】図７は図６における仮想配線チャネルを使
用した回路ブロックの平面図である。図７に示すよう
に、この場合は、図４のケースが仮想配線チャネルを水
平方向のみに定義しているのに対し、垂直方向にも定義
し、より一層の配線性の向上を計ったものである。すな
わち、図７においても、回路ブロック１の周囲に存在す
る非配線ブロック６および第１層，第２層配線禁止領域
７を避けて、第１層，第２層実配線４が形成される。こ
のとき、図２の第３層仮想配線チャネル３に対応する３
本の第３層仮想配線５は、回路ブロック１内にブロック
内通過配線として実現される。これにより、回路ブロッ
ク１周辺での配線混雑を緩和し、結果的にチップ面積を
縮小することになる。なお、実際にチップを製造するた
めのマスクデータは、前述した図２の第１層作り込み配
線２を含め、第１層と第２層のみで生成する。

【００２４】本実施の形態では、前述した図４と比較し
て、作り込み配線８に示すとおり第２層にまで拡張する
ことにより、上下方向にもブロック内通過配線を作り込
むことができる。これにより、上下方向の配線は回路ブ
ロック１内を通過することが可能になり、チップ面積を
より一層縮小することができる。

【００２５】

【発明の効果】以上説明したように、本発明の半導体集
積回路配置配線方法は、初めに仮想配線層を含めて配線
し、ついでブロック間配線完了後に仮想配線を実配線に
置き換えることにより、チップ面積を縮小し、配線混雑
による配線ＴＡＴの増加を無くすとともに、未配線の発
生を防止できるという効果がある。

【図面の簡単な説明】

【図１】本発明の概要を説明するための半導体集積回路
の自動配置配線フロー図である。

【図２】図１における作り込み配線を施した回路ブロッ
クの平面図である。

【図３】図２における仮想配線チャネルを定義した回路
ブロックの平面図である。

【図４】図３における仮想配線チャネルを用いた回路ブ
ロックの平面図である。

【図５】本発明の他の実施の形態を説明するための作り
込み配線を施した回路ブロックの平面図である。

【図６】図５における仮想配線チャネルを定義した回路
ブロックの平面図である。

【図７】図６における仮想配線チャネルを使用した回路
ブロックの平面図である。

【図８】従来の一例を説明するための半導体集積回路の
自動配置配線フロー図である。

【符号の説明】

１回路（配線）ブロック２第１層作り込み配線３第３層仮想配線チャネル４第１層，第２層実配線５第３層仮想配線６非配線ブロック７第１層，第２層配線禁止領域８第２層作り込み配線９第４層仮想配線チャネル１０第４層仮想配線

Claims

【特許請求の範囲】

【請求項１】複数の回路ブロックおよび配線チャネル
を備えた半導体集積回路の自動配置配線を行うにあた
り、前記複数の回路ブロックの各々に仮想配線チャネル
を定義するステップと、前記仮想配線チャネルを定義す
るステップで定義された仮想配線および実配線を用いて
自動配線を行うステップとを含むことを特徴とする半導
体集積回路配置配線方法。
【請求項２】前記仮想配線および実配線を用いて自動
配線を行うステップは、前記仮想配線を前記実配線に置
換する請求項１記載の半導体集積回路配置配線方法。
【請求項３】前記任意の回路ブロックに仮想配線チャ
ネルを定義するステップで定義した回路ブロック内に、
前記仮想配線チャネルとは独立した実配線データを作り
込み、前記仮想配線を前記実配線データに基く作り込み
配線に置換して自動配線を行う請求項１記載の半導体集
積回路配置配線方法。