JPH09321829A - 伝送線路切り換えスイッチング回路 - Google Patents
伝送線路切り換えスイッチング回路Info
- Publication number
- JPH09321829A JPH09321829A JP8152921A JP15292196A JPH09321829A JP H09321829 A JPH09321829 A JP H09321829A JP 8152921 A JP8152921 A JP 8152921A JP 15292196 A JP15292196 A JP 15292196A JP H09321829 A JPH09321829 A JP H09321829A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- switching
- transmission line
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Electronic Switches (AREA)
- Transceivers (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 ２つの伝送線路間の素子分離特性の向上及び
装置を小型化する。 【解決手段】 受信時は、ＦＥＴ１及びＦＥＴ４がオ
ン、ＦＥＴ２及びＦＥＴ３がオフとなり、受信信号Ｓ１
（周波数ｆ１）は端子ＲＣから伝送線路１を介して端子
ＲＸに到達するが、伝送線路２に流入する微量の信号Ｓ
１を接地端子Ｇにバイパスするためのバイパス回路（Ｆ
ＥＴ４、Ｃ１、Ｃ３及びＬ４からなる共振回路）の共振
周波数を信号Ｓ１の周波数ｆ１と一致するようにＣ１及
びＣ３を設定する。送信時は、前記ＦＥＴは受信時の動
作と逆となり、送信信号Ｓ２（周波数ｆ２）は端子ＴＸ
から伝送線路２を介して端子ＲＣに到達するが、伝送線
路１に流入する微量の信号Ｓ２を端子Ｇにバイパスする
ためのバイパス回路（ＦＥＴ３、Ｃ１、Ｃ２及びＬ４か
らなる共振回路）の共振周波数を信号Ｓ２の周波数ｆ２
と一致するようにＣ１及びＣ２を設定する。その結果、
送信及び受信時における伝送線路１及び２間のアイソレ
ーション（素子分離）特性が向上する。
装置を小型化する。 【解決手段】 受信時は、ＦＥＴ１及びＦＥＴ４がオ
ン、ＦＥＴ２及びＦＥＴ３がオフとなり、受信信号Ｓ１
（周波数ｆ１）は端子ＲＣから伝送線路１を介して端子
ＲＸに到達するが、伝送線路２に流入する微量の信号Ｓ
１を接地端子Ｇにバイパスするためのバイパス回路（Ｆ
ＥＴ４、Ｃ１、Ｃ３及びＬ４からなる共振回路）の共振
周波数を信号Ｓ１の周波数ｆ１と一致するようにＣ１及
びＣ３を設定する。送信時は、前記ＦＥＴは受信時の動
作と逆となり、送信信号Ｓ２（周波数ｆ２）は端子ＴＸ
から伝送線路２を介して端子ＲＣに到達するが、伝送線
路１に流入する微量の信号Ｓ２を端子Ｇにバイパスする
ためのバイパス回路（ＦＥＴ３、Ｃ１、Ｃ２及びＬ４か
らなる共振回路）の共振周波数を信号Ｓ２の周波数ｆ２
と一致するようにＣ１及びＣ２を設定する。その結果、
送信及び受信時における伝送線路１及び２間のアイソレ
ーション（素子分離）特性が向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、信号を伝送する複
数の伝送線路に対して伝送線路の切り換えを行う伝送線
路切り換えスイッチング回路に関する。
数の伝送線路に対して伝送線路の切り換えを行う伝送線
路切り換えスイッチング回路に関する。
【０００２】
【従来の技術】従来、自動車携帯電話等の移動体通信に
おける送受信の切り換えは、アンテナスイッチを用いて
行う。アンテナで受信された信号を伝送する１系統の伝
送線路と、送信用の信号をアンテナに伝送する他系統の
伝送線路とを切り換えるための伝送線路切り換えスイッ
チング回路として、複数のＦＥＴで構成されているＦＥ
Ｔスイッチング回路が従来から一般的に用いられてい
る。
おける送受信の切り換えは、アンテナスイッチを用いて
行う。アンテナで受信された信号を伝送する１系統の伝
送線路と、送信用の信号をアンテナに伝送する他系統の
伝送線路とを切り換えるための伝送線路切り換えスイッ
チング回路として、複数のＦＥＴで構成されているＦＥ
Ｔスイッチング回路が従来から一般的に用いられてい
る。
【０００３】図６は、従来の伝送線路切り換えスイッチ
ング回路（ｎ型ＦＥＴを用いた場合を一例として示
す。）の構成を示す回路図である。
ング回路（ｎ型ＦＥＴを用いた場合を一例として示
す。）の構成を示す回路図である。
【０００４】複数のＦＥＴを用いるこのような構成のス
イッチング回路はＳＰＤＴ（SinglePole Dual Throug
h）スイッチと呼ばれる。このスイッチング回路におい
て、アンテナから入出力端子ＲＣに受信信号が入力され
た場合、制御用電圧端子Ｖ１及びＶ２に各々０Ｖ、３Ｖ
を印加する。ＦＥＴ１及びＦＥＴ４はオン、ＦＥＴ２及
びＦＥＴ３はオフとなり、入出力端子ＲＣに入力された
受信信号は受信端子ＲＸへ伝送される。
イッチング回路はＳＰＤＴ（SinglePole Dual Throug
h）スイッチと呼ばれる。このスイッチング回路におい
て、アンテナから入出力端子ＲＣに受信信号が入力され
た場合、制御用電圧端子Ｖ１及びＶ２に各々０Ｖ、３Ｖ
を印加する。ＦＥＴ１及びＦＥＴ４はオン、ＦＥＴ２及
びＦＥＴ３はオフとなり、入出力端子ＲＣに入力された
受信信号は受信端子ＲＸへ伝送される。
【０００５】一方、送信端子ＴＸに送信信号が入力され
た場合、制御用電圧端子Ｖ１及びＶ２に各々３Ｖ、０Ｖ
を印加する。ＦＥＴ１及びＦＥＴ４はオフ、ＦＥＴ２及
びＦＥＴ３はオンとなり、送信端子ＴＸに入力された信
号は入出力端子ＲＣへ伝送される。
た場合、制御用電圧端子Ｖ１及びＶ２に各々３Ｖ、０Ｖ
を印加する。ＦＥＴ１及びＦＥＴ４はオフ、ＦＥＴ２及
びＦＥＴ３はオンとなり、送信端子ＴＸに入力された信
号は入出力端子ＲＣへ伝送される。
【０００６】入出力端子ＲＣ（第１の端子）と受信端子
ＲＸ（第２の端子）との間の伝送線路（受信用線路）１
と、送信端子ＴＸ（第３の端子）と入出力端子ＲＣ（第
１の端子）との間の伝送線路（送信用線路）２と、の間
の伝送線路の切り換え動作を説明する。
ＲＸ（第２の端子）との間の伝送線路（受信用線路）１
と、送信端子ＴＸ（第３の端子）と入出力端子ＲＣ（第
１の端子）との間の伝送線路（送信用線路）２と、の間
の伝送線路の切り換え動作を説明する。
【０００７】受信時は、受信信号Ｓ１（使用周波数ｆ
１）が入出力端子ＲＣ（第１の端子）と受信端子ＲＸ
（第２の端子）間の受信用伝送線路１のみを通るよう
に、伝送線路１に設けられたＦＥＴ１を導通状態に、伝
送線路２に設けられたＦＥＴ２を遮断状態にする。
１）が入出力端子ＲＣ（第１の端子）と受信端子ＲＸ
（第２の端子）間の受信用伝送線路１のみを通るよう
に、伝送線路１に設けられたＦＥＴ１を導通状態に、伝
送線路２に設けられたＦＥＴ２を遮断状態にする。
【０００８】しかしながら、ＦＥＴ等の半導体スイッチ
ング素子においては、特に、ミリ波等の高い周波数帯域
では完全な遮断状態が得られないために、微量の受信信
号Ｓ１がＦＥＴ２及び伝送線路２を介して送信端子ＴＸ
（第３の端子）に回り込むという現象（以下、回り込み
現象という。）が発生する。前記伝送線路２への受信信
号Ｓ１の回り込み現象を防止するため、前記伝送線路２
を遮断状態にするためのＦＥＴ２と送信端子ＴＸ（第３
の端子）の接続点Ｃと接地端子Ｇとの間にＦＥＴ４と容
量Ｃ１とインダクタ（ボンディングワイヤで構成され
る。）Ｌ４で構成される直列共振回路（以下、受信信号
用バイパス回路という。）が接続され、この共振回路の
共振周波数を受信信号Ｓ１の使用周波数ｆ１と一致させ
ることにより、この共振回路のインピーダンスは略零と
なるため前記回り込み現象による微量の受信信号Ｓ１は
導通状態のＦＥＴ４及び容量Ｃ１とインダクタ（ボンデ
ィングワイヤ）Ｌ４で構成される共振回路を通って接地
端子Ｇに流れるため、送信端子ＴＸ（第３の端子）への
流入が防止される。
ング素子においては、特に、ミリ波等の高い周波数帯域
では完全な遮断状態が得られないために、微量の受信信
号Ｓ１がＦＥＴ２及び伝送線路２を介して送信端子ＴＸ
（第３の端子）に回り込むという現象（以下、回り込み
現象という。）が発生する。前記伝送線路２への受信信
号Ｓ１の回り込み現象を防止するため、前記伝送線路２
を遮断状態にするためのＦＥＴ２と送信端子ＴＸ（第３
の端子）の接続点Ｃと接地端子Ｇとの間にＦＥＴ４と容
量Ｃ１とインダクタ（ボンディングワイヤで構成され
る。）Ｌ４で構成される直列共振回路（以下、受信信号
用バイパス回路という。）が接続され、この共振回路の
共振周波数を受信信号Ｓ１の使用周波数ｆ１と一致させ
ることにより、この共振回路のインピーダンスは略零と
なるため前記回り込み現象による微量の受信信号Ｓ１は
導通状態のＦＥＴ４及び容量Ｃ１とインダクタ（ボンデ
ィングワイヤ）Ｌ４で構成される共振回路を通って接地
端子Ｇに流れるため、送信端子ＴＸ（第３の端子）への
流入が防止される。
【０００９】また、送信時は、送信信号Ｓ２（使用周波
数ｆ２）が送信端子ＴＸ（第２の端子）と入出力端子Ｒ
Ｃ（第１の端子）間の送信用伝送線路２のみを通るよう
に、伝送線路２に設けられたＦＥＴ２を導通状態に、伝
送線路１に設けられたＦＥＴ１を遮断状態にする。しか
しながら、前記と同様の理由により、微量の送信信号Ｓ
２のＦＥＴ１及び伝送線路１を介して受信端子ＲＸ（第
２の端子）への回り込み現象が発生する。前記伝送線路
１への回り込み現象を防止するため、前記伝送線路１を
遮断状態にするためのＦＥＴ１と受信端子ＲＸ（第２の
端子）の接続点Ｃと接地端子Ｇとの間にＦＥＴ３と容量
Ｃ１とインダクタＬ４で構成される直列共振回路（以
下、送信信号用バイパス回路という。）が接続され、こ
の共振回路の共振周波数を送信信号Ｓ２の使用周波数ｆ
２と一致させることにより、この共振回路のインピーダ
ンスは略零となるため前記回り込み現象による微量の送
信信号Ｓ２は導通状態のＦＥＴ３及び容量Ｃ１とインダ
クタＬ４で構成される共振回路を通って接地端子Ｇに流
れるため、送信端子ＴＸ（第３の端子）への流入が防止
される。
数ｆ２）が送信端子ＴＸ（第２の端子）と入出力端子Ｒ
Ｃ（第１の端子）間の送信用伝送線路２のみを通るよう
に、伝送線路２に設けられたＦＥＴ２を導通状態に、伝
送線路１に設けられたＦＥＴ１を遮断状態にする。しか
しながら、前記と同様の理由により、微量の送信信号Ｓ
２のＦＥＴ１及び伝送線路１を介して受信端子ＲＸ（第
２の端子）への回り込み現象が発生する。前記伝送線路
１への回り込み現象を防止するため、前記伝送線路１を
遮断状態にするためのＦＥＴ１と受信端子ＲＸ（第２の
端子）の接続点Ｃと接地端子Ｇとの間にＦＥＴ３と容量
Ｃ１とインダクタＬ４で構成される直列共振回路（以
下、送信信号用バイパス回路という。）が接続され、こ
の共振回路の共振周波数を送信信号Ｓ２の使用周波数ｆ
２と一致させることにより、この共振回路のインピーダ
ンスは略零となるため前記回り込み現象による微量の送
信信号Ｓ２は導通状態のＦＥＴ３及び容量Ｃ１とインダ
クタＬ４で構成される共振回路を通って接地端子Ｇに流
れるため、送信端子ＴＸ（第３の端子）への流入が防止
される。
【００１０】
【発明が解決しようとする課題】一般的に、伝送線路切
り換えスイッチング回路においては、周波数が高くなる
につれてアイソレーション特性が劣化し、特に、ミリ波
帯域では十分なアイソレーション特性を得ることは非常
に難しい。従って、使用する信号の所望の帯域において
良好なアイソレーションを得るためには、前述のように
共振作用を利用する技術が従来から採用されている。し
かしながら、前述のような従来の伝送線路切り換えスイ
ッチング回路においては、前記回り込み現象防止用の共
振回路（受信信号及び送信信号バイパス回路）を構成す
る容量Ｃ１はその値が大容量のものが必要なため、必然
的にＩＣチップが大型化するという問題点があった。
り換えスイッチング回路においては、周波数が高くなる
につれてアイソレーション特性が劣化し、特に、ミリ波
帯域では十分なアイソレーション特性を得ることは非常
に難しい。従って、使用する信号の所望の帯域において
良好なアイソレーションを得るためには、前述のように
共振作用を利用する技術が従来から採用されている。し
かしながら、前述のような従来の伝送線路切り換えスイ
ッチング回路においては、前記回り込み現象防止用の共
振回路（受信信号及び送信信号バイパス回路）を構成す
る容量Ｃ１はその値が大容量のものが必要なため、必然
的にＩＣチップが大型化するという問題点があった。
【００１１】更に、受信信号Ｓ１の使用周波数ｆ１と送
信信号Ｓ２の使用周波数ｆ２が同じ場合には、前記受信
信号バイパス回路及び送信信号バイパス回路を構成する
容量Ｃ１は単一のものを共用することができるが、受信
信号Ｓ１の使用周波数ｆ１と送信信号Ｓ２の使用周波数
ｆ２が異なる場合には、送信信号バイパス回路を構成す
る容量Ｃ１と送信信号バイパス回路を構成する容量Ｃ１
とではその容量値が異なるために２つの容量値の異なる
コンデンサを切り換えて用いなければならないという問
題点があった。
信信号Ｓ２の使用周波数ｆ２が同じ場合には、前記受信
信号バイパス回路及び送信信号バイパス回路を構成する
容量Ｃ１は単一のものを共用することができるが、受信
信号Ｓ１の使用周波数ｆ１と送信信号Ｓ２の使用周波数
ｆ２が異なる場合には、送信信号バイパス回路を構成す
る容量Ｃ１と送信信号バイパス回路を構成する容量Ｃ１
とではその容量値が異なるために２つの容量値の異なる
コンデンサを切り換えて用いなければならないという問
題点があった。
【００１２】本発明は、前記問題点を解決するものであ
り、前記受信信号バイパス回路及び送信信号バイパス回
路の共振回路を形成するためのインダクタンスとして、
ボンディングワイヤを用いるとともに受信信号バイパス
回路及び送信信号バイパス回路の共振回路の回路構成を
改良すること、即ち、前記従来の受信信号バイパス回路
及び送信信号バイパス回路の共振回路を構成する容量の
他に第２端子（受信端子）及び第３端子（送信端子）と
チップの接地端子間に各々共振回路の構成部品となる容
量を設けることにより、小さい回路規模で高いアイソレ
ーション特性を得ることが出来る伝送線路切り換えスイ
ッチング回路及び該スイッチング回路を実装した半導体
装置を提供することを目的とする。
り、前記受信信号バイパス回路及び送信信号バイパス回
路の共振回路を形成するためのインダクタンスとして、
ボンディングワイヤを用いるとともに受信信号バイパス
回路及び送信信号バイパス回路の共振回路の回路構成を
改良すること、即ち、前記従来の受信信号バイパス回路
及び送信信号バイパス回路の共振回路を構成する容量の
他に第２端子（受信端子）及び第３端子（送信端子）と
チップの接地端子間に各々共振回路の構成部品となる容
量を設けることにより、小さい回路規模で高いアイソレ
ーション特性を得ることが出来る伝送線路切り換えスイ
ッチング回路及び該スイッチング回路を実装した半導体
装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明の伝送線路切り換
えスイッチング回路は、第１の端子乃至第２の端子間の
第１の伝送線路と第３の端子乃至前記第１の端子間の第
２の伝送線路とを切り換える線路切り換え用スイッチン
グ回路において、前記第２の端子及び第３の端子と接地
端子間に設けたバイパス回路が各々共振回路を構成する
ようにしたものである。
えスイッチング回路は、第１の端子乃至第２の端子間の
第１の伝送線路と第３の端子乃至前記第１の端子間の第
２の伝送線路とを切り換える線路切り換え用スイッチン
グ回路において、前記第２の端子及び第３の端子と接地
端子間に設けたバイパス回路が各々共振回路を構成する
ようにしたものである。
【００１４】本発明の伝送線路切り換えスイッチング回
路は、２つの伝送線路のうち何れか一方を導通状態に、
他方を遮断状態にする伝送線路切り換えスイッチング回
路であって、少なくとも、第１の端子から第２の端子に
第１の信号を伝送する第１の伝送線路と、第３の端子か
ら第１の端子に第２の信号を伝送する第２の伝送線路
と、第１の信号の伝送時に第２の伝送線路に流入する第
１の信号を接地端子にバイパスさせる第１のバイパス回
路と、第２の信号の伝送時に第１の伝送線路に流入する
第２の信号を接地端子にバイパスさせる第２のバイパス
回路とからなり、前記バイパス回路の少なくとも一方
が、前記バイパス回路の切り替え用のスイッチング素子
と第１のコンデンサと、これらと並列に配置される並列
配置の第２のコンデンサとを有する共振回路を構成する
と共に、第１の信号の伝送時に前記第１のバイパス回路
を動作状態に、前記第２のバイパス回路を非動作状態に
し、第２の信号の伝送時に前記第２のバイパス回路を動
作状態に、前記第１のバイパス回路を非動作状態にする
ことにより、第１の信号の第３の端子への流入及び第２
の信号の第２の端子への流入を夫々防止するものであ
る。
路は、２つの伝送線路のうち何れか一方を導通状態に、
他方を遮断状態にする伝送線路切り換えスイッチング回
路であって、少なくとも、第１の端子から第２の端子に
第１の信号を伝送する第１の伝送線路と、第３の端子か
ら第１の端子に第２の信号を伝送する第２の伝送線路
と、第１の信号の伝送時に第２の伝送線路に流入する第
１の信号を接地端子にバイパスさせる第１のバイパス回
路と、第２の信号の伝送時に第１の伝送線路に流入する
第２の信号を接地端子にバイパスさせる第２のバイパス
回路とからなり、前記バイパス回路の少なくとも一方
が、前記バイパス回路の切り替え用のスイッチング素子
と第１のコンデンサと、これらと並列に配置される並列
配置の第２のコンデンサとを有する共振回路を構成する
と共に、第１の信号の伝送時に前記第１のバイパス回路
を動作状態に、前記第２のバイパス回路を非動作状態に
し、第２の信号の伝送時に前記第２のバイパス回路を動
作状態に、前記第１のバイパス回路を非動作状態にする
ことにより、第１の信号の第３の端子への流入及び第２
の信号の第２の端子への流入を夫々防止するものであ
る。
【００１５】本発明の伝送線路切り換えスイッチング回
路は、前記他方のバイパス回路が、該他方のバイパス回
路の切り替え用スイッチング素子と前記第１のコンデン
サと、これらと並列に配置される並列配置の第３のコン
デンサとを有する共振回路を構成するものである。
路は、前記他方のバイパス回路が、該他方のバイパス回
路の切り替え用スイッチング素子と前記第１のコンデン
サと、これらと並列に配置される並列配置の第３のコン
デンサとを有する共振回路を構成するものである。
【００１６】本発明の伝送線路切り換えスイッチング回
路は、前記第１のバイパス回路の共振周波数を第１の信
号の使用周波数に、第２のバイパス回路の共振周波数を
第２の信号の使用周波数にそれぞれ一致させるものであ
る。
路は、前記第１のバイパス回路の共振周波数を第１の信
号の使用周波数に、第２のバイパス回路の共振周波数を
第２の信号の使用周波数にそれぞれ一致させるものであ
る。
【００１７】本発明の伝送線路切り換えスイッチング回
路は、前記共振回路が、前記スイッチング素子、第１の
コンデンサ及び前記並列配置のコンデンサに対して直列
に配置されたインダクタを有するものである。
路は、前記共振回路が、前記スイッチング素子、第１の
コンデンサ及び前記並列配置のコンデンサに対して直列
に配置されたインダクタを有するものである。
【００１８】本発明の伝送線路切り換えスイッチング回
路は、第１の端子乃至第２の端子間の第１の伝送線路と
第３の端子乃至前記第１の端子間の第２の伝送線路とを
切り換える線路切り換え用スイッチング回路において、
第１の端子と第２の端子との間を接続又は遮断する第１
のスイッチング素子と、第３の端子と第１の端子との間
を遮断又は接続する第２のスイッチング素子と、第２の
端子と接地端子間に第１のコンデンサ及びインダクタを
介して接続される第３のスイッチング素子と、第３の端
子と接地端子間に第１のコンデンサ及び前記インダクタ
を介して接続される第４のスイッチング素子と、第２の
端子と接地端子との間に前記第３のスイッチング素子及
び第１のコンデンサに対して並列に配置される第２のコ
ンデンサと、第３の端子と接地端子との間に前記第４の
スイッチング素子及び第１のコンデンサに対して並列に
配置される第３のコンデンサと、前記インダクタとから
構成され、第１の伝送線路の信号伝送においては、第１
のスイッチング素子及び第４のスイッチング素子を導通
状態に、第２のスイッチング素子及び第３のスイッチン
グ素子を遮断状態に制御し、且つ第２の伝送線路の信号
伝送においては、第２のスイッチング素子及び第３のス
イッチング素子を導通状態に、第１のスイッチング素子
及び第４のスイッチング素子を遮断状態に制御するとと
もに、第１の伝送線路の信号伝送においては、第３の端
子と接地端子間の回路インピーダンスを限りなく零とな
るように、第２の伝送線路の信号伝送においては、第２
の端子と接地端子間の回路インピーダンスを限りなく零
となるように、第１、第２、第３のコンデンサ及びイン
ダクタの値を設定するものである。
路は、第１の端子乃至第２の端子間の第１の伝送線路と
第３の端子乃至前記第１の端子間の第２の伝送線路とを
切り換える線路切り換え用スイッチング回路において、
第１の端子と第２の端子との間を接続又は遮断する第１
のスイッチング素子と、第３の端子と第１の端子との間
を遮断又は接続する第２のスイッチング素子と、第２の
端子と接地端子間に第１のコンデンサ及びインダクタを
介して接続される第３のスイッチング素子と、第３の端
子と接地端子間に第１のコンデンサ及び前記インダクタ
を介して接続される第４のスイッチング素子と、第２の
端子と接地端子との間に前記第３のスイッチング素子及
び第１のコンデンサに対して並列に配置される第２のコ
ンデンサと、第３の端子と接地端子との間に前記第４の
スイッチング素子及び第１のコンデンサに対して並列に
配置される第３のコンデンサと、前記インダクタとから
構成され、第１の伝送線路の信号伝送においては、第１
のスイッチング素子及び第４のスイッチング素子を導通
状態に、第２のスイッチング素子及び第３のスイッチン
グ素子を遮断状態に制御し、且つ第２の伝送線路の信号
伝送においては、第２のスイッチング素子及び第３のス
イッチング素子を導通状態に、第１のスイッチング素子
及び第４のスイッチング素子を遮断状態に制御するとと
もに、第１の伝送線路の信号伝送においては、第３の端
子と接地端子間の回路インピーダンスを限りなく零とな
るように、第２の伝送線路の信号伝送においては、第２
の端子と接地端子間の回路インピーダンスを限りなく零
となるように、第１、第２、第３のコンデンサ及びイン
ダクタの値を設定するものである。
【００１９】本発明の伝送線路切り換えスイッチング回
路は、第１の信号を第１の端子から第２の端子に伝送す
るための第１の伝送線路と、第２の信号を第３の端子か
ら第１の端子に伝送するための第２の伝送線路と、第１
の信号の伝送時に第２の伝送線路に流入する第１の信号
を接地端子にバイパスさせる第１のバイパス回路と、第
２の信号の伝送時に第１の伝送線路に流入する第２の信
号を接地端子にバイパスさせる第２のバイパス回路とを
有し、前記第１の伝送線路を接続又は遮断する第１のス
イッチング素子と、前記第２の伝送線路を遮断又は接続
する第２のスイッチング素子と、前記第１のバイパス回
路を接続又は遮断する第４のスイッチング素子と、前記
第２のバイパス回路を遮断又は接続する第３のスイッチ
ング素子と、前記第１の信号の伝送時に前記第１のスイ
ッチング素子及び第４のスイッチング素子を接続状態に
し、前記第２の信号の伝送時に前記第１のスイッチング
素子及び第４のスイッチング素子を遮断状態にする電圧
を供給する第２の制御用電圧端子と、前記第２の信号の
伝送時に前記第２のスイッチング素子及び第３のスイッ
チング素子を接続状態にし、前記第１の信号の伝送時に
前記第２のスイッチング素子及び第３のスイッチング素
子を遮断状態にする電圧を供給する第１の制御用電圧端
子と、をそれぞれ設けると共に、前記第１のスイッチン
グ素子は第１の伝送線路の第１の端子と第２の端子との
間に存在し、第１の抵抗を介して前記第２の制御用電圧
端子に接続され、前記第３のスイッチング素子は第２の
端子と接地端子に接続された第１のコンデンサとの間に
接続され、第３の抵抗を介して前記第１の制御用電圧端
子に接続され、前記第２のスイッチング素子は第２の伝
送線路の第３の端子と第１の端子との間に存在し、第２
の抵抗を介して前記第１の制御用電圧端子に接続され、
前記第４のスイッチング素子は第３の端子と接地端子に
接続された第１のコンデンサとの間に接続され、第４の
抵抗を介して前記第２の制御用電圧端子に接続され、且
つ、前記第２の端子と接地端子との間に第２のコンデン
サ及びインダクタを、前記第３の端子と接地端子との間
に第３のコンデンサ及びインダクタを、それぞれ配置す
るものである。
路は、第１の信号を第１の端子から第２の端子に伝送す
るための第１の伝送線路と、第２の信号を第３の端子か
ら第１の端子に伝送するための第２の伝送線路と、第１
の信号の伝送時に第２の伝送線路に流入する第１の信号
を接地端子にバイパスさせる第１のバイパス回路と、第
２の信号の伝送時に第１の伝送線路に流入する第２の信
号を接地端子にバイパスさせる第２のバイパス回路とを
有し、前記第１の伝送線路を接続又は遮断する第１のス
イッチング素子と、前記第２の伝送線路を遮断又は接続
する第２のスイッチング素子と、前記第１のバイパス回
路を接続又は遮断する第４のスイッチング素子と、前記
第２のバイパス回路を遮断又は接続する第３のスイッチ
ング素子と、前記第１の信号の伝送時に前記第１のスイ
ッチング素子及び第４のスイッチング素子を接続状態に
し、前記第２の信号の伝送時に前記第１のスイッチング
素子及び第４のスイッチング素子を遮断状態にする電圧
を供給する第２の制御用電圧端子と、前記第２の信号の
伝送時に前記第２のスイッチング素子及び第３のスイッ
チング素子を接続状態にし、前記第１の信号の伝送時に
前記第２のスイッチング素子及び第３のスイッチング素
子を遮断状態にする電圧を供給する第１の制御用電圧端
子と、をそれぞれ設けると共に、前記第１のスイッチン
グ素子は第１の伝送線路の第１の端子と第２の端子との
間に存在し、第１の抵抗を介して前記第２の制御用電圧
端子に接続され、前記第３のスイッチング素子は第２の
端子と接地端子に接続された第１のコンデンサとの間に
接続され、第３の抵抗を介して前記第１の制御用電圧端
子に接続され、前記第２のスイッチング素子は第２の伝
送線路の第３の端子と第１の端子との間に存在し、第２
の抵抗を介して前記第１の制御用電圧端子に接続され、
前記第４のスイッチング素子は第３の端子と接地端子に
接続された第１のコンデンサとの間に接続され、第４の
抵抗を介して前記第２の制御用電圧端子に接続され、且
つ、前記第２の端子と接地端子との間に第２のコンデン
サ及びインダクタを、前記第３の端子と接地端子との間
に第３のコンデンサ及びインダクタを、それぞれ配置す
るものである。
【００２０】本発明の伝送線路切り換えスイッチング回
路は、前記第３のスイッチング素子と第１のコンデンサ
と第２のコンデンサとインダクタとからなる回路及び前
記第４のスイッチング素子と第１のコンデンサと第３の
コンデンサとインダクタとからなる回路をそれぞれ共振
回路となるように構成したものである。
路は、前記第３のスイッチング素子と第１のコンデンサ
と第２のコンデンサとインダクタとからなる回路及び前
記第４のスイッチング素子と第１のコンデンサと第３の
コンデンサとインダクタとからなる回路をそれぞれ共振
回路となるように構成したものである。
【００２１】本発明の伝送線路切り換えスイッチング回
路は、前記インダクタとしてボンディングワイヤを用い
るものである。
路は、前記インダクタとしてボンディングワイヤを用い
るものである。
【００２２】本発明の伝送線路切り換えスイッチング回
路は、前記スイッチング素子が、ＦＥＴである。
路は、前記スイッチング素子が、ＦＥＴである。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面に基づいて説明する。
て、図面に基づいて説明する。
【００２４】図１は本実施形態の伝送線路切り換えスイ
ッチング回路の構成を示す回路図であり、スイッチング
素子としてｎ型ＦＥＴを用いた場合を一例として示す。
入出力端子ＲＣ（第１の端子）から入力された受信信号
Ｓ１（使用周波数ｆ１）を受信端子ＲＸ（第２の端子：
増幅器（図示せず。）に受信信号Ｓ１を出力する）に伝
送するための伝送線路１と、送信信号Ｓ２（使用周波数
ｆ２）を送信端子ＴＸ（第３の端子：送信信号を増幅器
から入力する。）から入出力端子ＲＣ（第１の端子）に
伝送するための伝送線路２が存在し、伝送線路１にはＦ
ＥＴ１とＦＥＴ３とが設けられ、伝送線路２にはＦＥＴ
２とＦＥＴ４とが設けられている。
ッチング回路の構成を示す回路図であり、スイッチング
素子としてｎ型ＦＥＴを用いた場合を一例として示す。
入出力端子ＲＣ（第１の端子）から入力された受信信号
Ｓ１（使用周波数ｆ１）を受信端子ＲＸ（第２の端子：
増幅器（図示せず。）に受信信号Ｓ１を出力する）に伝
送するための伝送線路１と、送信信号Ｓ２（使用周波数
ｆ２）を送信端子ＴＸ（第３の端子：送信信号を増幅器
から入力する。）から入出力端子ＲＣ（第１の端子）に
伝送するための伝送線路２が存在し、伝送線路１にはＦ
ＥＴ１とＦＥＴ３とが設けられ、伝送線路２にはＦＥＴ
２とＦＥＴ４とが設けられている。
【００２５】伝送線路１のＦＥＴ１は入出力端子ＲＣと
受信端子ＲＸ間に存在し、ＦＥＴ３は受信端子ＲＸと接
地端子Ｇに接続された容量Ｃ１に接続されている。ＦＥ
Ｔ１のゲートは抵抗Ｒ１を介して、制御用電圧Ｖ２に、
ＦＥＴ３のゲートは抵抗Ｒ３を介して、制御用電圧端子
Ｖ１に接続されている。一方、伝送線路２のＦＥＴ２は
入出力端子ＲＣと送信端子ＴＸ間に存在し、ＦＥＴ４は
送信端子ＴＸと接地端子Ｇに接続された前記容量Ｃ１に
接続されている。ＦＥＴ２のゲートは抵抗Ｒ２を介し
て、制御用電圧端子Ｖ１に、ＦＥＴ４のゲートは抵抗Ｒ
４を介して、制御用電圧端子Ｖ２に接続されている。更
に、送信端子ＴＸ及び受信端子ＲＸと接地端子（Ｇ）と
の間に容量Ｃ２及び容量Ｃ３が各々設けられ、前記ＦＥ
Ｔ４と容量Ｃ１と容量Ｃ２とインダクタ（ボンディング
ワイヤから構成される。）Ｌ４からなる回路及び前記Ｆ
ＥＴ３と容量Ｃ１と容量Ｃ３とインダクタＬ４からなる
回路をそれぞれ共振回路となるように前記容量Ｃ１、容
量Ｃ２及び容量Ｃ３の容量値を設定する。
受信端子ＲＸ間に存在し、ＦＥＴ３は受信端子ＲＸと接
地端子Ｇに接続された容量Ｃ１に接続されている。ＦＥ
Ｔ１のゲートは抵抗Ｒ１を介して、制御用電圧Ｖ２に、
ＦＥＴ３のゲートは抵抗Ｒ３を介して、制御用電圧端子
Ｖ１に接続されている。一方、伝送線路２のＦＥＴ２は
入出力端子ＲＣと送信端子ＴＸ間に存在し、ＦＥＴ４は
送信端子ＴＸと接地端子Ｇに接続された前記容量Ｃ１に
接続されている。ＦＥＴ２のゲートは抵抗Ｒ２を介し
て、制御用電圧端子Ｖ１に、ＦＥＴ４のゲートは抵抗Ｒ
４を介して、制御用電圧端子Ｖ２に接続されている。更
に、送信端子ＴＸ及び受信端子ＲＸと接地端子（Ｇ）と
の間に容量Ｃ２及び容量Ｃ３が各々設けられ、前記ＦＥ
Ｔ４と容量Ｃ１と容量Ｃ２とインダクタ（ボンディング
ワイヤから構成される。）Ｌ４からなる回路及び前記Ｆ
ＥＴ３と容量Ｃ１と容量Ｃ３とインダクタＬ４からなる
回路をそれぞれ共振回路となるように前記容量Ｃ１、容
量Ｃ２及び容量Ｃ３の容量値を設定する。
【００２６】前記容量Ｃ１と容量Ｃ２とインダクタＬ４
からなる回路及び前記容量Ｃ１と容量Ｃ３とインダクタ
Ｌ４からなる回路を共振回路とすることにより、入出力
端子ＲＣ及び受信端子ＲＸ間の伝送線路１と送信端子Ｔ
Ｘ及び入出力端子ＲＣ間の伝送線路２との間のアイソレ
ーションが向上する。
からなる回路及び前記容量Ｃ１と容量Ｃ３とインダクタ
Ｌ４からなる回路を共振回路とすることにより、入出力
端子ＲＣ及び受信端子ＲＸ間の伝送線路１と送信端子Ｔ
Ｘ及び入出力端子ＲＣ間の伝送線路２との間のアイソレ
ーションが向上する。
【００２７】次に動作について説明する。伝送線路切り
換えスイッチング回路を構成するこれらの各ＦＥＴは制
御用電圧端子Ｖ１、Ｖ２への印加ゲート電圧により、オ
ン又はオフに制御される。制御用電圧端子Ｖ１に０Ｖが
印加される場合、制御用電圧端子Ｖ２には３Ｖが印加さ
れる。逆に制御用電圧端子Ｖ１に３Ｖ印加される場合、
制御用電圧端子Ｖ２には０Ｖが印加されるようになって
いる。そして、３Ｖの電圧が印加されたＦＥＴはオン状
態に、０Ｖの電圧が印加されたＦＥＴはオフ状態とな
る。
換えスイッチング回路を構成するこれらの各ＦＥＴは制
御用電圧端子Ｖ１、Ｖ２への印加ゲート電圧により、オ
ン又はオフに制御される。制御用電圧端子Ｖ１に０Ｖが
印加される場合、制御用電圧端子Ｖ２には３Ｖが印加さ
れる。逆に制御用電圧端子Ｖ１に３Ｖ印加される場合、
制御用電圧端子Ｖ２には０Ｖが印加されるようになって
いる。そして、３Ｖの電圧が印加されたＦＥＴはオン状
態に、０Ｖの電圧が印加されたＦＥＴはオフ状態とな
る。
【００２８】受信時、即ち、入出力端子ＲＣに受信信号
Ｓ１（使用周波数ｆ１）が入力する場合、制御用電圧端
子Ｖ２に３Ｖ、制御用電圧端子Ｖ１に０Ｖを印加する
と、ＦＥＴ１及びＦＥＴ４はオンに、ＦＥＴ２及びＦＥ
Ｔ３はオフになる。従って、入出力端子ＲＣに入力され
た受信信号Ｓ１は、ＦＥＴ３がオフ状態なのでその殆ど
は、入出力端子ＲＣから伝送線路１を通って受信端子Ｒ
Ｘに到達する。一方、伝送線路２には前記ＦＥＴ２の不
完全なオフ状態より微量の受信信号Ｓ１が流入するが、
ＦＥＴ４がオンのため、この微量の受信信号Ｓ１は受信
信号バイパス回路、即ち、接続点Ｃから接続点Ｅ及びＦ
を通って接地端子Ｇに到る電路及び接続点Ｃから接続点
Ｄ及びＦを通って接地端子Ｇに到る電路によりこの微量
の受信信号Ｓ１は接地端子Ｇにバイパスされるので、微
量の受信信号Ｓ１が送信端子ＴＸに流入するのを防止す
ることができる。
Ｓ１（使用周波数ｆ１）が入力する場合、制御用電圧端
子Ｖ２に３Ｖ、制御用電圧端子Ｖ１に０Ｖを印加する
と、ＦＥＴ１及びＦＥＴ４はオンに、ＦＥＴ２及びＦＥ
Ｔ３はオフになる。従って、入出力端子ＲＣに入力され
た受信信号Ｓ１は、ＦＥＴ３がオフ状態なのでその殆ど
は、入出力端子ＲＣから伝送線路１を通って受信端子Ｒ
Ｘに到達する。一方、伝送線路２には前記ＦＥＴ２の不
完全なオフ状態より微量の受信信号Ｓ１が流入するが、
ＦＥＴ４がオンのため、この微量の受信信号Ｓ１は受信
信号バイパス回路、即ち、接続点Ｃから接続点Ｅ及びＦ
を通って接地端子Ｇに到る電路及び接続点Ｃから接続点
Ｄ及びＦを通って接地端子Ｇに到る電路によりこの微量
の受信信号Ｓ１は接地端子Ｇにバイパスされるので、微
量の受信信号Ｓ１が送信端子ＴＸに流入するのを防止す
ることができる。
【００２９】前記受信信号バイパス回路は、ＦＥＴ４、
容量Ｃ１、容量Ｃ３及びインダクタＬ４からなる共振回
路であり、この共振回路の共振周波数を受信信号Ｓ１の
使用周波数ｆ１と一致するように容量Ｃ１及び容量Ｃ３
の容量値を設定する。
容量Ｃ１、容量Ｃ３及びインダクタＬ４からなる共振回
路であり、この共振回路の共振周波数を受信信号Ｓ１の
使用周波数ｆ１と一致するように容量Ｃ１及び容量Ｃ３
の容量値を設定する。
【００３０】また、送信時、即ち、送信端子ＴＸに送信
信号Ｓ２（使用周波数ｆ２）が入力する場合、制御用電
圧端子Ｖ１に３Ｖ、制御用電圧端子Ｖ２に０Ｖを印加す
ると、ＦＥＴ２及びＦＥＴ３はオンに、ＦＥＴ１及びＦ
ＥＴ４はオフになる。従って、送信端子ＴＸに入力され
た送信信号Ｓ２は、ＦＥＴ４がオフ状態なのでその殆ど
が、送信端子ＴＸから伝送線路２を通って入出力端子Ｒ
Ｃに到達する。一方、伝送線路１には前記ＦＥＴ１の不
完全なオフ状態により微量の送信信号Ｓ２が流入する
が、ＦＥＴ３がオンのため、この微量の送信信号Ｓ２は
送信信号バイパス回路、即ち、接続点Ａから接続点Ｅ及
びＦを通って接地端子Ｇに到る電路及び接続点Ａから接
続点Ｂ及びＦを通って接地端子Ｇに到る電路によりこの
微量の送信信号Ｓ２は接地端子Ｇにバイパスされるの
で、微量の送信信号Ｓ２が受信端子ＲＸに流入するのを
防止することができる。
信号Ｓ２（使用周波数ｆ２）が入力する場合、制御用電
圧端子Ｖ１に３Ｖ、制御用電圧端子Ｖ２に０Ｖを印加す
ると、ＦＥＴ２及びＦＥＴ３はオンに、ＦＥＴ１及びＦ
ＥＴ４はオフになる。従って、送信端子ＴＸに入力され
た送信信号Ｓ２は、ＦＥＴ４がオフ状態なのでその殆ど
が、送信端子ＴＸから伝送線路２を通って入出力端子Ｒ
Ｃに到達する。一方、伝送線路１には前記ＦＥＴ１の不
完全なオフ状態により微量の送信信号Ｓ２が流入する
が、ＦＥＴ３がオンのため、この微量の送信信号Ｓ２は
送信信号バイパス回路、即ち、接続点Ａから接続点Ｅ及
びＦを通って接地端子Ｇに到る電路及び接続点Ａから接
続点Ｂ及びＦを通って接地端子Ｇに到る電路によりこの
微量の送信信号Ｓ２は接地端子Ｇにバイパスされるの
で、微量の送信信号Ｓ２が受信端子ＲＸに流入するのを
防止することができる。
【００３１】前記送信信号バイパス回路は、ＦＥＴ３、
容量Ｃ１、容量Ｃ２及びインダクタＬ４からなる共振回
路であり、この共振回路の共振周波数を送信信号Ｓ２の
使用周波数ｆ２と一致するように容量Ｃ１及び容量Ｃ２
の値を設定する。
容量Ｃ１、容量Ｃ２及びインダクタＬ４からなる共振回
路であり、この共振回路の共振周波数を送信信号Ｓ２の
使用周波数ｆ２と一致するように容量Ｃ１及び容量Ｃ２
の値を設定する。
【００３２】本発明の伝送線路切り換えスイッチング回
路の特徴は、前記受信信号バイパス回路及び送信信号バ
イパス回路を構成する共振回路を容量Ｃ１、容量Ｃ２、
容量Ｃ３及びインダクタＬ４という部品により構成する
ことである。
路の特徴は、前記受信信号バイパス回路及び送信信号バ
イパス回路を構成する共振回路を容量Ｃ１、容量Ｃ２、
容量Ｃ３及びインダクタＬ４という部品により構成する
ことである。
【００３３】先ず、前記受信信号バイパス回路及び送信
信号バイパス回路を構成する共振回路のインダクタＬ４
にボンディングワイヤを用いることによりＩＣチップの
回路規模を小型化することができる。
信号バイパス回路を構成する共振回路のインダクタＬ４
にボンディングワイヤを用いることによりＩＣチップの
回路規模を小型化することができる。
【００３４】次に、（従来の伝送線路切り換えスイッチ
ング回路の受信信号バイパス回路及び送信信号バイパス
回路は、その共振回路の容量部品が単一の容量Ｃ１のみ
で構成されるのに対して、）本発明の伝送線路切り換え
スイッチング回路の受信信号バイパス回路及び送信信号
バイパス回路は、その共振回路の容量部品が複数の容量
Ｃ１、容量Ｃ２及び容量Ｃ３で構成されるので個々の容
量は小容量値となりＩＣチップの回路規模を小型化に一
層寄与することができる。
ング回路の受信信号バイパス回路及び送信信号バイパス
回路は、その共振回路の容量部品が単一の容量Ｃ１のみ
で構成されるのに対して、）本発明の伝送線路切り換え
スイッチング回路の受信信号バイパス回路及び送信信号
バイパス回路は、その共振回路の容量部品が複数の容量
Ｃ１、容量Ｃ２及び容量Ｃ３で構成されるので個々の容
量は小容量値となりＩＣチップの回路規模を小型化に一
層寄与することができる。
【００３５】更に、（従来の伝送線路切り換えスイッチ
ング回路の受信信号バイパス回路及び送信信号バイパス
回路のようにバイパス回路の共振回路の構成部品である
容量Ｃ１を受信時と送信時で異なる容量値のものを切り
換えて用いるという点で回路構成が複雑であるのに対し
て、）本発明の前記受信信号バイパス回路及び送信信号
バイパス回路は、受信信号Ｓ１の使用周波数ｆ１と送信
信号Ｓ２の使用周波数ｆ２とが異なる場合に、受信信号
バイパス回路では容量Ｃ３の値を、送信信号バイパス回
路では容量Ｃ２の値を、その回路の共振周波数が使用周
波数に一致するように設定すればよいので、伝送線路切
り換えスイッチング回路の回路構成を簡単にするするこ
とができる。
ング回路の受信信号バイパス回路及び送信信号バイパス
回路のようにバイパス回路の共振回路の構成部品である
容量Ｃ１を受信時と送信時で異なる容量値のものを切り
換えて用いるという点で回路構成が複雑であるのに対し
て、）本発明の前記受信信号バイパス回路及び送信信号
バイパス回路は、受信信号Ｓ１の使用周波数ｆ１と送信
信号Ｓ２の使用周波数ｆ２とが異なる場合に、受信信号
バイパス回路では容量Ｃ３の値を、送信信号バイパス回
路では容量Ｃ２の値を、その回路の共振周波数が使用周
波数に一致するように設定すればよいので、伝送線路切
り換えスイッチング回路の回路構成を簡単にするするこ
とができる。
【００３６】図２は本実施形態のスイッチング回路を用
いた携帯電話機用アンテナスイッチの構成を示す回路図
であり、スイッチング素子としてｎ型ＦＥＴを用いた場
合を一例として示す。このスイッチング回路には、アン
テナＡＮＴ１からの入力信号を入出力端子ＲＣから入力
して受信端子ＲＸから増幅器（図示せず。）に伝送する
ための伝送線路１と、増幅器からの送信信号を送信端子
ＴＸから入出力端子ＲＣおよびアンテナＡＮＴ１に伝送
するための伝送線路２とが存在し、伝送線路１にはＦＥ
Ｔ１とＦＥＴ３とが設けられ、伝送線路２にはＦＥＴ２
とＦＥＴ４とが設けられている。
いた携帯電話機用アンテナスイッチの構成を示す回路図
であり、スイッチング素子としてｎ型ＦＥＴを用いた場
合を一例として示す。このスイッチング回路には、アン
テナＡＮＴ１からの入力信号を入出力端子ＲＣから入力
して受信端子ＲＸから増幅器（図示せず。）に伝送する
ための伝送線路１と、増幅器からの送信信号を送信端子
ＴＸから入出力端子ＲＣおよびアンテナＡＮＴ１に伝送
するための伝送線路２とが存在し、伝送線路１にはＦＥ
Ｔ１とＦＥＴ３とが設けられ、伝送線路２にはＦＥＴ２
とＦＥＴ４とが設けられている。
【００３７】伝送線路１のＦＥＴ１は入出力端子ＲＣと
受信端子ＲＸ間に存在し、ＦＥＴ３は受信端子ＲＸとグ
ランドＧに接続された容量Ｃ１に接続されている。ＦＥ
Ｔ１のゲートは抵抗Ｒ１を介して、制御用電圧Ｖ２に、
ＦＥＴ３のゲートは抵抗Ｒ３を介して、制御用電圧端子
Ｖ１に接続されている。一方、伝送線路２のＦＥＴ２は
入出力端子ＲＣと送信端子ＴＸ間に存在し、ＦＥＴ４は
送信端子ＴＸとグランドＧに接続された前記容量Ｃ１に
接続されている。ＦＥＴ２のゲートは抵抗Ｒ２を介し
て、制御用電圧端子Ｖ１に、ＦＥＴ４のゲートは抵抗Ｒ
４を介して、制御用電圧端子Ｖ２に接続されている。ま
た、送信端子ＴＸ及び受信端子ＲＸとグランドＧ間に
は、本発明の特徴部分である容量Ｃ２及びＣ３が各々設
けられている。前記容量Ｃ２及びＣ３とボンディングワ
イヤＬ２、Ｌ３及びＬ４により共振回路を形成する回路
構成によることにより、入出力端子ＲＣ及び受信端子Ｒ
Ｘ間の伝送線路１と送信端子ＴＸ及び入出力端子ＲＣ間
の伝送線路２とのアイソレーションが向上する。
受信端子ＲＸ間に存在し、ＦＥＴ３は受信端子ＲＸとグ
ランドＧに接続された容量Ｃ１に接続されている。ＦＥ
Ｔ１のゲートは抵抗Ｒ１を介して、制御用電圧Ｖ２に、
ＦＥＴ３のゲートは抵抗Ｒ３を介して、制御用電圧端子
Ｖ１に接続されている。一方、伝送線路２のＦＥＴ２は
入出力端子ＲＣと送信端子ＴＸ間に存在し、ＦＥＴ４は
送信端子ＴＸとグランドＧに接続された前記容量Ｃ１に
接続されている。ＦＥＴ２のゲートは抵抗Ｒ２を介し
て、制御用電圧端子Ｖ１に、ＦＥＴ４のゲートは抵抗Ｒ
４を介して、制御用電圧端子Ｖ２に接続されている。ま
た、送信端子ＴＸ及び受信端子ＲＸとグランドＧ間に
は、本発明の特徴部分である容量Ｃ２及びＣ３が各々設
けられている。前記容量Ｃ２及びＣ３とボンディングワ
イヤＬ２、Ｌ３及びＬ４により共振回路を形成する回路
構成によることにより、入出力端子ＲＣ及び受信端子Ｒ
Ｘ間の伝送線路１と送信端子ＴＸ及び入出力端子ＲＣ間
の伝送線路２とのアイソレーションが向上する。
【００３８】前記図２の動作は図１のスイッチング回路
と実質的に同じであるから、その動作説明は省略する。
と実質的に同じであるから、その動作説明は省略する。
【００３９】前記本発明のスイッチング回路における受
信時の等価回路、即ち、伝送線路１（受信用伝送線路）
のみに受信信号Ｓ１（使用周波数ｆ１）が伝送される場
合の等価回路を図３（ａ）に示す。
信時の等価回路、即ち、伝送線路１（受信用伝送線路）
のみに受信信号Ｓ１（使用周波数ｆ１）が伝送される場
合の等価回路を図３（ａ）に示す。
【００４０】伝送線路１のみに受信信号が伝送されるた
めには、伝送線路１のＦＥＴ１は導通状態、同ＦＥＴ３
は遮断状態、伝送線路２のＦＥＴ２は遮断状態、同ＦＥ
Ｔ４は導通状態とする必要があり、その時のＦＥＴ１を
抵抗Ｒｏｎ１、同ＦＥＴ３をコンデンサＣｏｆｆ３、同
ＦＥＴ２をコンデンサＣｏｆｆ２、同ＦＥＴ４を抵抗Ｒ
ｏｎ４、でそれぞれ表現する。
めには、伝送線路１のＦＥＴ１は導通状態、同ＦＥＴ３
は遮断状態、伝送線路２のＦＥＴ２は遮断状態、同ＦＥ
Ｔ４は導通状態とする必要があり、その時のＦＥＴ１を
抵抗Ｒｏｎ１、同ＦＥＴ３をコンデンサＣｏｆｆ３、同
ＦＥＴ２をコンデンサＣｏｆｆ２、同ＦＥＴ４を抵抗Ｒ
ｏｎ４、でそれぞれ表現する。
【００４１】ここでＲｏｎ１は数Ωと小さいため、入出
力端子ＲＣ、受信端子ＲＸはほぼ同電位となる。そし
て、伝送線路１におけるコンデンサＣｏｆｆ３、Ｃ１、
Ｃ２及びＬ４から構成される回路のインピーダンスが無
限大になるように、前記Ｃ及びＬの値を設定し、伝送線
路２における受信信号バイパス回路である、Ｒｏｎ４、
Ｃ１、Ｃ３及びＬ４から構成される共振回路のインピー
ダンスが零になるように、即ち、この共振回路の共振周
波数を受信信号Ｓ１の使用周波数ｆ１と一致するように
容量Ｃ１及び容量Ｃ３の容量値を設定する。
力端子ＲＣ、受信端子ＲＸはほぼ同電位となる。そし
て、伝送線路１におけるコンデンサＣｏｆｆ３、Ｃ１、
Ｃ２及びＬ４から構成される回路のインピーダンスが無
限大になるように、前記Ｃ及びＬの値を設定し、伝送線
路２における受信信号バイパス回路である、Ｒｏｎ４、
Ｃ１、Ｃ３及びＬ４から構成される共振回路のインピー
ダンスが零になるように、即ち、この共振回路の共振周
波数を受信信号Ｓ１の使用周波数ｆ１と一致するように
容量Ｃ１及び容量Ｃ３の容量値を設定する。
【００４２】前記本発明のスイッチング回路における送
信時の等価回路、即ち、伝送線路２（送信用伝送線路）
のみに送信信号Ｓ２（使用周波数ｆ２）が伝送される場
合の等価回路を図３（ｂ）に示す。
信時の等価回路、即ち、伝送線路２（送信用伝送線路）
のみに送信信号Ｓ２（使用周波数ｆ２）が伝送される場
合の等価回路を図３（ｂ）に示す。
【００４３】伝送線路２のみに送信信号が伝送されるた
めには、伝送線路２のＦＥＴ２は導通状態、同ＦＥＴ４
は遮断状態、伝送線路１のＦＥＴ１は遮断状態、同ＦＥ
Ｔ３は導通状態とする必要があり、その時のＦＥＴ２を
抵抗Ｒｏｎ２、同ＦＥＴ４をコンデンサＣｏｆｆ４、同
ＦＥＴ１をコンデンサＣｏｆｆ１、同ＦＥＴ３を抵抗Ｒ
ｏｎ３、でそれぞれ表現する。
めには、伝送線路２のＦＥＴ２は導通状態、同ＦＥＴ４
は遮断状態、伝送線路１のＦＥＴ１は遮断状態、同ＦＥ
Ｔ３は導通状態とする必要があり、その時のＦＥＴ２を
抵抗Ｒｏｎ２、同ＦＥＴ４をコンデンサＣｏｆｆ４、同
ＦＥＴ１をコンデンサＣｏｆｆ１、同ＦＥＴ３を抵抗Ｒ
ｏｎ３、でそれぞれ表現する。
【００４４】ここでＲｏｎ２は数Ωと小さいため、入出
力端子ＲＣ、送信端子ＴＸはほぼ同電位となる。そし
て、伝送線路２におけるＬ３、コンデンサＣｏｆｆ４、
Ｃ１、Ｃ３及びＬ４から構成される回路のインピーダン
スが無限大になるように、前記Ｃ及びＬの値を設定し、
伝送線路１における送信信号バイパス回路である、Ｒｏ
ｎ３、Ｃ１、Ｃ２及びＬ４から構成される共振回路のイ
ンピーダンスが零になるように、即ち、この共振回路の
共振周波数を送信信号Ｓ２の使用周波数ｆ２と一致する
ように容量Ｃ１及び容量Ｃ２の容量値を設定する。
力端子ＲＣ、送信端子ＴＸはほぼ同電位となる。そし
て、伝送線路２におけるＬ３、コンデンサＣｏｆｆ４、
Ｃ１、Ｃ３及びＬ４から構成される回路のインピーダン
スが無限大になるように、前記Ｃ及びＬの値を設定し、
伝送線路１における送信信号バイパス回路である、Ｒｏ
ｎ３、Ｃ１、Ｃ２及びＬ４から構成される共振回路のイ
ンピーダンスが零になるように、即ち、この共振回路の
共振周波数を送信信号Ｓ２の使用周波数ｆ２と一致する
ように容量Ｃ１及び容量Ｃ２の容量値を設定する。
【００４５】その結果、入出力端子ＲＣ、送信端子ＴＸ
間及び受信端子ＲＸ、送信端子ＴＸ間のアイソレーショ
ンが向上する。なお、本実施形態の伝送線路切り換えス
イッチング回路においては、受信信号Ｓ１の使用周波数
ｆ１と送信信号Ｓ２の使用周波数ｆ２は、例えば、ＰＨ
Ｓ方式では、共に１．９ＧHzで、前記Ｌ２、Ｌ３、Ｌ４
の値が、それぞれ１．２ｎＨ、１．２ｎＨ、０．５ｎＨ
であるから、前記容量Ｃ１、Ｃ２、Ｃ３の値は、それぞ
れ２．５ｐＦ、１．０ｐＦ、１．０ｐＦとなる。前記容
量Ｃ１、Ｃ２、Ｃ３の値は、受信信号Ｓ１の使用周波数
ｆ１と送信信号Ｓ２の使用周波数ｆ２により決定される
もので、その数値が変われば、その値も当然変化する。
間及び受信端子ＲＸ、送信端子ＴＸ間のアイソレーショ
ンが向上する。なお、本実施形態の伝送線路切り換えス
イッチング回路においては、受信信号Ｓ１の使用周波数
ｆ１と送信信号Ｓ２の使用周波数ｆ２は、例えば、ＰＨ
Ｓ方式では、共に１．９ＧHzで、前記Ｌ２、Ｌ３、Ｌ４
の値が、それぞれ１．２ｎＨ、１．２ｎＨ、０．５ｎＨ
であるから、前記容量Ｃ１、Ｃ２、Ｃ３の値は、それぞ
れ２．５ｐＦ、１．０ｐＦ、１．０ｐＦとなる。前記容
量Ｃ１、Ｃ２、Ｃ３の値は、受信信号Ｓ１の使用周波数
ｆ１と送信信号Ｓ２の使用周波数ｆ２により決定される
もので、その数値が変われば、その値も当然変化する。
【００４６】そして、本実施形態の伝送線路切り換えス
イッチング回路の特性を図４に、従来のスイッチング回
路の特性を図５にそれぞれ示す。
イッチング回路の特性を図４に、従来のスイッチング回
路の特性を図５にそれぞれ示す。
【００４７】先ず、アイソレーションについては、図５
の従来の伝送線路切り換えスイッチング回路では周波数
帯域全般において略その値が変わらないのに対して、図
４の本実施形態の伝送線路切り換えスイッチング回路で
は信号周波数が共振周波数である２ＧHz付近で従来のス
イッチング回路以上のアイソレーションが得られる。
の従来の伝送線路切り換えスイッチング回路では周波数
帯域全般において略その値が変わらないのに対して、図
４の本実施形態の伝送線路切り換えスイッチング回路で
は信号周波数が共振周波数である２ＧHz付近で従来のス
イッチング回路以上のアイソレーションが得られる。
【００４８】次に、挿入損失は、図５の従来の従来の伝
送線路切り換えスイッチング回路では周波数帯域全般に
おいてその値が殆ど変わらないのに対して、図４の本実
施形態の伝送線路切り換えスイッチング回路ではその値
が、信号周波数が共振周波数である２ＧHz付近では極端
に減少するという優れた特性が得られる。
送線路切り換えスイッチング回路では周波数帯域全般に
おいてその値が殆ど変わらないのに対して、図４の本実
施形態の伝送線路切り換えスイッチング回路ではその値
が、信号周波数が共振周波数である２ＧHz付近では極端
に減少するという優れた特性が得られる。
【００４９】本実施形態の伝送線路切り換えスイッチン
グ回路は、受信時に送信用伝送線路に流入する受信信号
を接地端子にバイパスする受信信号バイパス回路及び送
信時に受信用伝送線路に流入する送信信号を接地端子に
バイパスする送信信号バイパス回路を容量Ｃ１、容量Ｃ
２、容量Ｃ３及びインダクタＬ４からなる共振回路によ
り構成することにより、受信用伝送線路と送信用伝送線
路との間のアイソレーション特性を向上することができ
る。
グ回路は、受信時に送信用伝送線路に流入する受信信号
を接地端子にバイパスする受信信号バイパス回路及び送
信時に受信用伝送線路に流入する送信信号を接地端子に
バイパスする送信信号バイパス回路を容量Ｃ１、容量Ｃ
２、容量Ｃ３及びインダクタＬ４からなる共振回路によ
り構成することにより、受信用伝送線路と送信用伝送線
路との間のアイソレーション特性を向上することができ
る。
【００５０】次に、本実施形態の伝送線路切り換えスイ
ッチング回路は、前記受信信号バイパス回路及び送信信
号バイパス回路を構成する共振回路のインダクタＬ４に
ボンディングワイヤを用いることによりＩＣチップの回
路規模を小型化することができる。
ッチング回路は、前記受信信号バイパス回路及び送信信
号バイパス回路を構成する共振回路のインダクタＬ４に
ボンディングワイヤを用いることによりＩＣチップの回
路規模を小型化することができる。
【００５１】更に、本実施形態の伝送線路切り換えスイ
ッチング回路は、受信信号バイパス回路及び送信信号バ
イパス回路を構成する共振回路の容量部品が複数の容量
Ｃ１、容量Ｃ２及び容量Ｃ３で構成されるので個々の容
量は小容量値となりＩＣチップの回路規模を小型化に一
層寄与することができる。
ッチング回路は、受信信号バイパス回路及び送信信号バ
イパス回路を構成する共振回路の容量部品が複数の容量
Ｃ１、容量Ｃ２及び容量Ｃ３で構成されるので個々の容
量は小容量値となりＩＣチップの回路規模を小型化に一
層寄与することができる。
【００５２】更に、本実施形態の伝送線路切り換えスイ
ッチング回路は、前記受信信号バイパス回路及び送信信
号バイパス回路は、受信信号Ｓ１の使用周波数ｆ１と送
信信号Ｓ２の使用周波数ｆ２とが異なる場合に、受信信
号バイパス回路では容量Ｃ３の値を、送信信号バイパス
回路では容量Ｃ２の値を、その回路の共振周波数が使用
周波数に一致するように設定すればよいので、伝送線路
切り換えスイッチング回路の回路構成を簡単にするする
ことができる。
ッチング回路は、前記受信信号バイパス回路及び送信信
号バイパス回路は、受信信号Ｓ１の使用周波数ｆ１と送
信信号Ｓ２の使用周波数ｆ２とが異なる場合に、受信信
号バイパス回路では容量Ｃ３の値を、送信信号バイパス
回路では容量Ｃ２の値を、その回路の共振周波数が使用
周波数に一致するように設定すればよいので、伝送線路
切り換えスイッチング回路の回路構成を簡単にするする
ことができる。
【００５３】更に、本実施形態の伝送線路切り換えスイ
ッチング回路は、複数段のローカルスイッチからなるロ
ーカルスイッチング回路、例えば、受信系又は送信系の
ミキサに複数の異なる局部発振器からの周波数信号を選
択するための複数段のローカルスイッチからなるローカ
ルスイッチング回路等に適用することができる。
ッチング回路は、複数段のローカルスイッチからなるロ
ーカルスイッチング回路、例えば、受信系又は送信系の
ミキサに複数の異なる局部発振器からの周波数信号を選
択するための複数段のローカルスイッチからなるローカ
ルスイッチング回路等に適用することができる。
【００５４】
【発明の効果】本発明は、第１の信号の伝送時に第２の
伝送線路に流入する第２の信号を接地端子にバイパスす
る第１のバイパス回路、及び第２の信号の伝送時に第１
の伝送線路に流入する第２の信号を接地端子にバイパス
する第２のバイパス回路の夫々を共振回路により構成す
ることにより、第１の伝送線路と第２の伝送線路との間
のアイソレーション特性を向上することができる。
伝送線路に流入する第２の信号を接地端子にバイパスす
る第１のバイパス回路、及び第２の信号の伝送時に第１
の伝送線路に流入する第２の信号を接地端子にバイパス
する第２のバイパス回路の夫々を共振回路により構成す
ることにより、第１の伝送線路と第２の伝送線路との間
のアイソレーション特性を向上することができる。
【００５５】本発明は、第１の信号の伝送時に第２の伝
送線路に流入する第２の信号を接地端子にバイパスする
第１のバイパス回路を、第４のスイッチング素子、第１
のコンデンサ、第３のコンデンサ及びインダクタからな
る共振回路により構成し、第２の信号の伝送時に第１の
伝送線路に流入する第２の信号を接地端子にバイパスす
る第２のバイパス回路を、第３のスイッチング素子、第
１のコンデンサ、第２のコンデンサ及びインダクタから
なる共振回路により構成することにより、第１の伝送線
路と第２の伝送線路との間のアイソレーション特性を向
上することができる。
送線路に流入する第２の信号を接地端子にバイパスする
第１のバイパス回路を、第４のスイッチング素子、第１
のコンデンサ、第３のコンデンサ及びインダクタからな
る共振回路により構成し、第２の信号の伝送時に第１の
伝送線路に流入する第２の信号を接地端子にバイパスす
る第２のバイパス回路を、第３のスイッチング素子、第
１のコンデンサ、第２のコンデンサ及びインダクタから
なる共振回路により構成することにより、第１の伝送線
路と第２の伝送線路との間のアイソレーション特性を向
上することができる。
【００５６】次に、本発明は、前記第１のバイパス回路
及び第２のバイパス回路を構成する共振回路のインダク
タにボンディングワイヤを用いることによりＩＣチップ
の回路規模を小型化することができる。
及び第２のバイパス回路を構成する共振回路のインダク
タにボンディングワイヤを用いることによりＩＣチップ
の回路規模を小型化することができる。
【００５７】更に、本発明は、前記第１のバイパス回路
及び第２のバイパス回路を構成する共振回路の容量部品
が複数の容量で構成されるので個々の容量は小容量値と
なりＩＣチップの回路規模を小型化に一層寄与すること
ができる。
及び第２のバイパス回路を構成する共振回路の容量部品
が複数の容量で構成されるので個々の容量は小容量値と
なりＩＣチップの回路規模を小型化に一層寄与すること
ができる。
【００５８】更に、本発明は、前記第１のバイパス回路
及び第２のバイパス回路は、第１の信号の使用周波数と
第２の信号の使用周波数が異なる場合に、第１のバイパ
ス回路では第３のコンデンサ値を、第２のバイパス回路
では第２のコンデンサの値を、その回路の共振周波数が
使用周波数に一致するように設定すればよいので、伝送
線路切り換えスイッチング回路の回路構成を簡単にする
することができる。
及び第２のバイパス回路は、第１の信号の使用周波数と
第２の信号の使用周波数が異なる場合に、第１のバイパ
ス回路では第３のコンデンサ値を、第２のバイパス回路
では第２のコンデンサの値を、その回路の共振周波数が
使用周波数に一致するように設定すればよいので、伝送
線路切り換えスイッチング回路の回路構成を簡単にする
することができる。
【図１】本発明に係る実施形態の伝送線路切り換えスイ
ッチング回路の構成図である。
ッチング回路の構成図である。
【図２】上記実施形態の伝送線路切り換えスイッチング
回路を用いた携帯電話機用アンテナスイッチの構成図で
ある。
回路を用いた携帯電話機用アンテナスイッチの構成図で
ある。
【図３】（ａ）上記実施形態の伝送線路切り換えスイッ
チング回路における伝送線路１により受信信号を伝送す
る場合の等価回路図である。 （ｂ）上記実施形態の伝送線路切り換えスイッチング回
路における伝送線路２により送信信号を伝送する場合の
等価回路図である。
チング回路における伝送線路１により受信信号を伝送す
る場合の等価回路図である。 （ｂ）上記実施形態の伝送線路切り換えスイッチング回
路における伝送線路２により送信信号を伝送する場合の
等価回路図である。
【図４】上記実施形態の伝送線路切り換えスイッチング
回路における特性（アイソレーション、挿入損失）を示
す図である。
回路における特性（アイソレーション、挿入損失）を示
す図である。
【図５】従来の伝送線路切り換えスイッチング回路にお
ける特性（アイソレーション、挿入損失）を示す図であ
る。
ける特性（アイソレーション、挿入損失）を示す図であ
る。
【図６】従来の伝送線路切り換えスイッチング回路の構
成図である。
成図である。
ＲＣ 入出力端子（アンテナ端子） ＲＸ 受信端子 ＴＸ 送信端子 Ｇ 接地端子 Ｖ１ 制御用電圧端子 Ｖ２ 制御用電圧端子 ＦＥＴ１ 電界効果トランジスタ（伝送線路１） ＦＥＴ２ 電界効果トランジスタ（伝送線路１） ＦＥＴ３ 電界効果トランジスタ（受信端子ＲＸと接地
端子Ｇ間） ＦＥＴ４ 電界効果トランジスタ（送信端子ＴＸと接地
端子Ｇ間） Ｃ１ 容量 Ｃ２ 容量（新規挿入） Ｃ３ 容量（新規挿入） Ｌ１ ボンディングワイヤ Ｌ２ ボンディングワイヤ Ｌ３ ボンディングワイヤ Ｌ４ ボンディングワイヤ
端子Ｇ間） ＦＥＴ４ 電界効果トランジスタ（送信端子ＴＸと接地
端子Ｇ間） Ｃ１ 容量 Ｃ２ 容量（新規挿入） Ｃ３ 容量（新規挿入） Ｌ１ ボンディングワイヤ Ｌ２ ボンディングワイヤ Ｌ３ ボンディングワイヤ Ｌ４ ボンディングワイヤ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 澤井 徹郎 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 原田 八十雄 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内
Claims (10)
- 【請求項１】 第１の端子乃至第２の端子間の第１の伝
送線路と第３の端子乃至前記第１の端子間の第２の伝送
線路とを切り換える線路切り換え用スイッチング回路に
おいて、前記第２の端子及び第３の端子と接地端子間に
設けたバイパス回路が各々共振回路を構成するようにし
たことを特徴とする伝送線路切り換えスイッチング回
路。 - 【請求項２】 ２つの伝送線路のうち何れか一方を導通
状態に、他方を遮断状態にする伝送線路切り換えスイッ
チング回路であって、 少なくとも、 第１の端子から第２の端子に第１の信号を伝送する第１
の伝送線路と、第３の端子から第１の端子に第２の信号
を伝送する第２の伝送線路と、第１の信号の伝送時に第
２の伝送線路に流入する第１の信号を接地端子にバイパ
スさせる第１のバイパス回路と、第２の信号の伝送時に
第１の伝送線路に流入する第２の信号を接地端子にバイ
パスさせる第２のバイパス回路とからなり、 前記バイパス回路の少なくとも一方が、前記バイパス回
路の切り替え用のスイッチング素子と第１のコンデンサ
と、これらと並列に配置される並列配置の第２のコンデ
ンサとを有する共振回路を構成すると共に、 第１の信号の伝送時に前記第１のバイパス回路を動作状
態に、前記第２のバイパス回路を非動作状態にし、第２
の信号の伝送時に前記第２のバイパス回路を動作状態
に、前記第１のバイパス回路を非動作状態にすることに
より、第１の信号の第３の端子への流入及び第２の信号
の第２の端子への流入を夫々防止することを特徴とする
伝送線路切り換えスイッチング回路。 - 【請求項３】 前記他方のバイパス回路が、該他方のバ
イパス回路の切り替え用スイッチング素子と前記第１の
コンデンサと、これらと並列に配置される並列配置の第
３のコンデンサとを有する共振回路を構成することを特
徴とする請求項２記載の伝送線路切り換えスイッチング
回路。 - 【請求項４】 前記第１のバイパス回路の共振周波数を
第１の信号の使用周波数に、第２のバイパス回路の共振
周波数を第２の信号の使用周波数に略一致させることを
特徴とする請求項３記載の伝送線路切り換えスイッチン
グ回路。 - 【請求項５】 前記共振回路が、前記スイッチング素
子、第１のコンデンサ及び前記並列配置のコンデンサに
対して直列に配置されたインダクタを有することを特徴
とする請求項２、３又は４記載の伝送線路切り換えスイ
ッチング回路。 - 【請求項６】 第１の端子乃至第２の端子間の第１の伝
送線路と第３の端子乃至前記第１の端子間の第２の伝送
線路とを切り換える線路切り換え用スイッチング回路に
おいて、 前記線路切り換え用スイッチング回路は、第１の端子と
第２の端子との間を接続又は遮断する第１のスイッチン
グ素子と、第３の端子と第１の端子との間を遮断又は接
続する第２のスイッチング素子と、第２の端子と接地端
子間に第１のコンデンサ及びインダクタを介して接続さ
れる第３のスイッチング素子と、第３の端子と接地端子
間に第１のコンデンサ及び前記インダクタを介して接続
される第４のスイッチング素子と、第２の端子と接地端
子との間に前記第３のスイッチング素子及び第１のコン
デンサに対して並列に配置される第２のコンデンサと、
第３の端子と接地端子との間に前記第４のスイッチング
素子及び第１のコンデンサに対して並列に配置される第
３のコンデンサと、前記インダクタとから構成され、 第１の伝送線路の信号伝送においては、第１のスイッチ
ング素子及び第４のスイッチング素子を導通状態に、第
２のスイッチング素子及び第３のスイッチング素子を遮
断状態に制御し、且つ第２の伝送線路の信号伝送におい
ては、第２のスイッチング素子及び第３のスイッチング
素子を導通状態に、第１のスイッチング素子及び第４の
スイッチング素子を遮断状態に制御するとともに、第１
の伝送線路の信号伝送においては、第３の端子と接地端
子間の回路インピーダンスを限りなく零となるように、
第２の伝送線路の信号伝送においては、第２の端子と接
地端子間の回路インピーダンスを限りなく零となるよう
に、第１、第２、第３のコンデンサ及びインダクタの値
を設定することを特徴とする伝送線路切り換えスイッチ
ング回路。 - 【請求項７】 第１の信号を第１の端子から第２の端子
に伝送するための第１の伝送線路と、第２の信号を第３
の端子から第１の端子に伝送するための第２の伝送線路
と、第１の信号の伝送時に第２の伝送線路に流入する第
１の信号を接地端子にバイパスさせる第１のバイパス回
路と、第２の信号の伝送時に第１の伝送線路に流入する
第２の信号を接地端子にバイパスさせる第２のバイパス
回路とを有し、 前記第１の伝送線路を接続又は遮断する第１のスイッチ
ング素子と、前記第２の伝送線路を遮断又は接続する第
２のスイッチング素子と、前記第１のバイパス回路を接
続又は遮断する第４のスイッチング素子と、前記第２の
バイパス回路を遮断又は接続する第３のスイッチング素
子と、前記第１の信号の伝送時に前記第１のスイッチン
グ素子及び第４のスイッチング素子を接続状態にし、前
記第２の信号の伝送時に前記第１のスイッチング素子及
び第４のスイッチング素子を遮断状態にする電圧を供給
する第２の制御用電圧端子と、前記第２の信号の伝送時
に前記第２のスイッチング素子及び第３のスイッチング
素子を接続状態にし、前記第１の信号の伝送時に前記第
２のスイッチング素子及び第３のスイッチング素子を遮
断状態にする電圧を供給する第１の制御用電圧端子と、
をそれぞれ設けると共に、 前記第１のスイッチング素子は第１の伝送線路の第１の
端子と第２の端子との間に存在し、第１の抵抗を介して
前記第２の制御用電圧端子に接続され、 前記第３のスイッチング素子は第２の端子と接地端子に
接続された第１のコンデンサとの間に接続され、第３の
抵抗を介して前記第１の制御用電圧端子に接続され、 前記第２のスイッチング素子は第２の伝送線路の第３の
端子と第１の端子との間に存在し、第２の抵抗を介して
前記第１の制御用電圧端子に接続され、 前記第４のスイッチング素子は第３の端子と接地端子に
接続された第１のコンデンサとの間に接続され、第４の
抵抗を介して前記第２の制御用電圧端子に接続され、且
つ、 前記第２の端子と接地端子との間に第２のコンデンサ及
びインダクタを、前記第３の端子と接地端子との間に第
３のコンデンサ及びインダクタを、それぞれ配置するこ
とを特徴とする伝送線路切り換えスイッチング回路。 - 【請求項８】 前記第３のスイッチング素子と第１のコ
ンデンサと第２のコンデンサとインダクタとからなる回
路及び前記第４のスイッチング素子と第１のコンデンサ
と第３のコンデンサとインダクタとからなる回路をそれ
ぞれ共振回路となるように構成したことを特徴とする請
求項６又は７記載の伝送線路切り換えスイッチング回
路。 - 【請求項９】 前記インダクタとしてボンディングワイ
ヤを用いることを特徴とする請求項５、６、７又は８記
載の伝送線路切り換えスイッチング回路。 - 【請求項１０】 前記スイッチング素子が、ＦＥＴであ
ることを特徴とする請求項２、３、４、５、６、７又は
８記載の伝送線路切り換えスイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8152921A JPH09321829A (ja) | 1996-05-27 | 1996-05-27 | 伝送線路切り換えスイッチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8152921A JPH09321829A (ja) | 1996-05-27 | 1996-05-27 | 伝送線路切り換えスイッチング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09321829A true JPH09321829A (ja) | 1997-12-12 |
Family
ID=15551067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8152921A Pending JPH09321829A (ja) | 1996-05-27 | 1996-05-27 | 伝送線路切り換えスイッチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09321829A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319848A (ja) * | 2001-04-19 | 2002-10-31 | Murata Mfg Co Ltd | 半導体スイッチ回路および半導体装置 |
| JP2003101304A (ja) * | 2001-09-25 | 2003-04-04 | Murata Mfg Co Ltd | 高周波スイッチ回路およびそれを用いた電子装置 |
| EP0993120A3 (en) * | 1998-10-07 | 2003-07-09 | Murata Manufacturing Co., Ltd. | SPST switch, SPDT switch, and communication apparatus using the SPDT switch |
| JP2008017296A (ja) * | 2006-07-07 | 2008-01-24 | New Japan Radio Co Ltd | 半導体スイッチ集積回路 |
| US7400863B2 (en) | 2004-02-19 | 2008-07-15 | Sony Ericsson Mobile Communications Japan, Inc. | Switch apparatus, switchable power amplification apparatus, and mobile communication terminal apparatus using the same |
| WO2014137821A1 (en) * | 2013-03-07 | 2014-09-12 | Microchip Technology Incorporated | Optimizing isolation and insertion loss of a radio frequency single-pole-dougle-throw switch |
| WO2016028510A1 (en) * | 2014-08-20 | 2016-02-25 | Skyworks Solutions, Inc. | Systems and methods to switch radio frequency signals for greater isolation |
-
1996
- 1996-05-27 JP JP8152921A patent/JPH09321829A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0993120A3 (en) * | 1998-10-07 | 2003-07-09 | Murata Manufacturing Co., Ltd. | SPST switch, SPDT switch, and communication apparatus using the SPDT switch |
| JP2002319848A (ja) * | 2001-04-19 | 2002-10-31 | Murata Mfg Co Ltd | 半導体スイッチ回路および半導体装置 |
| JP2003101304A (ja) * | 2001-09-25 | 2003-04-04 | Murata Mfg Co Ltd | 高周波スイッチ回路およびそれを用いた電子装置 |
| US7400863B2 (en) | 2004-02-19 | 2008-07-15 | Sony Ericsson Mobile Communications Japan, Inc. | Switch apparatus, switchable power amplification apparatus, and mobile communication terminal apparatus using the same |
| JP2008017296A (ja) * | 2006-07-07 | 2008-01-24 | New Japan Radio Co Ltd | 半導体スイッチ集積回路 |
| WO2014137821A1 (en) * | 2013-03-07 | 2014-09-12 | Microchip Technology Incorporated | Optimizing isolation and insertion loss of a radio frequency single-pole-dougle-throw switch |
| US8909169B2 (en) | 2013-03-07 | 2014-12-09 | Microchip Technology Incorporated | Optimizing isolation and insertion loss of a radio frequency single pole-double-throw switch |
| WO2016028510A1 (en) * | 2014-08-20 | 2016-02-25 | Skyworks Solutions, Inc. | Systems and methods to switch radio frequency signals for greater isolation |
| US9674006B2 (en) | 2014-08-20 | 2017-06-06 | Skyworks Solutions, Inc. | Systems and methods to switch radio frequency signals for greater isolation |
| US9991885B2 (en) | 2014-08-20 | 2018-06-05 | Skyworks Solutions, Inc. | Switching circuit for radio frequency isolation in a portable transceiver |
| US10505533B2 (en) | 2014-08-20 | 2019-12-10 | Skyworks Solutions, Inc. | Systems and methods to switch radio frequency signals for greater isolation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4733203A (en) | Passive phase shifter having switchable filter paths to provide selectable phase shift | |
| JP3441236B2 (ja) | 半導体集積回路装置 | |
| JP3332194B2 (ja) | スイツチ半導体集積回路及び通信端末装置 | |
| KR100542955B1 (ko) | 모노리식 고주파 안테나스위치 | |
| JP3270801B2 (ja) | アッテネータユニット及びこれを有するステップアッテネータ並びにステップアッテネータを有する電子機器 | |
| JP3616343B2 (ja) | 高周波スイッチ回路およびそれを用いた通信端末装置 | |
| US5148062A (en) | Simplified phase shifter circuit | |
| US5796286A (en) | Attenuation circuitry using gate current control of FET conduction to vary attenuation | |
| JP2000114950A (ja) | Ｓｐｓｔスイッチおよびｓｐｄｔスイッチおよびそれを用いた通信機 | |
| CN101820088A (zh) | 高频开关装置 | |
| JPH10313266A (ja) | 送信受信切換え装置 | |
| JP3163918B2 (ja) | 高周波スイッチ | |
| JPH07303001A (ja) | 高周波スイッチ | |
| EP1440511B1 (en) | Compact 180 degree phase shifter | |
| JPH09321829A (ja) | 伝送線路切り換えスイッチング回路 | |
| US6646489B1 (en) | Device for switching radio frequency signals | |
| JPH0923101A (ja) | 高周波スイッチ装置 | |
| JPH08213893A (ja) | 半導体集積回路 | |
| KR100587450B1 (ko) | 고주파 장치 | |
| JP2006121187A (ja) | 半導体切替回路 | |
| US20030157911A1 (en) | Transmission-reception head | |
| KR20010065365A (ko) | 다중모드 이동통신 단말기의 동작모드 제어장치 | |
| JP4591179B2 (ja) | 通信用無線機およびこれに用いる送受信回路、および半導体集積回路装置 | |
| JP2001044702A (ja) | 高周波スイッチ回路 | |
| JP3232928B2 (ja) | 高周波スイッチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050111 |