JPH09322072A

JPH09322072A - 撮像装置

Info

Publication number: JPH09322072A
Application number: JP8130289A
Authority: JP
Inventors: Teruo Hieda; 輝夫稗田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-05-24
Filing date: 1996-05-24
Publication date: 1997-12-12
Anticipated expiration: 2016-05-24
Also published as: JP3761971B2

Abstract

(57)【要約】【課題】回路規模を大幅に増大させることなく複数の
データレートのビデオ信号を出力できるようにする。【解決手段】撮像素子（ＣＣＤ）１を用いて被写体像
を撮像して生成した撮像信号を複数のデータレートのビ
デオ信号として出力する際に、上記撮像素子１の出力信
号の周波数応答特性を可変する手段４を設け、出力デー
タレートが低く設定されている時は信号帯域を制限する
ようにすることにより、画素数を間引いても折り返し成
分が発生しないようにして、データレートの変更により
モアレ現象が生じるのを防止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は撮像装置に係わり、
例えば、撮像素子を用いて撮像した撮像信号を、複数の
データレートのディジタルビデオ信号として出力する撮
像装置に用いて好適なものである。

【０００２】

【従来の技術】近年、ディジタル信号処理技術の進歩に
伴い、撮像信号をディジタル処理し、更にそれをディジ
タルビデオ信号として出力するようにした方式の撮像装
置が多く提案されている。

【０００３】これらの撮像装置は、ＣＣＤ等の撮像素子
の出力信号をＡＤコンバータでアナログディジタル変換
し、更に、上記ディジタル化した撮像信号をディジタル
信号処理回路で信号処理してディジタルビデオ信号を生
成し、出力するようにしている。

【０００４】上述のような撮像装置が接続された外部機
器では、ディジタルビデオ信号を所定の方式（例えば、
ＣＣＩＲＲｅｃ．６５６）にフォーマット変換して出
力する方式が用いられていた。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来例では以下のような欠点があった。すなわち、上記従
来例の撮像装置から出力されるディジタルビデオ信号
は、種々の外部機器に接続される。例えば、ディジタル
ＶＴＲや、テレビ会議システム、パソコンの静止画入力
機器、同じくパソコンの動画入力機器、カラープリンタ
等である。

【０００６】これらの機器を大別すると、静止画データ
を扱うもの（上記の例ではパソコンの静止画入力機器や
カラープリンタ等）と動画データを扱うもの（同じくデ
ィジタルＶＴＲやテレビ会議システム、パソコンの動画
入力機器）とに分けることができ、上記静止画データを
扱う機器では少しでも画素数の多いデータを必要とす
る。

【０００７】また、動画データを扱う機器の中でもディ
ジタルＶＴＲは、水平７２０画素／垂直４８０画素の毎
秒３０フレームのデータを扱うことが可能である。しか
しながら、その他の動画データを扱う機器は、方式や使
用ＣＰＵの処理能力などにも依存するが、上記ディジタ
ルＶＴＲのように大量のデータを扱うことができないも
のがほとんどである。

【０００８】このため、従来の撮像装置においては、画
素数を１／４ないし１／９に間引いて３２０×２００な
いし２４０×１８０画素等に変換してから記録するよう
にしていた。この場合、画素データを間引く前に帯域制
限フィルタを挿入しないと折り返し成分が発生してモア
レ現象が生ずることはよく知られている。

【０００９】上記帯域制限フィルタとしては、上述のよ
うに、例えば画素数を１／４に間引く場合、水平方向に
１／２間引き、垂直方向に１／２間引くようにしている
ため、垂直水平両方の帯域制限、すなわち２次元フィル
タ処理を行わなければならない。

【００１０】このような２次元の帯域制限フィルタを実
現するためには、ハードウェア処理ではラインメモリが
必要である。したがって、上記２次元の帯域制限フィル
タをハードウェアで行う場合には回路規模が大幅に増大
し、その結果、コストや装置の大きさ及び消費電力等が
増加してしまうという問題点があった。また、ソフトウ
エア処理で実現するためには、処理時間が非常に長くな
ってしまい、さらに演算に使用するメモリが大容量にな
ってしまう問題点があった。

【００１１】本発明は上述の問題点にかんがみ、複数の
データレートのビデオ信号を、回路規模を大幅に増大さ
せることなく出力できるようにすることを目的とする。

【００１２】

【課題を解決するための手段】本発明の撮像装置は、撮
像素子を用いて被写体像を撮像して生成した撮像信号を
複数のデータレートのビデオ信号として出力する撮像装
置において、上記撮像素子の出力信号の周波数応答特性
を可変する手段を具備することを特徴としている。

【００１３】また、本発明の他の特徴とするところは、
上記撮像素子の出力信号の帯域を、出力データレートを
設定する信号に応じて制御することを特徴としている。

【００１４】また、本発明のその他の特徴とするところ
は、上記出力データレートを設定する信号により高レー
トが設定されている時は上記撮像素子の出力信号の帯域
を制限せず、低レートが設定されている時はそれに応じ
た信号帯域となるように制限することを特徴としてい
る。

【００１５】また、本発明のその他の特徴とするところ
は、上記周波数応答特性を可変する手段は、上記撮像素
子の出力信号の垂直方向の帯域について制限することを
特徴としている。

【００１６】また、本発明のその他の特徴とするところ
は、上記周波数応答特性を可変する手段は、上記撮像素
子の出力信号の水平方向の帯域について制限することを
特徴としている。

【００１７】また、本発明のその他の特徴とするところ
は、上記周波数応答特性を可変する手段は、上記撮像素
子の出力信号の垂直方向及び水平方向の帯域を制限する
ことを特徴としている。

【００１８】また、本発明のその他の特徴とするところ
は、カラー撮像素子を用いて撮像したカラー撮像信号を
複数のデータレートのビデオ信号として出力する撮像装
置において、上記カラー撮像素子の出力信号から各色成
分の信号を分離するとともに、上記カラー撮像素子の出
力信号の周波数応答特性を可変する色分離手段を具備す
ることを特徴としている。

【００１９】また、本発明のその他の特徴とするところ
は、上記カラー撮像素子の出力信号の帯域を、出力デー
タレートを設定するための信号に応じて制御することを
特徴としている。

【００２０】また、本発明のその他の特徴とするところ
は、上記出力データレートを設定する信号により高レー
トが設定されている時は上記カラー撮像素子の出力信号
の帯域を制限せず、低レートが設定されている時はそれ
に応じた信号帯域となるように制限することを特徴とし
ている。

【００２１】また、本発明のその他の特徴とするところ
は、上記周波数応答特性を可変する手段は、上記カラー
撮像素子の出力信号の垂直方向の帯域について制限する
ことを特徴としている。

【００２２】また、本発明のその他の特徴とするところ
は、上記周波数応答特性を可変する手段は、上記カラー
撮像素子の出力信号の水平方向の帯域について制限する
ことを特徴としている。

【００２３】また、本発明のその他の特徴とするところ
は、上記周波数応答特性を可変する手段は、上記カラー
撮像素子の出力信号の垂直方向及び水平方向の帯域を制
限することを特徴としている。

【００２４】

【作用】本発明は上記技術手段よりなるので、撮像素子
から出力される信号の周波数応答特性を出力データレー
トに応じて可変することが可能となり、これにより、低
レートが設定されている時に画素数の間引きを行っても
折り返し成分の発生が無く、モアレ現象が生じないよう
になる。

【００２５】また、本発明の他の特徴によれば、上記撮
像素子から出力される信号の垂直方向及び／又は水平方
向について信号帯域を制限することができるので、画素
数を間引く方向が縦方向または横方向の何方でも自由に
対応することができる。

【００２６】

【発明の実施の形態】以下、本発明の撮像装置の一実施
形態を図面を参照して説明する。図１は、本発明の撮像
装置の第１の実施形態を示す構成図である。図１におい
て、１は撮像素子として用いられているＣＣＤであり、
撮像面の各画素上に微細な色フィルタを配してある。本
実施形態においては、各画素に蓄積された電荷を、画素
加算することなしに順次読み出す方式（全画素読みだし
方式）で動作するようにしている。

【００２７】２はＣＣＤ１の出力信号を連続信号に変換
するサンプルアンドホールド回路、３はサンプルアンド
ホールド回路２の出力をアナログディジタル変換するＡ
Ｄコンバータ、４は入力されたディジタル撮像信号か
ら、Ｒ信号、Ｇ信号、Ｂ信号を分離する色分離回路であ
る。

【００２８】５、６、７、８、９、１０は第１〜第６の
ローパスフィルタであり、第２〜第４の各ローパスフィ
ルタ６、７、８と比べて、第１のローパスフィルタ５、
第５のローパスフィルタ９及び第６のローパスフィルタ
１０は１／２の通過帯域幅となっている。これは、後述
するように、ＣＣＤ１の色フィルタの配列に起因してい
る。

【００２９】１１は垂直アパーチャ補正信号を形成する
垂直ＡＰＣ回路、１２は水平アパーチャ補正信号を形成
する水平ＡＰＣ回路、１３、１４、１５、１６は加算器
である。また、１７、１８、１９はガンマ補正を行うガ
ンマ回路、２０はＲ、Ｇ、Ｂの各信号からＹ、Ｒ−Ｙ、
Ｂ−Ｙ等の各信号を形成するためのマトリクス回路であ
る。

【００３０】２１は、出力データレートを設定するため
のＲＡＴＥ信号に応じて出力レートを可変するレート変
換回路である。上記出力データレートを設定するＲＡＴ
Ｅ信号は、操作者が不図示のデータレート設定手段を操
作することにより、本装置のディジタルビデオ出力信号
が接続される機器が必要とするデータレートに合わせて
設定される。

【００３１】例えば、ＣＣＤ１の画素数の信号をそのま
ま出力する高レートと、ＣＣＤ１の画素数を、水平及び
垂直方向に１／２に間引き、全体で１／４のデータレー
トの信号を出力する低レートが設定可能である。

【００３２】上述のように構成された本実施形態の撮像
装置において、不図示の被写体像は、不図示の光学系に
よりＣＣＤ１の撮像面上に結像され、ＣＣＤ１の撮像面
上に配設された色フィルタで色分解された後、各画素で
光電変換され、光量に応じた電荷が発生する。

【００３３】これらの電荷は、画素加算されることなし
に、テレビ画面上の左上に対応する画素から順次転送さ
れる。そして、ＣＣＤ１の出力部分で電荷電圧変換され
て、アナログ撮像信号として出力される。この撮像信号
は、サンプルアンドホールド回路２により連続化され、
その出力はＡＤコンバータ３によりディジタル撮像信号
ＳＤＣＣＤに変換される。

【００３４】ディジタル撮像信号ＳＤＣＣＤは、色分離
回路４に与えられ、ここでＲ、Ｇ、Ｂの各信号が分離さ
れる。分離された各信号のうち、Ｇ信号からは垂直方向
に位置の違う３つの信号Ｇ１、Ｇ２、Ｇ３が形成され
る。

【００３５】この時、上記色分離回路４においては、出
力信号の垂直方向の信号帯域をＲＡＴＥ信号に応じて制
御する。例えば、上述の高レートが設定されている時
は、垂直方向の信号帯域を制限しないが、低レートが設
定されている時は、垂直方向の信号帯域を１／２に制限
する。

【００３６】これらの信号は、第１〜第５のローパスフ
ィルタ５、６、７、８、９により夫々低域信号が取り出
される。第３のローパスフィルタ７を透過したＧ２信号
は、第６のローパスフィルタ１０により更に低域透過さ
れることにより、Ｒ、Ｂ信号と同じ帯域に制限される。
この時、各々のローパスフィルタ５、６、７、８、９及
び１０の透過帯域は、ＲＡＴＥ信号により可変され、上
述の低レートの設定時は、高レートの設定時の１／２の
透過帯域になる。

【００３７】これらの信号のうち、Ｇ１、Ｇ２、Ｇ３の
各信号は、垂直ＡＰＣ回路１１に入力される。垂直ＡＰ
Ｃ回路１１では入力された、垂直方向に位置の違う３つ
のＧ信号を演算して垂直の輪郭信号を検出する。そし
て、これをベースクリップ処理した後、レベルを調整し
て、垂直アパーチャ補正信号ＶＡＰＣとして出力する。
演算としては、ＶＡＰＣ＝Ｇ２−（Ｇ１＋Ｇ３）／２とすると、垂直方向のハイパスフィルタが形成されるた
め、垂直輪郭成分が検出される。

【００３８】この時、ＲＡＴＥ信号の設定が、高レート
の時は、この信号を出力するが、低レートの設定の時は
出力を停止する。これにより、更に垂直方向に帯域が制
限される。

【００３９】水平ＡＰＣ回路１２では、上記各信号のう
ち、Ｇ２信号を入力して、この信号Ｇ２からハイパスフ
ィルタにより水平方向の輪郭信号を検出する。そして、
これをベースクリップ処理した後、レベルを調整して水
平アパーチャ補正信号ＨＡＰＣとして出力する。

【００４０】なお、水平ＡＰＣ回路１２でも、垂直ＡＰ
Ｃ回路１１と同様にＲＡＴＥ信号が高レートの設定のと
きは、この信号をそのまま出力する。しかし、ＲＡＴＥ
信号が低レートの設定の時は出力を停止することによ
り、水平帯域を更に制限するようにしている。

【００４１】垂直ＡＰＣ回路１１及び水平ＡＰＣ回路１
２の出力信号は加算器１３で加算され、ＡＰＣ信号とな
る。このＡＰＣ信号は、加算器１４、１５、１６にそれ
ぞれ与えられ、Ｒ信号、Ｇ信号及びＢ信号と加算され
る。これらの加算器１４〜１６の出力信号はそれぞれガ
ンマ補正回路１７、１８、１９によりガンマ補正され、
その出力はマトリクス回路２０に入力される。

【００４２】マトリクス回路２０では、例えばＮＴＳＣ
の標準規格に従って、Ｙ＝０．３Ｒ＋０．５９Ｇ＋０．１１ＢＲ−Ｙ＝０．７Ｒ−０．５９Ｇ−０．１１ＢＢ−Ｙ＝−０．３Ｒ−０．５９Ｇ＋０．８９Ｂという演算が行われ、Ｙ、Ｒ−Ｙ、Ｂ−Ｙの各信号が形
成される。

【００４３】その出力は、レート変換回路２１に入力さ
れ、ＲＡＴＥ信号に応じた所定の信号レートに変換さ
れ、ディジタルビデオ信号Ｙ、Ｒ−Ｙ、Ｂ−Ｙとして、
不図示の外部機器に出力される。

【００４４】上述したように、高レートの設定時は入力
信号がそのまま出力されるが、低レートの設定時は、設
定レートに合わせてまず水平方向に１画素置きに信号を
間引く処理が行われる。そして、１画素置きに間引いた
時は、その前の信号を保持し、更に１水平ライン毎に信
号を間引き、１水平ラインの信号を、２水平ライン分の
時間に引き伸ばして出力するようにしている。これによ
り、トータルで１／４のデータレートの信号が得られ
る。

【００４５】この時、上述の色分離回路４及び垂直ＡＰ
Ｃ回路１１で垂直方向に帯域制限が行われており、ま
た、上述の第１〜第６のローパスフィルタ５、６、７、
８、９、１０により水平方向に帯域制限が行われている
ので、単純な間引きを行っても、垂直及び水平のいずれ
においても折り返し歪みによるモアレ現象が発生して画
像が劣化することがない。

【００４６】図２は、本発明の実施形態のＣＣＤ１に配
設される色フィルタの配列の例を示している。図２に示
したように、上記色フィルタはＧフィルタが市松状に配
置され、ＲフィルタおよびＢフィルタが１ライン毎に交
互に配置されている。

【００４７】これに、配列の時、ＲフィルタおよびＢの
フィルタの画素はＧフィルタの画素に比べて１／２の数
しかないため、上述のように、第２〜第４のローパスフ
ィルタ６、７、８と比較して第１のローパスフィルタ５
及び第５のローパスフィルタ９の帯域は１／２となって
いる。また、Ｒ、Ｇ信号と帯域を合わせるために、第６
のローパスフィルタ１０の帯域は、第１のローパスフィ
ルタ５及び第５のローパスフィルタ９の帯域と同じに設
定されている。

【００４８】図２において、各画素には説明を容易にす
るために番号が付してある。以下の説明において、例え
ば、垂直Ｖ＝２、水平Ｈ＝３の位置の画素をＰ２３のよ
うに記す。図３は、本実施形態中の色分離回路４の詳細
例を示している。図３において、１０１〜１０４は１水
平ライン分の遅延を行う１水平遅延線である。

【００４９】また、１０５〜１１９は１画素の遅延を行
うためのフリップフロップであり、１２０、１２２、１
２４、１２６、１２８、１２９、１３０、１４３、１４
４、１４６、１４７、１４８、１４９、１５０、１５
３、１５４、１５５、１５７、１５９、１６０は加算器
である。

【００５０】さらに、１２１、１２３、１２５、１２
７、１３１、１４５、１５１、１５２、１５６、１５８
は所定の係数を乗ずる係数器、１３２〜１４２はスイッ
チ回路である。

【００５１】入力信号であるディジタル撮像信号ＳＤＣ
ＣＤは、図３に示したように、まず水平遅延線１０１〜
１０４によりそれぞれ１水平ライン分ずつ遅延され、０
Ｈ、１Ｈ、２Ｈ、３Ｈ、４Ｈ分だけ遅延された信号が形
成される。これらの信号０Ｈ〜４Ｈは、次に、フリップ
フロップ１０５〜１１９に与えられ、更に１画素分ずつ
遅延される。

【００５２】ここで、各フリップフロップ１０５〜１１
９の出力信号をＳ００、Ｓ０１、Ｓ０２、Ｓ１０、Ｓ１
１、Ｓ１２、Ｓ２０、Ｓ２１、Ｓ２２、Ｓ２３、Ｓ３
０、Ｓ３１、Ｓ３２、Ｓ４０、Ｓ４１、Ｓ４２と命名す
る。

【００５３】それぞれの信号Ｓ００〜Ｓ４２は、まず、
図４に示すように、Ｓ１１信号はそのままＣＮ１信号と
なる。また、Ｓ２１信号はＣＮ２信号となり、Ｓ３１信
号はＣＮ３信号となる。

【００５４】また、Ｓ２０信号とＳ２２信号とが加算器
１２０で加算され、その後、係数器１２１で１／２の係
数が乗じられてＬＲ信号となる。Ｓ０１信号とＳ２１信
号とが加算器１２２で加算され、その後、係数器１２３
で１／２の係数が乗じられてＵＤ１信号となる。

【００５５】Ｓ１１信号とＳ３１信号とが加算器１２４
で加算され、その後、係数器１２５で１／２の係数が乗
じられてＵＤ２信号となる。Ｓ２１信号とＳ４１とが加
算器１２６で加算され、その後、係数器１２７で１／２
の係数が乗じられてＵＤ３信号となる。

【００５６】Ｓ１０信号とＳ１２信号とが加算器１２８
で加算され、さらにＳ３０信号とＳ３２信号とが加算器
１２９で加算される。そして、加算器１２８の出力信号
と加算器１２９の出力信号とが加算器１３０で加算さ
れ、その加算結果が係数器１２３に与えられ、１／４の
係数が乗じられてＣＯ信号となる。

【００５７】一方、ＧＬ１信号の形成は、以下のように
行われる。すなわち、図１０に示すようにＳ１０信号と
Ｓ１２信号とが加算器１４３で加算され、この加算結果
とＳ０１信号とが加算器１４４に与えられて加算され
る。

【００５８】また、Ｓ２１信号が係数器１４５により２
倍され、その結果が加算器１４６に与えられ、ここで加
算器１４４の出力信号と加算される。Ｓ３０信号とＳ３
２信号とが加算器１４７において加算され、この加算結
果とＳ４１信号とが加算器１４８で加算される。そし
て、この加算結果が加算器１４９に与えられる。上記加
算器１４９には、加算器１４６の出力信号が与えられて
おり、ここで加算器１４８と加算されてＧＬ１信号が形
成される。

【００５９】次に、ＧＬ２信号の形成手順について説明
する。図５に示すように、Ｓ００信号及びＳ０２信号が
加算器１５０に与えられて加算された後、係数器１５１
で１／２倍される。また、Ｓ１１信号が係数器１５２で
２倍された後、加算器１５３に与えられて係数器１５１
の出力信号と加算される。

【００６０】また、Ｓ２０信号とＳ２２信号とが加算器
１５４で加算され、この加算出力信号が加算器１５５に
与えられ、ここで加算器１５３の出力信号と加算され
る。また、Ｓ３１信号は係数器１５６で２倍にされ、加
算器１５６に与えられる。一方、Ｓ４０信号とＳ４２信
号とが加算器１５７で加算され、その加算出力が係数器
１５８で１／２倍された後、加算器１５９に与えられ、
上記加算器１５９において係数器１５６の出力信号と加
算される。更に、加算器１６０において加算器１５５の
出力信号と加算されてＧＬ２信号が形成される。

【００６１】Ｒ信号の形成は、以下のようにして行われ
る。すなわち、図６に示すように、ＣＮ２信号とＵＤ信
号がスイッチ回路１３２に与えられ、このスイッチ回路
１３２においてＲＰＩＸ信号により何方か一方が選択さ
れる。

【００６２】ＬＲ信号とＣＯ信号はスイッチ回路１３３
に与えられ、上記スイッチ回路１３３においてＲＰＩＸ
信号により何方か一方が選択される。そして、上記スイ
ッチ回路１３２及び１３３において選択された信号は、
スイッチ回路１３４に与えられ、上記スイッチ回路１３
４においてＲＬＩＮＥ信号により選択され、Ｒ信号が形
成される。なお、上記ＲＰＩＸ信号及びＲＬＩＮＥ信号
は不図示のタイミング発生回路により、ＣＣＤ１からの
出力信号の対応する色フィルタに応じて発生される信号
である。

【００６３】Ｂ信号の形成は、以下のようにして行われ
る。すなわち、図７に示すように、ＣＯ信号とＬＲ信号
とがスイッチ回路１３５に与えられ、上記スイッチ回路
１３５においてＢＰＩＸ信号により何方か一方が選択さ
れる。

【００６４】また、ＵＤ信号とＣＮ２信号がスイッチ回
路１３６に与えられ、ＢＰＩＸ信号により何方か一方が
選択される。これらのスイッチ回路１３５及びスイッチ
回路１３６の出力信号はスイッチ回路１３７に与えら
れ、ここでＢＬＩＮＥ信号により何方か一方が選択され
てＢ信号が形成される。上記ＢＰＩＸ信号及びＢＬＩＮ
Ｅ信号は、上述と同様に不図示のタイミング発生回路に
より、ＣＣＤ１のＲフィルタに対応した出力信号のタイ
ミングで発生される。

【００６５】Ｇ１信号の形成は以下のようにして行われ
る。すなわち、図８に示すように、ＣＮ１信号とＵＤ１
信号とがスイッチ回路１３８に与えられ、ここでＧ１Ｐ
ＩＸ信号により選択され、Ｇ１信号が形成される。上記
Ｇ１ＰＩＸ信号は、上述と同様に不図示のタイミング発
生回路により、ＣＣＤ１のＧフィルタに対応した出力信
号のタイミングで発生される。

【００６６】Ｇ２信号の形成は以下のようにして行われ
る。すなわち、図９に示すように、ＣＮ２信号とＵＤ２
信号とがスイッチ回路１３９に与えられ、ここでＧ２Ｐ
ＩＸ信号により選択される。また、ＧＬ１信号とＧＬ２
信号はスイッチ回路１４２に与えられ、ここでＰＩＸ信
号により何方か一方が選択される。

【００６７】そして、上記スイッチ回路１３９の出力信
号とスイッチ回路１４２の出力信号がスイッチ回路１４
０に与えられ、ここでＲＡＴＥ信号により何方か一方が
選択され、Ｇ２信号として出力される。

【００６８】この場合、上述したようにＲＡＴＥ信号が
高レートに設定されている時はスイッチ回路１３９の出
力信号が選択され、低レートが設定されている時はスイ
ッチ回路１４２の出力信号が選択される。上記Ｇ２ＰＩ
Ｘ信号は、上述と同様に不図示のタイミング発生回路に
より、ＣＣＤ１のフィルタに対応した出力信号のタイミ
ングで発生される。

【００６９】Ｇ３信号の形成は、以下のようにして行わ
れる。すなわち、図９に示したように、ＣＮ３信号とＵ
Ｄ３信号とがスイッチ回路１４１に与えられ、ここでＧ
３ＰＩＸ信号により何方か一方が選択される。Ｇ３ＰＩ
Ｘ信号は、上述と同様に不図示のタイミング発生回路に
より、ＣＣＤ１のＧフィルタに対応した出力信号のタイ
ミングで発生される信号である。

【００７０】ここで、Ｇ２信号の形成方法について詳細
に述べる。ＲＡＴＥ信号が高レートの場合、Ｇ２信号
は、上述のようにスイッチ回路１３９の出力信号が選択
される。図２において、各水平ラインにおいてＧフィル
タは１画素置きに配置されている。今、Ｖ＝２のライン
を走査しているとして、Ｈ＝０ではＧフィルタ上である
ので、Ｇ信号をそのまま出力すればよい。しかし、Ｈ＝
１ではＲフィルタ上であるので、周囲の画素から補間し
てＧ信号を形成する必要がある。

【００７１】ところで、図１に示されるように、Ｇ信号
はアパーチャ信号の形成のためにも用いられるため、水
平解像度を重視して、Ｒフィルタの上下のＧ信号から補
間するのがよい。したがって、走査がＨ＝１の時はＧ２
ＰＩＸ信号により上下の画素を加算平均した信号である
ＵＤ２信号が選択される。

【００７２】このように、Ｖ＝２のラインでは水平Ｈが
偶数の画素では出力信号がそのまま選択されるように、
また、水平Ｈが奇数の画素では上下の画素の加算平均が
選択されるようにＧ２ＰＩＸ信号が発生される。

【００７３】さらに、垂直Ｖ＝３のラインを見ると、Ｇ
フィルタの位置の奇遇がＶ＝２のラインと反対になって
いるので、Ｇ２ＰＩＸ信号の位相もそれに合わせて発生
される。

【００７４】一方、ＲＡＴＥ信号が低レートに設定され
ている場合、Ｇ２信号は、上述のようにスイッチ回路１
４２の出力信号が選択される。スイッチ回路１４２の２
つの入力信号の内、ＧＬ１信号は図１０に示すように、
Ｓ０１、Ｓ１０、Ｓ１２、Ｓ２１、Ｓ３０、Ｓ３２、Ｓ
４１の各信号から形成される。

【００７５】各々の信号が、各水平ライン毎にどのよう
な比率で加算されているかを見ると、０ライン１（Ｓ０１）１ライン２（Ｓ１０＋Ｓ１２）２ライン２（Ｓ２１×２）３ライン２（Ｓ３０＋Ｓ３２）４ライン１（Ｓ４１）となっている。

【００７６】同様に、ＧＬ２信号についてみてみると、０ライン１（（Ｓ００＋Ｓ０２）／２）１ライン２（Ｓ１１×２）２ライン２（Ｓ２０＋Ｓ２２）３ライン２（Ｓ３１×２）４ライン１（（Ｓ４０＋Ｓ４２）／２）となっており、同じ比率で加算されている。

【００７７】この比率から、垂直方向のレスポンスをＺ
変換で表すと、１＋２^*Ｚ＾（−１）＋２^*Ｚ＾（−２）＋Ｚ^*Ｚ＾
（−３）＋Ｚ＾（−４）（但し、＾はべき乗を表す）であり、ローパスフィルタの特性になる。

【００７８】したがって、垂直方向に帯域制限された信
号がＧＬ１信号及びＧＬ２信号から得られる。ＧＬ１信
号とＧＬ２信号の違いは、図２において現在走査してい
る画素がＧフィルタかそうでないかの違いによる。Ｇフ
ィルタの場合は、ＧＬ１信号を選択し、そうでない時は
ＧＬ２信号をスイッチ回路１４２で選択する。したがっ
て、この低レートの場合は、垂直方向に帯域制限された
Ｇ信号がＧ２信号として出力される。

【００７９】図１１及び図１２は、実施形態中の色分離
回路４の詳細例を示す。なお、図１と同一のものには同
一の番号を付して詳細な説明を省略する。図１１におい
て、２０１、２０４、２０６、２０９は不図示の係数設
定手段から係数を設定可能な可変係数器である。

【００８０】また、２０２、２０７及び２１２は加算器
であり、２０３及び２０８はスイッチ回路である。さら
に、２０５、２１６及び２１７は１水平ライン分の遅延
時間を有する１水平遅延線、２１０は１水平ライン−１
画素の遅延時間を有する（１Ｈ−１）遅延線である。

【００８１】２１１は係数器であり、２１３〜２１５、
２１８〜２３０は１画素の遅延を行うためのフリップフ
ロップである。また、図１２における２３１及び２３２
はセレクタである。

【００８２】入力信号であるディジタル撮像信号ＳＤＣ
ＣＤは、まず可変係数器２０１に設定された係数Ｋ１が
乗ぜられ、加算器２０２で可変係数器２０４の出力信号
と加算される。

【００８３】そして、上記加算された結果が、スイッチ
回路２０３にＳＤＣＣＤ信号とともに入力され、これら
の信号の何方かがＳＥＬ１信号によって選択される。上
記スイッチ回路２０３により選択された信号は、水平遅
延線２０５に与えられて１水平ライン分遅延され、１Ｈ
遅延された信号が形成される。

【００８４】上記１Ｈ遅延された信号は、次に、可変係
数器２０６に与えられ、上記可変係数器２０６に設定さ
れた係数Ｋ３が乗ぜられた後で加算器２０７に与えられ
る。そして、上記加算器２０７により可変係数器２０９
の出力信号と加算されて、水平遅延線２０５の出力信号
とともにスイッチ回路２０８に入力される。

【００８５】これらの２つの信号のうち、何方か一方の
信号が上記スイッチ回路２０８において、ＳＥＬ２信号
により選択される。そして、選択された信号は、（１Ｈ
−１）遅延線２１０によって「１水平ライン分−１画
素」分だけ遅延される。

【００８６】上記遅延線２１０の出力信号は、まず、フ
リップフロップ２１４及び２１３により２画素分遅延さ
れ、加算器２１２において（１Ｈ−１）遅延線２１０の
出力信号と加算される。次に、係数器２１１により１／
２倍された後で可変係数器２０９に与えられる。

【００８７】上記可変係数器２０９においては、ここに
設定されている係数Ｋ４が乗ぜられ、その後、上述した
ように可変係数器２０６の出力信号と共に加算器２０７
に与えられて加算される。

【００８８】また、上記（１Ｈ−１）遅延線２１０の出
力信号は、フリップフロップ２１５にも与えられ、ここ
で１Ｈだけ更に遅延されることにより、２Ｈ遅延された
信号が形成される。

【００８９】上記２Ｈ遅延された信号は、可変係数器２
０４、１水平遅延線２１６及びフリップフロップ２２３
にそれぞれ与えられる。可変係数器２０４においては、
設定された係数Ｋ２が乗ぜられ、上述のように、可変係
数器２０１の出力信号と共に加算器２０２で加算され
る。

【００９０】１水平遅延線２１６に与えられた信号は、
ここで１Ｈ遅延された後で１水平遅延線２１７に与えら
れ、ここで更に１Ｈ遅延され、それぞれ３Ｈおよび４Ｈ
遅延された信号となる。

【００９１】入力されたＳＤＣＣＤ信号（０Ｈ）、１水
平遅延線２０５の出力信号（１Ｈ）、フリップフロップ
２１５の出力信号（２Ｈ）、１水平遅延線２１６の出力
信号（３Ｈ）、２１７の出力信号（４Ｈ）はそれぞれフ
リップフロップ２１８〜２３０により１画素遅延され
る。

【００９２】ここで、図３の場合と同様に、各々のフリ
ップフロップの出力信号をＳ００、Ｓ０１、Ｓ１０〜Ｓ
１２、Ｓ２０〜Ｓ２２、Ｓ３０〜Ｓ３２、Ｓ４０、Ｓ４
１とそれぞれ名付ける。これらの信号は、図３と同じ動
作で処理され、Ｒ信号、Ｂ信号、Ｇ１信号、Ｇ３信号が
得られる。また、Ｇ２信号は、図３のＲＡＴＥ信号が高
レートの設定時と同じ動作で得られる。

【００９３】ＳＥＬ１信号は、図１２に示すように、Ｒ
ＡＴＥ信号によって“０”とＳＥＬ１ＰＩＸとがスイッ
チ回路２３１によって切り換えられて形成される。ＳＥ
Ｌ１ＰＩＸ信号は、不図示のタイミング発生回路によっ
て、ＳＤＣＣＤ信号がＣＣＤ１のＧフィルタに対応する
信号でない時に“１”になるように発生される。

【００９４】スイッチ回路２３１では、ＲＡＴＥ信号が
高レートの設定時は“０”を選択し、低レートの設定時
はＳＥＬ１ＰＩＸを選択する。また、ＳＥＬ１が“１”
の時は、スイッチ２０３によって加算器２０２の出力信
号が選択される。

【００９５】ＳＥＬ２信号は、ＳＥＬ１と同様に、ＲＡ
ＴＥ信号によって、“０”とＳＥＬ２ＰＩＸとがスイッ
チ回路２３２によって切り換えられて形成される。ＳＥ
Ｌ２ＰＩＸ信号は、不図示のタイミング発生回路によっ
て、１水平遅延線２０５の出力信号がＣＣＤ１のＧフィ
ルタに対応する信号である時に“１”となるように発生
される。

【００９６】スイッチ回路２３２は、ＲＡＴＥ信号が高
レートの設定時は“０”を選択し、低レートの設定時は
ＳＥＬ２ＰＩＸを選択する。また、ＳＥＬ２が“１”の
時は、スイッチ２０８によって加算器２０７の出力信号
が選択される。

【００９７】また、ＲＡＴＥ信号が高レートに設定され
ている時は、スイッチ回路２０３はＳＤＣＣＤ信号を選
択し、スイッチ回路２０８は１水平遅延線２０５の出力
信号を選択する。このため、図３の高レート時の動作と
同様の動作により各１水平遅延線及び（１Ｈ−１）遅延
線とフリップフロップ２１５により遅延された信号か
ら、Ｇ２信号が形成される。

【００９８】次に、ＲＡＴＥ信号が低レートに設定され
ている時の動作について説明する。この時、スイッチ回
路２０８は１水平遅延線２０５の出力信号がＧフィルタ
に対応した信号の時は加算器２０７の出力信号を選択す
る。

【００９９】上記加算器２０７の出力信号は、１水平遅
延線２０５の出力信号に係数Ｋ３を乗じたものと、（１
Ｈ−１）遅延線２１０の出力信号に係数Ｋ４を乗じたも
のの加算結果であり、これにより巡回型のフィルタが構
成される。

【０１００】ここで、フリップフロップ２１３、２１４
及び加算器２１２、係数器２１１による回路は、図２に
おいてＧフィルタが市松状に配置されているため、垂直
Ｖが奇数のラインと偶数のラインで、Ｇフィルタの位置
がずれており、対応する画素の左右の画素を加算平均す
ることにより補間している。

【０１０１】また、Ｇフィルタに対応する信号のみ選択
しているのは、図２においてＲフィルタおよびＢフィル
タは１ライン飛ばしに配置されているため、１水平ライ
ンの遅延では違う色のフィルタに対応する信号と加算さ
れて、色分離が不可能になってしまうからである。

【０１０２】また、スイッチ回路２０３はこの低レート
の設定時はＳＤＣＣＤ信号がＧのフィルタに対応する信
号の時はＳＤＣＣＤ信号を選択し、そうでない時は加算
器２０２の出力信号を選択する。加算器２０２の入力の
うち、可変係数器２０４の入力信号はフリップフロップ
２１５の出力信号であるので、２水平ライン分遅延され
たことになる。

【０１０３】これは、図２においてＧ以外のフィルタ
（Ｒフィルタ、Ｂフィルタ）は２水平ラインの繰り返し
周期を有しているからである。ＳＣＣＤ信号を２水平ラ
イン遅延された信号とＳＣＣＤを係数Ｋ１と係数Ｋ２に
より定まる比率で加算することにより、巡回型のフィル
タを構成している。

【０１０４】このとき、各係数Ｋ１、Ｋ２、Ｋ３、Ｋ４
を可変することにより、上述の２つの巡回型のフィルタ
の周波数特性を可変することができる。したがって、Ｒ
ＡＴＥ信号が上述のように高レートと低レートの２つの
みではなくて、種々のレートに応じて、スイッチ回路２
３１と２３２および各係数Ｋ１、Ｋ２、Ｋ３、Ｋ４を可
変することで、最適な巡回型のフィルタの特性を得るこ
とが可能になる。

【０１０５】例えば、係数Ｋ３＝０．５、係数Ｋ４＝
０．５とすると巡回型のローパスフィルタ特性を設定で
きるが、この係数をＫ３＝０．２５、Ｋ４＝０．７５と
すると、さらに透過帯域の低いローパスフィルタの特性
を設定することができる。

【０１０６】係数Ｋ１、Ｋ２についても同様である。ま
た、係数Ｋ１、Ｋ２はＲ信号およびＢ信号の特性を設定
し、Ｋ３、Ｋ４はＧ信号の特性を設定するが、Ｋ１＝Ｋ
３、Ｋ２＝Ｋ４でない設定も可能であり、それぞれに必
要な信号帯域に応じた設定にすることが可能である。

【０１０７】図１３は、本発明の実施形態中、レート変
換回路２１の詳細例を示す図である。図１３において、
３０１は書き込みクロックと読みだしクロックを独立に
与えることのできるように構成されたデュアルポートメ
モリ、３０２はスイッチ回路である。

【０１０８】入力されるＹ信号は、デュアルポートメモ
リ３０１の書き込みデータ端子ＷＤとスイッチ回路３０
２の一方の入力端子に入力される。上記スイッチ回路３
０２の他方の入力端子には、デュアルポートメモリ３０
１のデータ読み出し端子ＲＤから読みだされる信号が入
力され、これらの信号のうち何方か一方の信号がＲＡＴ
Ｅ信号により選択されて出力される。

【０１０９】ここで、上記ＲＡＴＥ信号が上述の高レー
トに設定されている時はＹ信号を選択し、また、上記Ｒ
ＡＴＥ信号が低レートに設定されている時はデュアルポ
ートメモリ３０１のデータ読み出し端子ＷＤから読みだ
された信号を選択する。

【０１１０】デュアルポートメモリ３０１の書き込みク
ロックには、不図示のタイミング発生回路より発生され
た第１のクロックＣＬＫ１が用いられる。この第１のク
ロックＣＬＫ１は、入力のＹ信号のデータレートの半分
の周波数のクロックレートを有し、奇遇どちらかのライ
ンのみに間欠的に発生される。

【０１１１】また、デュアルポートメモリ３０１の読み
だしクロックには、不図示のタイミング発生回路より発
生されたク第２のロックＣＬＫ２が用いられる。この第
２のクロックＣＬＫ２は、入力のＹ信号のデータレート
の１／４のクロックレートを有している。

【０１１２】この、低レートの設定時の動作を説明する
と、まず、デュアルポートメモリ３０１の入力段で、デ
ータレートの半分のクロックレートの第１のクロックＣ
ＬＫ１でサンプリングすることにより、画素数を水平方
向に半分に間引く。

【０１１３】さらに、第１のクロックＣＬＫ１を奇遇ど
ちらかのラインのみに間欠的に発生させることにより垂
直方向にも１／２に間引く。

【０１１４】この時、第１の実施形態を説明する図１に
おいて、既に水平、垂直方向に信号帯域が制限されてい
るため、単純に間引きを行っても折り返し信号の発生に
よるモアレ現象が発生しない。

【０１１５】こうして間引かれた信号を、デュアルポー
トメモリ３０１から、入力のＹ信号のデータレートの１
／４のクロックレートを有する第２のクロックＣＬＫ２
で読み出すことにより、水平方向に引き伸ばして信号の
切れ目をなくし、スイッチ３０２を経由して上述のよう
に不図示の外部機器に出力する。

【０１１６】図１４は、図１３に示したデュアルポート
メモリ３０１の動作を説明するための波形図である。図
１４において、（ａ）、（ｂ）、（ｃ）は同一の時間軸
で描かれており、（ａ）は水平同期信号ＨＤを示し、
（ｂ）は第１のクロックＣＬＫ１、（ｃ）は第２のクロ
ックＣＬＫ２をそれぞれ示している。

【０１１７】（ｂ）に示した第１のクロックＣＬＫ１
は、奇数ラインのみに間欠的に発生している。また、第
２のクロックＣＬＫ２は、２ラインにわたって切れ目無
く発生している。

【０１１８】また、図１４において、（ｄ）、（ｅ）、
（ｆ）は同一の時間軸で描かれており、（ｄ）は入力の
Ｙ信号のデータレートを決めるメインクロック、（ｅ）
は第１のクロックＣＬＫ１を示し、（ｆ）は第２のクロ
ックＣＬＫ２を示している。メインクロックに対し
（ｅ）第１のクロックＣＬＫ１は、１／２のクロックレ
ートを有しており、（ｆ）第２のクロックＣＬＫ２は１
／４のクロックレートを有している。

【０１１９】なお、上述の実施形態においては、カラー
撮像装置を用いてカラー画像信号を生成する場合につい
て詳細に説明したが、本発明は白黒撮像装置を用いて白
黒画像信号を生成する場合についても同様に適用するこ
とができる。

【０１２０】

【発明の効果】本発明は上述したように、本発明によれ
ば、撮像素子から出力される信号の周波数応答特性を出
力信号のデータレートに応じて可変することができるの
で、低レートが設定されている時に画素数の間引きを行
ってもモアレ現象が生じないようにすることができる。
したがって、ラインメモリを追加したり、あるいは演算
用の大容量のメモリを設けたりすることなくモアレ現象
を防止することが可能となるので、回路規模を大幅に増
大させることなく複数のデータレートのビデオ信号を出
力することができるようになるとともに、それぞれのデ
ータレートにおいてモアレ現象などの画質の劣化の無い
画像を得ることができる。

【０１２１】また、本発明の他の特徴によれば、上記撮
像素子から出力される信号の垂直方向及び／又は水平方
向について信号帯域を制限するようにしたので、画素数
を間引く方向が縦方向または横方向の何方でも自由に対
応することができる。

【図面の簡単な説明】

【図１】本発明の撮像装置の第１の実施形態を示す構成
図である。

【図２】実施形態のＣＣＤに配設される色フィルタの配
列の例を示す図である。

【図３】実施形態中の色分離回路の詳細例を示す図であ
る。

【図４】ＵＤ信号等各信号の形成を説明する図である。

【図５】ＧＬ２信号の形成を説明する図である。

【図６】Ｒ信号の形成を説明する図である。

【図７】Ｂ信号の形成を説明する図である。

【図８】Ｇ１信号の形成を説明する図である。

【図９】Ｇ２信号の形成を説明する図である。

【図１０】ＧＬ１信号の形成を説明する図である。

【図１１】第２の実施形態の色分離回路の詳細を示す構
成図である。

【図１２】ＳＥＬ信号の形成を説明する図である。

【図１３】レート変換回路の詳細例を示す図である。

【図１４】レート変換回路の動作を示す波形図である。

【符号の説明】

１ＣＣＤ２サンプルアンドホールド回路３ＡＤコンバータ４色分離回路５〜１０ローパスフィルタ１１垂直ＡＰＣ回路１２水平ＡＰＣ回路１３〜１６加算器１７〜１９ガンマ回路２０マトリクス回路２１レート変換回路

Claims

【特許請求の範囲】

【請求項１】撮像素子を用いて被写体像を撮像して生
成した撮像信号を複数のデータレートのビデオ信号とし
て出力する撮像装置において、上記撮像素子の出力信号の周波数応答特性を可変する手
段を具備することを特徴とする撮像装置。
【請求項２】上記撮像素子の出力信号の帯域を、出力
データレートを設定する信号に応じて制御することを特
徴とする請求項１に記載の撮像装置。
【請求項３】上記出力データレートを設定する信号に
より高レートが設定されている時は上記撮像素子の出力
信号の帯域を制限せず、低レートが設定されている時は
それに応じた信号帯域となるように制限することを特徴
とする請求項２に記載の撮像装置。
【請求項４】上記周波数応答特性を可変する手段は、
上記撮像素子の出力信号の垂直方向の帯域について制限
することを特徴とする請求項１〜３の何れか１項に記載
の撮像装置。
【請求項５】上記周波数応答特性を可変する手段は、
上記撮像素子の出力信号の水平方向の帯域について制限
することを特徴とする請求項１〜３の何れか１項に記載
の撮像装置。
【請求項６】上記周波数応答特性を可変する手段は、
上記撮像素子の出力信号の垂直方向及び水平方向の帯域
を制限することを特徴とする請求項１〜３の何れか１項
に記載の撮像装置。
【請求項７】カラー撮像素子を用いて撮像したカラー
撮像信号を複数のデータレートのビデオ信号として出力
する撮像装置において、上記カラー撮像素子の出力信号から各色成分の信号を分
離するとともに、上記カラー撮像素子の出力信号の周波
数応答特性を可変する色分離手段を具備することを特徴
とする撮像装置。
【請求項８】上記カラー撮像素子の出力信号の帯域
を、出力データレートを設定するための信号に応じて制
御することを特徴とする請求項７に記載の撮像装置。
【請求項９】上記出力データレートを設定する信号に
より高レートが設定されている時は上記カラー撮像素子
の出力信号の帯域を制限せず、低レートが設定されてい
る時はそれに応じた信号帯域となるように制限すること
を特徴とする請求項７に記載の撮像装置。
【請求項１０】上記周波数応答特性を可変する手段
は、上記カラー撮像素子の出力信号の垂直方向の帯域に
ついて制限することを特徴とする請求項７〜９の何れか
１項に記載の撮像装置。
【請求項１１】上記周波数応答特性を可変する手段
は、上記カラー撮像素子の出力信号の水平方向の帯域に
ついて制限することを特徴とする請求項７〜９の何れか
１項に記載の撮像装置。
【請求項１２】上記周波数応答特性を可変する手段
は、上記カラー撮像素子の出力信号の垂直方向及び水平
方向の帯域を制限することを特徴とする請求項７〜９の
何れか１項に記載の撮像装置。