JPH09322547A - マルチレベルインバータ - Google Patents
マルチレベルインバータInfo
- Publication number
- JPH09322547A JPH09322547A JP8139798A JP13979896A JPH09322547A JP H09322547 A JPH09322547 A JP H09322547A JP 8139798 A JP8139798 A JP 8139798A JP 13979896 A JP13979896 A JP 13979896A JP H09322547 A JPH09322547 A JP H09322547A
- Authority
- JP
- Japan
- Prior art keywords
- snubber
- clamp
- diode
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/487—Neutral point clamped inverters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/322—Means for rapidly discharging a capacitor of the converter for protecting electrical components or for preventing electrical shock
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/493—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode the static converters being arranged for operation in parallel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 スナバ損失の抑制に優れ、クランプスナバ回
路を用いた４レベル出力以上のマルチレベルインバータ
を提供すること。 【解決手段】 １Ａ〜１Ｄは直流入力端子、２は交流出
力端子、３Ａ〜３Ｃは正側逆導通スイッチ、４Ａ〜４Ｄ
は負側逆導通スイッチである。各導通スイッチのオン、
オフにより、交流出力端子２は、４つの直流入力端子の
電位に相当する４レベルの電位を発生することができ
る。各逆導通スイッチの最大印加電圧が、それぞれに対
応するクランプスナバコンデンサの最大端子電圧により
クランプすることができるため、サージ電圧の抑制がで
き、スナバ回路の損失を少なくすることができる。
路を用いた４レベル出力以上のマルチレベルインバータ
を提供すること。 【解決手段】 １Ａ〜１Ｄは直流入力端子、２は交流出
力端子、３Ａ〜３Ｃは正側逆導通スイッチ、４Ａ〜４Ｄ
は負側逆導通スイッチである。各導通スイッチのオン、
オフにより、交流出力端子２は、４つの直流入力端子の
電位に相当する４レベルの電位を発生することができ
る。各逆導通スイッチの最大印加電圧が、それぞれに対
応するクランプスナバコンデンサの最大端子電圧により
クランプすることができるため、サージ電圧の抑制がで
き、スナバ回路の損失を少なくすることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、スナバ損失の抑制
を図るマルチレベルインバータに関する。
を図るマルチレベルインバータに関する。
【０００２】
【従来の技術】直流電力を交流電力に変換するインバー
タは、無停電電源装置、周波数変換装置などで使われて
いる。インバータのなかでも、３レベル以上のマルチレ
ベルインバータは、インバータを構成するスイッチより
も大きな電圧を変換でき、さらに通常の２レベルの変換
器と比較して中間の電位を出力できるため良質の出力波
形を得ることができる。
タは、無停電電源装置、周波数変換装置などで使われて
いる。インバータのなかでも、３レベル以上のマルチレ
ベルインバータは、インバータを構成するスイッチより
も大きな電圧を変換でき、さらに通常の２レベルの変換
器と比較して中間の電位を出力できるため良質の出力波
形を得ることができる。
【０００３】インバータには、各スイッチに過電圧防止
用のスナバ回路を設ける。スナバ回路を設けない場合に
は、回路に寄生する浮遊インダクタンスにより、スイッ
チング時に各スイッチにサージ電圧が発生するため、ス
イッチを破壊する恐れがある。
用のスナバ回路を設ける。スナバ回路を設けない場合に
は、回路に寄生する浮遊インダクタンスにより、スイッ
チング時に各スイッチにサージ電圧が発生するため、ス
イッチを破壊する恐れがある。
【０００４】図１１に、充放電スナバ回路を用いた４レ
ベルインバータを示す。１Ａ〜１Ｄは直流入力端子、２
は交流出力端子、３Ａ〜３Ｃは正側逆導通スイッチ、４
Ａ〜４Ｄは負側逆導通スイッチである。各逆導通スイッ
チのオン、オフにより、交流出力端子２は、４つの直流
入力端子の電位に相当する４レベルの電位を発生する。
ベルインバータを示す。１Ａ〜１Ｄは直流入力端子、２
は交流出力端子、３Ａ〜３Ｃは正側逆導通スイッチ、４
Ａ〜４Ｄは負側逆導通スイッチである。各逆導通スイッ
チのオン、オフにより、交流出力端子２は、４つの直流
入力端子の電位に相当する４レベルの電位を発生する。
【０００５】浮遊インダクタンス５Ａ、正側逆導通スイ
ッチ３Ａ、３Ｂ、３Ｃを介して交流出力端子２に電流が
流れている状態で、正側逆導通スイッチ３Ａをターンオ
フすると、浮遊インダクタンス５Ａの残留エネルギによ
り、正側逆導通スイッチ３Ａの端子間電圧が上昇する。
この端子間電圧が充放電スナバコンデンサ６Ａの端子間
電圧を越えると、充放電スナバダイオード７Ａに順方向
の電圧が加わり導通状態になる。これにより、浮遊イン
ダクタンス５Ａの残留エネルギが充放電スナバコンデン
サ６Ａに流れ込み、吸収される。このとき、正側逆導通
スイッチ３Ａの端子間電圧は、充放電スナバコンデンサ
６Ａの電圧でクランプされる。充放電スナバコンデンサ
６Ａの端子間電圧は、正側逆導通スイッチ３Ａが導通状
態の時、充放電スナバ抵抗８Ａにより、０まで放電す
る。
ッチ３Ａ、３Ｂ、３Ｃを介して交流出力端子２に電流が
流れている状態で、正側逆導通スイッチ３Ａをターンオ
フすると、浮遊インダクタンス５Ａの残留エネルギによ
り、正側逆導通スイッチ３Ａの端子間電圧が上昇する。
この端子間電圧が充放電スナバコンデンサ６Ａの端子間
電圧を越えると、充放電スナバダイオード７Ａに順方向
の電圧が加わり導通状態になる。これにより、浮遊イン
ダクタンス５Ａの残留エネルギが充放電スナバコンデン
サ６Ａに流れ込み、吸収される。このとき、正側逆導通
スイッチ３Ａの端子間電圧は、充放電スナバコンデンサ
６Ａの電圧でクランプされる。充放電スナバコンデンサ
６Ａの端子間電圧は、正側逆導通スイッチ３Ａが導通状
態の時、充放電スナバ抵抗８Ａにより、０まで放電す
る。
【０００６】図１２、図１３は、クランプスナバ回路を
用いた３レベルインバータであり、平成７年度電気学会
全国大会１１７８に記載されている回路の一部である。
図１２では、各直流端子間の電圧をＶDCとすると、クラ
ンプスナバ抵抗９Ａにより、クランプスナバコンデンサ
１０Ａの端子間電圧はＶDCまで放電し、正側逆導通スイ
ッチ３Ａの最大端子間電圧がＶDCとなる。同様に、クラ
ンプスナバ抵抗９Ｂにより、正側逆導通スイッチ３Ｂの
最大端子間電圧もＶDCとなる。
用いた３レベルインバータであり、平成７年度電気学会
全国大会１１７８に記載されている回路の一部である。
図１２では、各直流端子間の電圧をＶDCとすると、クラ
ンプスナバ抵抗９Ａにより、クランプスナバコンデンサ
１０Ａの端子間電圧はＶDCまで放電し、正側逆導通スイ
ッチ３Ａの最大端子間電圧がＶDCとなる。同様に、クラ
ンプスナバ抵抗９Ｂにより、正側逆導通スイッチ３Ｂの
最大端子間電圧もＶDCとなる。
【０００７】図１３では、各直流端子間の電圧をＶDCと
すると、クランプスナバ抵抗９Ａにより、クランプスナ
バコンデンサ１０Ａの端子間電圧はＶDCまで放電し、ク
ランプダイオード１１Ａの最大端子間電圧がＶDCとな
る。同様に、クランプスナバ抵抗９Ｂにより、クランプ
スナバコンデンサ１０Ｂの端子間電圧はＶDCまで放電
し、クランプダイオード１１Ｂの最大端子間電圧はＶDC
となる。
すると、クランプスナバ抵抗９Ａにより、クランプスナ
バコンデンサ１０Ａの端子間電圧はＶDCまで放電し、ク
ランプダイオード１１Ａの最大端子間電圧がＶDCとな
る。同様に、クランプスナバ抵抗９Ｂにより、クランプ
スナバコンデンサ１０Ｂの端子間電圧はＶDCまで放電
し、クランプダイオード１１Ｂの最大端子間電圧はＶDC
となる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来の充放電スナバ回路を用いたマルチレベルインバータ
では、スナバ抵抗によるスナバ損失が大きくなり、電力
変換の効率を上げることができないという問題点があっ
た。
来の充放電スナバ回路を用いたマルチレベルインバータ
では、スナバ抵抗によるスナバ損失が大きくなり、電力
変換の効率を上げることができないという問題点があっ
た。
【０００９】また、上記従来のクランプスナバ回路を用
いたマルチレベルインバータでは、４レベル出力以上の
電力変換器には適用できなかったため、充放電スナバ回
路を用いていた。
いたマルチレベルインバータでは、４レベル出力以上の
電力変換器には適用できなかったため、充放電スナバ回
路を用いていた。
【００１０】そこで、本発明では、上記の問題点を鑑
み、スナバ損失の抑制に優れ、クランプスナバ回路を用
いた４レベル出力以上のマルチレベルインバータを提供
することを目的とする。
み、スナバ損失の抑制に優れ、クランプスナバ回路を用
いた４レベル出力以上のマルチレベルインバータを提供
することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、交流出力端子と、電位の異
なる少なくとも４つの直流入力端子と、 該交流出力端
子と該直流入力端子との間に接続され、複数のスイッチ
ング素子から成るアームとを少なくとも有するマルチレ
ベルインバータにおいて、最大及び最小の電位の直流入
力端子以外の直流入力端子と該アームとの間に接続され
たクランプダイオードと、該アームのスイッチング素子
に並列接続され、スナバコンデンサ及びスナバダイオー
ドとを有する第１のスナバ回路と、該第１のスナバ回路
と該直流入力端子との間に接続され、少なくとも抵抗を
有する放電回路とを具備することを特徴とする。
め、請求項１記載の発明は、交流出力端子と、電位の異
なる少なくとも４つの直流入力端子と、 該交流出力端
子と該直流入力端子との間に接続され、複数のスイッチ
ング素子から成るアームとを少なくとも有するマルチレ
ベルインバータにおいて、最大及び最小の電位の直流入
力端子以外の直流入力端子と該アームとの間に接続され
たクランプダイオードと、該アームのスイッチング素子
に並列接続され、スナバコンデンサ及びスナバダイオー
ドとを有する第１のスナバ回路と、該第１のスナバ回路
と該直流入力端子との間に接続され、少なくとも抵抗を
有する放電回路とを具備することを特徴とする。
【００１２】請求項２記載の発明は、該アームのスイッ
チング素子に並列接続され、スナバコンデンサ及びスナ
バダイオード及びスナバ抵抗とを有する第２のスナバ回
路を具備することを特徴とする。
チング素子に並列接続され、スナバコンデンサ及びスナ
バダイオード及びスナバ抵抗とを有する第２のスナバ回
路を具備することを特徴とする。
【００１３】請求項３記載の発明は、該放電回路にダイ
オードを具備したことを特徴とする。請求項４記載の発
明は、該交流出力端子と該アームと該クランプダイオー
ドと該第１のスナバ回路とから構成されるスタックを複
数設けたことを特徴とする。
オードを具備したことを特徴とする。請求項４記載の発
明は、該交流出力端子と該アームと該クランプダイオー
ドと該第１のスナバ回路とから構成されるスタックを複
数設けたことを特徴とする。
【００１４】請求項５記載の発明は、該交流出力端子と
該アームと該クランプダイオードと該第１のスナバ回路
と該第２のスナバ回路とから構成されるスタックを複数
設けたことを特徴とする。
該アームと該クランプダイオードと該第１のスナバ回路
と該第２のスナバ回路とから構成されるスタックを複数
設けたことを特徴とする。
【００１５】請求項６記載の発明は、交流出力端子と、
電位の異なる少なくとも４つの直流入力端子と、該交流
出力端子と該直流入力端子との間に接続され、複数のス
イッチング素子から成るアームとを少なくとも有するマ
ルチレベルインバータにおいて、最大及び最小の電位の
直流入力端子以外の直流入力端子と該アームとの間に接
続されたクランプダイオードと、該クランプダイオード
に並列接続され、スナバコンデンサ及びスナバダイオー
ドとを有する第１のスナバ回路と、該第１のスナバ回路
と該最大及び最小の直流入力端子との間に接続され、少
なくとも抵抗を有する放電回路とを具備することを特徴
とする。
電位の異なる少なくとも４つの直流入力端子と、該交流
出力端子と該直流入力端子との間に接続され、複数のス
イッチング素子から成るアームとを少なくとも有するマ
ルチレベルインバータにおいて、最大及び最小の電位の
直流入力端子以外の直流入力端子と該アームとの間に接
続されたクランプダイオードと、該クランプダイオード
に並列接続され、スナバコンデンサ及びスナバダイオー
ドとを有する第１のスナバ回路と、該第１のスナバ回路
と該最大及び最小の直流入力端子との間に接続され、少
なくとも抵抗を有する放電回路とを具備することを特徴
とする。
【００１６】請求項７記載の発明は、該アームのスイッ
チング素子に並列接続され、スナバコンデンサ及びスナ
バダイオード及びスナバ抵抗とを有する第２のスナバ回
路を具備することを特徴とする。
チング素子に並列接続され、スナバコンデンサ及びスナ
バダイオード及びスナバ抵抗とを有する第２のスナバ回
路を具備することを特徴とする。
【００１７】請求項８記載の発明は、該交流出力端子と
該アームと該クランプダイオードと該第１のスナバ回路
とから構成されるスタックを複数設けたことを特徴とす
る。請求項９記載の発明は、該交流出力端子と該アーム
と該クランプダイオードと該第１のスナバ回路と該第２
のスナバ回路とから構成されるスタックを複数設けたこ
とを特徴とする。
該アームと該クランプダイオードと該第１のスナバ回路
とから構成されるスタックを複数設けたことを特徴とす
る。請求項９記載の発明は、該交流出力端子と該アーム
と該クランプダイオードと該第１のスナバ回路と該第２
のスナバ回路とから構成されるスタックを複数設けたこ
とを特徴とする。
【００１８】
【発明の実施の形態】本発明の第１実施例について図１
を用いて説明する。図１は、クランプスナバ回路を用い
た４レベルインバータである。１Ａ〜１Ｄは直流入力端
子、２は交流出力端子、３Ａ〜３Ｃは正側逆導通スイッ
チ、４Ａ〜４Ｄは負側逆導通スイッチである。各導通ス
イッチのオン、オフにより、交流出力端子２は、４つの
直流入力端子の電位に相当する４レベルの電位を発生す
ることができる。以下に、回路動作の説明を行う。な
お、ここでは、直流入力端子１Ａの電位をＶA ，直流入
力端子１Ｂの電位をＶB ，の直流入力端子１Ｃの電位を
ＶC ，直流入力端子１Ｄの電位をＶD とし，さらに各直
流入力端子間の電圧を等しいものとし、ＶA ＝３×ＶD
C、ＶB ＝２×ＶDC、ＶC ＝ＶDC、ＶD ＝０とする。
を用いて説明する。図１は、クランプスナバ回路を用い
た４レベルインバータである。１Ａ〜１Ｄは直流入力端
子、２は交流出力端子、３Ａ〜３Ｃは正側逆導通スイッ
チ、４Ａ〜４Ｄは負側逆導通スイッチである。各導通ス
イッチのオン、オフにより、交流出力端子２は、４つの
直流入力端子の電位に相当する４レベルの電位を発生す
ることができる。以下に、回路動作の説明を行う。な
お、ここでは、直流入力端子１Ａの電位をＶA ，直流入
力端子１Ｂの電位をＶB ，の直流入力端子１Ｃの電位を
ＶC ，直流入力端子１Ｄの電位をＶD とし，さらに各直
流入力端子間の電圧を等しいものとし、ＶA ＝３×ＶD
C、ＶB ＝２×ＶDC、ＶC ＝ＶDC、ＶD ＝０とする。
【００１９】正側逆導通スイッチ３Ａをターンオフする
と、浮遊インダクタンス５Ａのエネルギにより、正側逆
導通スイッチ３Ａの端子間電圧が上昇する。正側逆導通
スイッチ３Ａの端子間電圧がクランプスナバコンデンサ
１０Ａの端子間電圧を越えたところで、クランプスナバ
ダイオード１２Ａに順方向の電圧が加わり、クランプス
ナバダイオード１２Ａが導通状態になる。これにより、
浮遊インダクタンス５Ａのエネルギはクランプスナバコ
ンデンサ１０Ａに流れるようになる。このとき、正側逆
導通スイッチ３Ａの端子間電圧は、クランプスナバコン
デンサ１０Ａの電圧でクランプされる。浮遊インダクタ
ンス５Ａのエネルギを吸収するため、クランプスナバコ
ンデンサ１０Ａの端子間電圧が若干上昇するが、ダイオ
ード１３Ａを介し、クランプスナバ抵抗９Ａにより、Ｖ
A ーＶB まで放電する。
と、浮遊インダクタンス５Ａのエネルギにより、正側逆
導通スイッチ３Ａの端子間電圧が上昇する。正側逆導通
スイッチ３Ａの端子間電圧がクランプスナバコンデンサ
１０Ａの端子間電圧を越えたところで、クランプスナバ
ダイオード１２Ａに順方向の電圧が加わり、クランプス
ナバダイオード１２Ａが導通状態になる。これにより、
浮遊インダクタンス５Ａのエネルギはクランプスナバコ
ンデンサ１０Ａに流れるようになる。このとき、正側逆
導通スイッチ３Ａの端子間電圧は、クランプスナバコン
デンサ１０Ａの電圧でクランプされる。浮遊インダクタ
ンス５Ａのエネルギを吸収するため、クランプスナバコ
ンデンサ１０Ａの端子間電圧が若干上昇するが、ダイオ
ード１３Ａを介し、クランプスナバ抵抗９Ａにより、Ｖ
A ーＶB まで放電する。
【００２０】クランプスナバコンデンサ１０Ａの端子間
電圧上昇は、クランプスナバコンデンサ１０Ａの容量を
大きくすれば小さくすることができるので、正側逆導通
スイッチ３Ａにかかる最大印加電圧は、ＶA ーＶB 、つ
まりＶDCにすることができる。
電圧上昇は、クランプスナバコンデンサ１０Ａの容量を
大きくすれば小さくすることができるので、正側逆導通
スイッチ３Ａにかかる最大印加電圧は、ＶA ーＶB 、つ
まりＶDCにすることができる。
【００２１】正側逆導通スイッチ３Ｂ、３Ｃ及び負側逆
導通スイッチ４Ａ〜４Ｃについても同様である。また、
上記説明では、ターンオフ時について述べたが、定常状
態またはターンオン時についても、各逆導通スイッチ３
Ａ〜３Ｃ及び４Ａ〜４Ｃの最大印加電圧は、各々に該当
するクランプスナバコンデンサ１０Ａ〜１０Ｆの最大端
子電圧によりクランプされる。
導通スイッチ４Ａ〜４Ｃについても同様である。また、
上記説明では、ターンオフ時について述べたが、定常状
態またはターンオン時についても、各逆導通スイッチ３
Ａ〜３Ｃ及び４Ａ〜４Ｃの最大印加電圧は、各々に該当
するクランプスナバコンデンサ１０Ａ〜１０Ｆの最大端
子電圧によりクランプされる。
【００２２】このように、４レベルインバータにおいて
も、各逆導通スイッチの最大印加電圧を下げることがで
きるため、サージ電圧を抑制でき、スナバ回路の損失を
抑制することが可能となる。さらに、各逆導通スイッチ
の電圧利用率（使用電圧・逆導通スイッチ耐圧）を上げ
ることができ、インバータの最大変換電圧をあげること
ができる。
も、各逆導通スイッチの最大印加電圧を下げることがで
きるため、サージ電圧を抑制でき、スナバ回路の損失を
抑制することが可能となる。さらに、各逆導通スイッチ
の電圧利用率（使用電圧・逆導通スイッチ耐圧）を上げ
ることができ、インバータの最大変換電圧をあげること
ができる。
【００２３】本発明の第２実施例について図２を用いて
説明する。第２実施例は、第１実施例を６レベルインバ
ータに適用したものである。回路動作は、第１実施例と
同様である。本実施例のように６レベルにした場合に
も、スナバ回路の損失を抑制し、さらにインバータの最
大変換電圧をあげることが可能となる。
説明する。第２実施例は、第１実施例を６レベルインバ
ータに適用したものである。回路動作は、第１実施例と
同様である。本実施例のように６レベルにした場合に
も、スナバ回路の損失を抑制し、さらにインバータの最
大変換電圧をあげることが可能となる。
【００２４】本発明の第３実施例について図３を用いて
説明する。第３実施例は、第１実施例の４レベルインバ
ータを３相変換器に適用したものである。図３の（Ａ）
〜（Ｆ）および（ａ）〜（ｆ）は同一記号間で接続され
ているものとする。
説明する。第３実施例は、第１実施例の４レベルインバ
ータを３相変換器に適用したものである。図３の（Ａ）
〜（Ｆ）および（ａ）〜（ｆ）は同一記号間で接続され
ているものとする。
【００２５】回路動作は、第１実施例と同様であるが、
クランプスナバ抵抗９Ａが、Ｕ、Ｖ、Ｗの各相のクラン
プスナバコンデンサ１０ＡＵ、１０ＡＶ、１０ＡＷを放
電することになる。同様に、クランプスナバ抵抗９Ｂ〜
９ＦもＵ、Ｖ、Ｗの各相に対応するクランプスナバコン
デンサを放電する。
クランプスナバ抵抗９Ａが、Ｕ、Ｖ、Ｗの各相のクラン
プスナバコンデンサ１０ＡＵ、１０ＡＶ、１０ＡＷを放
電することになる。同様に、クランプスナバ抵抗９Ｂ〜
９ＦもＵ、Ｖ、Ｗの各相に対応するクランプスナバコン
デンサを放電する。
【００２６】このように、複数の相のスナバ抵抗を一つ
にまとめることにより、スナバ抵抗の数を減らすことが
でき、回路の簡略化を図ることができる。本実施例で
は、３相について示したが、２相、または４相以上に適
用することもできる。
にまとめることにより、スナバ抵抗の数を減らすことが
でき、回路の簡略化を図ることができる。本実施例で
は、３相について示したが、２相、または４相以上に適
用することもできる。
【００２７】本発明の第４実施例について図４を用いて
説明する。第４実施例は、第１実施例の４レベルインバ
ータに充放電スナバ回路を付加したものである。正側逆
導通スイッチ３Ａに対する充放電スナバ回路は、充放電
スナバコンデンサ６Ａ、充放電スナバダイオード７Ａ、
充放電スナバ抵抗８Ａから構成される。他の逆導通スイ
ッチ３Ｂ、３Ｃ及び４Ａ〜４Ｃも同様である。
説明する。第４実施例は、第１実施例の４レベルインバ
ータに充放電スナバ回路を付加したものである。正側逆
導通スイッチ３Ａに対する充放電スナバ回路は、充放電
スナバコンデンサ６Ａ、充放電スナバダイオード７Ａ、
充放電スナバ抵抗８Ａから構成される。他の逆導通スイ
ッチ３Ｂ、３Ｃ及び４Ａ〜４Ｃも同様である。
【００２８】正側逆導通スイッチ３Ａをターンオフする
と、正側逆導通スイッチ３Ａの端子間電圧は充放電スナ
バコンデンサ６Ａ、充放電スナバダイオード７Ａの作用
により０Ｖから上昇する。正側逆導通スイッチ３Ａの端
子間電圧は、クランプスナバコンデンサ１０Ａの端子間
電圧を超えると、クランプスナバダイオード１２Ａが導
通状態になり、正側逆導通スイッチ３Ａの端子間電圧が
クランプスナバコンデンサ１０Ａの端子間電圧によりク
ランプされる。クランプスナバコンデンサ１０Ａの端子
間の電圧変化は、クランプスナバコンデンサ１０Ａの容
量を大きくすることにより、小さくすることができるの
で、正側逆導通スイッチ３Ａの最大端子間電圧を、ＶA
−ＶB 、つまりＶDCにすることができる。
と、正側逆導通スイッチ３Ａの端子間電圧は充放電スナ
バコンデンサ６Ａ、充放電スナバダイオード７Ａの作用
により０Ｖから上昇する。正側逆導通スイッチ３Ａの端
子間電圧は、クランプスナバコンデンサ１０Ａの端子間
電圧を超えると、クランプスナバダイオード１２Ａが導
通状態になり、正側逆導通スイッチ３Ａの端子間電圧が
クランプスナバコンデンサ１０Ａの端子間電圧によりク
ランプされる。クランプスナバコンデンサ１０Ａの端子
間の電圧変化は、クランプスナバコンデンサ１０Ａの容
量を大きくすることにより、小さくすることができるの
で、正側逆導通スイッチ３Ａの最大端子間電圧を、ＶA
−ＶB 、つまりＶDCにすることができる。
【００２９】各逆導通スイッチ３Ｂ、３Ｃ及び４Ａ〜４
Ｃについても上記同様である。このように、充放電スナ
バ回路を、クランプスナバ回路と併用することより、タ
ーンオフ時の各逆導通スイッチの端子間電圧を０Ｖから
上昇させることが出来る。さらに、クランプスナバコン
デンサ１０Ａ〜１０Ｆにより、各逆導通スイッチの最大
端子間電圧を抑えているので、従来の充放電スナバ回路
にみられた、交流出力端子２に近い逆導通スイッチの端
子間電圧が高くなる欠点を防止することができる。
Ｃについても上記同様である。このように、充放電スナ
バ回路を、クランプスナバ回路と併用することより、タ
ーンオフ時の各逆導通スイッチの端子間電圧を０Ｖから
上昇させることが出来る。さらに、クランプスナバコン
デンサ１０Ａ〜１０Ｆにより、各逆導通スイッチの最大
端子間電圧を抑えているので、従来の充放電スナバ回路
にみられた、交流出力端子２に近い逆導通スイッチの端
子間電圧が高くなる欠点を防止することができる。
【００３０】本発明の第５実施例について図５を用いて
説明する。第５実施例は、第１実施例の４レベルインバ
ータにおいて、ダイオード１３Ａ、１３Ｆを除いた構成
である。本実施例におけるクランプスナバコンデンサ１
０Ａ、１０Ｆの放電は、ダイオードを介さずに、クラン
プスナバ抵抗９Ａ、９Ｆにより行われる。その結果、よ
り少ないダイオードで、スナバ損失の抑制が図れる４レ
ベル以上のマルチレベルインバータを提供することがで
きる。なお、他のクランプスナバ抵抗９Ｂ〜９Ｅは、第
１実施例と同様にダイオード１３Ｂ〜１３Ｅを介してク
ランプスナバコンデンサ１０Ｂ〜１０Ｆを放電する。ま
た、第４実施例においても、本実施例を適用することも
可能である。
説明する。第５実施例は、第１実施例の４レベルインバ
ータにおいて、ダイオード１３Ａ、１３Ｆを除いた構成
である。本実施例におけるクランプスナバコンデンサ１
０Ａ、１０Ｆの放電は、ダイオードを介さずに、クラン
プスナバ抵抗９Ａ、９Ｆにより行われる。その結果、よ
り少ないダイオードで、スナバ損失の抑制が図れる４レ
ベル以上のマルチレベルインバータを提供することがで
きる。なお、他のクランプスナバ抵抗９Ｂ〜９Ｅは、第
１実施例と同様にダイオード１３Ｂ〜１３Ｅを介してク
ランプスナバコンデンサ１０Ｂ〜１０Ｆを放電する。ま
た、第４実施例においても、本実施例を適用することも
可能である。
【００３１】本発明の第６実施例について図６を用いて
説明する。第６実施例は、第５実施例の４レベルインバ
ータを３相変換器に適用したものである。図６の（Ａ）
〜（Ｆ）および（ａ）〜（ｆ）は同一記号間で接続され
ている。
説明する。第６実施例は、第５実施例の４レベルインバ
ータを３相変換器に適用したものである。図６の（Ａ）
〜（Ｆ）および（ａ）〜（ｆ）は同一記号間で接続され
ている。
【００３２】回路動作は、第３実施例と同様である。ク
ランプスナバ抵抗９Ａ〜９Ｆが、Ｕ、Ｖ、Ｗの各相のク
ランプスナバコンデンサを放電する。ただし、第５実施
例で示したように、クランプスナバコンデンサ１０ＡＵ
〜１０ＡＷ及び１０ＦＵ〜１０ＦＷの放電は、ダイオー
ドを介さずに行われる。
ランプスナバ抵抗９Ａ〜９Ｆが、Ｕ、Ｖ、Ｗの各相のク
ランプスナバコンデンサを放電する。ただし、第５実施
例で示したように、クランプスナバコンデンサ１０ＡＵ
〜１０ＡＷ及び１０ＦＵ〜１０ＦＷの放電は、ダイオー
ドを介さずに行われる。
【００３３】このように、複数の相のスナバ抵抗を一つ
にまとめることにより、スナバ抵抗の数を減らすことが
でき、回路の簡略化を図ることができ、さらに、より少
ないダイオードでスナバ損失の低減を図ることが可能と
なる。なお、本実施例では、３相について示したが、２
相、または４相以上に適用することも可能である。
にまとめることにより、スナバ抵抗の数を減らすことが
でき、回路の簡略化を図ることができ、さらに、より少
ないダイオードでスナバ損失の低減を図ることが可能と
なる。なお、本実施例では、３相について示したが、２
相、または４相以上に適用することも可能である。
【００３４】本発明の第７実施例について図７を用いて
説明する。浮遊インダクタンス５Ｂ、クランプダイオー
ド１１Ａ、正側逆導通スイッチ３Ｂを介して電流が流れ
ている状態で、正側逆導通スイッチ３Ａをターンオンす
ると、浮遊インダクタンス５Ａ、正側逆導通スイッチ３
Ａ、クランプダイオード１１Ａ、浮遊インダクタンス５
Ｂの経路で，電流が流れる。一般にダイオードは逆電流
が流れてから、遮断状態になるまで数μｓの遅れがある
ため、浮遊インダクタンス５Ｂの電流が逆向き（浮遊イ
ンダクタンス５Ｂより直流入力端子１Ｂに電流が流れる
状態）になった後に、ダイオードが遮断状態になる。浮
遊インダクタンス５Ｂの残留エネルギーにより、クラン
プダイオード１１Ａの端子間電圧が上昇する。この端子
間電圧が、クランプスナバコンデンサ１０Ａの端子間電
圧を超えると、クランプスナバダイオード１２Ａに順方
向の電圧が加わり、導通状態になる。その結果、浮遊イ
ンダクタンス５Ｂのエネルギーがスナバコンデンサ１０
Ａに吸収され，クランプダイオード１１Ａの最大端子間
電圧がクランプスナバコンデンサ１０Ａの端子電圧でク
ランプされる。このとき，クランプスナバコンデンサ１
０Ａの端子間電圧は上昇するが、クランプスナバ抵抗９
Ａにより、クランプスナバコンデンサ１０Ａの端子間電
圧がＶDCまで放電する。クランプスナバコンデンサ１０
Ａの容量を充分大きくすると、クランプスナバコンデン
サ１０Ａの端子間電圧変化を小さくすることが出来、ク
ランプダイオード１１Ａの最大端子間電圧を、ＶDCにす
ることができる。
説明する。浮遊インダクタンス５Ｂ、クランプダイオー
ド１１Ａ、正側逆導通スイッチ３Ｂを介して電流が流れ
ている状態で、正側逆導通スイッチ３Ａをターンオンす
ると、浮遊インダクタンス５Ａ、正側逆導通スイッチ３
Ａ、クランプダイオード１１Ａ、浮遊インダクタンス５
Ｂの経路で，電流が流れる。一般にダイオードは逆電流
が流れてから、遮断状態になるまで数μｓの遅れがある
ため、浮遊インダクタンス５Ｂの電流が逆向き（浮遊イ
ンダクタンス５Ｂより直流入力端子１Ｂに電流が流れる
状態）になった後に、ダイオードが遮断状態になる。浮
遊インダクタンス５Ｂの残留エネルギーにより、クラン
プダイオード１１Ａの端子間電圧が上昇する。この端子
間電圧が、クランプスナバコンデンサ１０Ａの端子間電
圧を超えると、クランプスナバダイオード１２Ａに順方
向の電圧が加わり、導通状態になる。その結果、浮遊イ
ンダクタンス５Ｂのエネルギーがスナバコンデンサ１０
Ａに吸収され，クランプダイオード１１Ａの最大端子間
電圧がクランプスナバコンデンサ１０Ａの端子電圧でク
ランプされる。このとき，クランプスナバコンデンサ１
０Ａの端子間電圧は上昇するが、クランプスナバ抵抗９
Ａにより、クランプスナバコンデンサ１０Ａの端子間電
圧がＶDCまで放電する。クランプスナバコンデンサ１０
Ａの容量を充分大きくすると、クランプスナバコンデン
サ１０Ａの端子間電圧変化を小さくすることが出来、ク
ランプダイオード１１Ａの最大端子間電圧を、ＶDCにす
ることができる。
【００３５】同様に、クランプスナバコンデンサ１０Ｂ
〜１０Ｄの端子電圧は、それぞれ、２×ＶDC，２×ＶD
C，ＶDCになるように充放電する。このように、４レベ
ルインバータにおいても、クランプダイオードの最大端
子間電圧を、クランプスナバコンデンサにより下げるこ
とができる。さらに，耐圧の低いクランプダイオードの
使用が可能となり、インバータの最大変換電圧を上げる
ことができる。
〜１０Ｄの端子電圧は、それぞれ、２×ＶDC，２×ＶD
C，ＶDCになるように充放電する。このように、４レベ
ルインバータにおいても、クランプダイオードの最大端
子間電圧を、クランプスナバコンデンサにより下げるこ
とができる。さらに，耐圧の低いクランプダイオードの
使用が可能となり、インバータの最大変換電圧を上げる
ことができる。
【００３６】なお、本実施例を、第３実施例のように、
２相以上の変換器に適用することも可能である。また、
第４実施例のように、各逆導通スイッチに並列に充放電
スナバ回路を付加することも可能である。
２相以上の変換器に適用することも可能である。また、
第４実施例のように、各逆導通スイッチに並列に充放電
スナバ回路を付加することも可能である。
【００３７】本発明の第８実施例について図８を用いて
説明する。第８実施例は、第７実施例を６レベルインバ
ータに適用した例である。回路動作は、第７実施例と同
様である。クランプダイオード１１Ａ〜１１Ｆの最大端
子間電圧が、それぞれクランプスナバコンデンサ１０Ａ
〜１０Ｆでクランプされ、クランプスナバコンデンサ１
０Ａ〜１０Ｆの端子間電圧は、それぞれクランプスナバ
抵抗９Ａ〜９Ｆにより、ＶDC，４×ＶDC，２×ＶDC，３
×ＶDC，３×ＶDC，２×ＶDC，４×ＶDC，ＶDCにそれぞ
れなるように，充放電する。
説明する。第８実施例は、第７実施例を６レベルインバ
ータに適用した例である。回路動作は、第７実施例と同
様である。クランプダイオード１１Ａ〜１１Ｆの最大端
子間電圧が、それぞれクランプスナバコンデンサ１０Ａ
〜１０Ｆでクランプされ、クランプスナバコンデンサ１
０Ａ〜１０Ｆの端子間電圧は、それぞれクランプスナバ
抵抗９Ａ〜９Ｆにより、ＶDC，４×ＶDC，２×ＶDC，３
×ＶDC，３×ＶDC，２×ＶDC，４×ＶDC，ＶDCにそれぞ
れなるように，充放電する。
【００３８】本発明の第９実施例について図９を用いて
説明する。第９実施例は、クランプスナバコンデンサ１
０Ａ、１０Ｃに対してクランプスナバ抵抗９Ｉ、クラン
プスナバコンデンサ１０Ｂ、１０Ｄに対してクランプス
ナバ抵抗９Ｊと、クランプスナバ抵抗を共有化したもの
である。
説明する。第９実施例は、クランプスナバコンデンサ１
０Ａ、１０Ｃに対してクランプスナバ抵抗９Ｉ、クラン
プスナバコンデンサ１０Ｂ、１０Ｄに対してクランプス
ナバ抵抗９Ｊと、クランプスナバ抵抗を共有化したもの
である。
【００３９】このように、クランプスナバ抵抗を減ら
し、回路の簡略化が図れ、より少ないクランプスナバ抵
抗で、スナバ損失の抑制が図れる４レベル以上のマルチ
レベルインバータを提供することができる。
し、回路の簡略化が図れ、より少ないクランプスナバ抵
抗で、スナバ損失の抑制が図れる４レベル以上のマルチ
レベルインバータを提供することができる。
【００４０】本発明の第１０実施例について図１０を用
いて説明する。第１０実施例は、第９実施例を３相イン
バータに適用したものである。３相のスナバ抵抗を、共
有化することにより、スナバ抵抗の数を減らすことがで
き、回路の簡略化が図れる。なお、本実施例では、３相
について示したが、２相または４相以上でも同様に適用
することが可能である。
いて説明する。第１０実施例は、第９実施例を３相イン
バータに適用したものである。３相のスナバ抵抗を、共
有化することにより、スナバ抵抗の数を減らすことがで
き、回路の簡略化が図れる。なお、本実施例では、３相
について示したが、２相または４相以上でも同様に適用
することが可能である。
【００４１】
【発明の効果】以上述べたように本発明によれば、スナ
バ損失の抑制に優れ、クランプスナバ回路を用いた４レ
ベル出力以上のマルチレベルインバータを提供すること
ができる。
バ損失の抑制に優れ、クランプスナバ回路を用いた４レ
ベル出力以上のマルチレベルインバータを提供すること
ができる。
【図１】本発明に係る第１実施例における４レベルイン
バータを示す構成概要図。
バータを示す構成概要図。
【図２】本発明に係る第２実施例における６レベルイン
バータを示す構成概要図。
バータを示す構成概要図。
【図３】本発明に係る第３実施例における４レベルイン
バータを示す構成概要図。
バータを示す構成概要図。
【図４】本発明に係る第４実施例における４レベルイン
バータを示す構成概要図。
バータを示す構成概要図。
【図５】本発明に係る第５実施例における４レベルイン
バータを示す構成概要図。
バータを示す構成概要図。
【図６】本発明に係る第６実施例における４レベルイン
バータを示す構成概要図。
バータを示す構成概要図。
【図７】本発明に係る第７実施例における４レベルイン
バータを示す構成概要図。
バータを示す構成概要図。
【図８】本発明に係る第８実施例における６レベルイン
バータを示す構成概要図。
バータを示す構成概要図。
【図９】本発明に係る第９実施例における４レベルイン
バータを示す構成概要図。
バータを示す構成概要図。
【図１０】本発明に係る第１０実施例における４レベル
インバータを示す構成概要図。
インバータを示す構成概要図。
【図１１】従来の充放電スナバ回路を有する３レベルイ
ンバータを示す構成概要図。
ンバータを示す構成概要図。
【図１２】従来のクランプスナバ回路を有する第１の３
レベルインバータを示す構成概要図。
レベルインバータを示す構成概要図。
【図１３】従来のクランプスナバ回路を有する第２の３
レベルインバータを示す構成概要図。
レベルインバータを示す構成概要図。
１ 直流入力端子 ２ 交流出力端子 ３ 正側逆導通スイッチ ４ 負側逆導通スイッチ ５ 配線の浮遊インダクタンス ６ 充放電スナバコンデンサ ７ 充放電スナバダイオード ８ 充放電スナバ抵抗 ９ クランプスナバ抵抗 １０ クランプスナバコンデンサ １１ クランプダイオード １２ クランプスナバダイオード １３ ダイオード
Claims (9)
- 【請求項１】交流出力端子と、 電位の異なる少なくとも４つの直流入力端子と、 前記交流出力端子と前記直流入力端子との間に接続さ
れ、複数のスイッチング素子から成るアームとを少なく
とも有するマルチレベルインバータにおいて、 最大及び最小の電位の直流入力端子以外の直流入力端子
と前記アームとの間に接続されたクランプダイオード
と、 前記アームのスイッチング素子に並列接続され、スナバ
コンデンサ及びスナバダイオードとを有する第１のスナ
バ回路と、 前記第１のスナバ回路と前記直流入力端子との間に接続
され、少なくとも抵抗を有する放電回路とを具備するこ
とを特徴とするマルチレベルインバータ。 - 【請求項２】前記アームのスイッチング素子に並列接続
され、スナバコンデンサ及びスナバダイオード及びスナ
バ抵抗とを有する第２のスナバ回路を具備することを特
徴とする請求項１記載のマルチレベルインバータ。 - 【請求項３】前記放電回路にダイオードを具備したこと
を特徴とする請求項１または請求項２記載のマルチレベ
ルインバータ。 - 【請求項４】請求項１記載のマルチレベルインバータに
おいて、 前記交流出力端子と前記アームと前記クランプダイオー
ドと前記第１のスナバ回路とから構成されるスタックを
複数設けたことを特徴とするマルチレベルインバータ。 - 【請求項５】請求項２記載のマルチレベルインバータに
おいて、 前記交流出力端子と前記アームと前記クランプダイオー
ドと前記第１のスナバ回路と前記第２のスナバ回路とか
ら構成されるスタックを複数設けたことを特徴とするマ
ルチレベルインバータ。 - 【請求項６】交流出力端子と、 電位の異なる少なくとも４つの直流入力端子と、 前記交流出力端子と前記直流入力端子との間に接続さ
れ、複数のスイッチング素子から成るアームとを少なく
とも有するマルチレベルインバータにおいて、 最大及び最小の電位の直流入力端子以外の直流入力端子
と前記アームとの間に接続されたクランプダイオード
と、 前記クランプダイオードに並列接続され、スナバコンデ
ンサ及びスナバダイオードとを有する第１のスナバ回路
と、 前記第１のスナバ回路と前記最大及び最小の直流入力端
子との間に接続され、少なくとも抵抗を有する放電回路
とを具備することを特徴とするマルチレベルインバー
タ。 - 【請求項７】前記アームのスイッチング素子に並列接続
され、スナバコンデンサ及びスナバダイオード及びスナ
バ抵抗とを有する第２のスナバ回路を具備することを特
徴とする請求項６記載のマルチレベルインバータ。 - 【請求項８】請求項６記載のマルチレベルインバータに
おいて、 前記交流出力端子と前記アームと前記クランプダイオー
ドと前記第１のスナバ回路とから構成されるスタックを
複数設けたことを特徴とするマルチレベルインバータ。 - 【請求項９】請求項７記載のマルチレベルインバータに
おいて、 前記交流出力端子と前記アームと前記クランプダイオー
ドと前記第１のスナバ回路と前記第２のスナバ回路とか
ら構成されるスタックを複数設けたことを特徴とするマ
ルチレベルインバータ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13979896A JP3262495B2 (ja) | 1996-06-03 | 1996-06-03 | マルチレベルインバータ |
| US08/841,388 US5841645A (en) | 1996-06-03 | 1997-04-30 | Multi-level inverter with low loss snubbing circuits |
| EP97303723A EP0812055B1 (en) | 1996-06-03 | 1997-06-02 | Multi-Level Inverter |
| DE69736575T DE69736575T2 (de) | 1996-06-03 | 1997-06-02 | Multipegel-Wechselrichter |
| CN97112964A CN1060601C (zh) | 1996-06-03 | 1997-06-03 | 多级逆变器 |
| KR1019970022788A KR100264750B1 (ko) | 1996-06-03 | 1997-06-03 | 멀티레벨 인버터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13979896A JP3262495B2 (ja) | 1996-06-03 | 1996-06-03 | マルチレベルインバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09322547A true JPH09322547A (ja) | 1997-12-12 |
| JP3262495B2 JP3262495B2 (ja) | 2002-03-04 |
Family
ID=15253685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13979896A Expired - Fee Related JP3262495B2 (ja) | 1996-06-03 | 1996-06-03 | マルチレベルインバータ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5841645A (ja) |
| EP (1) | EP0812055B1 (ja) |
| JP (1) | JP3262495B2 (ja) |
| KR (1) | KR100264750B1 (ja) |
| CN (1) | CN1060601C (ja) |
| DE (1) | DE69736575T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100332580B1 (ko) * | 2000-07-10 | 2002-04-15 | 차 동 해 | 짝수 레벨 인버터 |
| JP2006271042A (ja) * | 2005-03-23 | 2006-10-05 | Fuji Electric Holdings Co Ltd | マルチレベルインバータ |
| JP2013518544A (ja) * | 2010-02-05 | 2013-05-20 | 深▲セン▼市科▲陸変頻▼器有限公司 | パワースイッチング素子直列電圧制限回路 |
| CN106803504A (zh) * | 2015-11-25 | 2017-06-06 | 富士电机株式会社 | 半导体装置 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6031738A (en) * | 1998-06-16 | 2000-02-29 | Wisconsin Alumni Research Foundation | DC bus voltage balancing and control in multilevel inverters |
| US5982646A (en) * | 1998-06-30 | 1999-11-09 | General Electric Company | Voltage clamp snubbers for three level converter |
| JP3505122B2 (ja) * | 2000-03-14 | 2004-03-08 | 株式会社日立製作所 | 電源装置 |
| KR101137576B1 (ko) * | 2002-07-31 | 2012-04-19 | 에스엠씨 일렉트리칼 프로덕츠, 인크 | 중간 내지 고 전압의 3레벨 이상의 ａｃ 구동 인버터 브리지를 구동하는 저 전압 2레벨 6펄스 인덕션 모터 제어기 |
| KR100468601B1 (ko) * | 2002-08-31 | 2005-01-29 | 씨앤에이텍 주식회사 | 두줄권선모터를 위한 브레이크회로가 결합된 인버터의스너버와그 두줄권선 모터 내부에 장착되는 서지억제회로 |
| EP1450475A1 (de) * | 2003-02-19 | 2004-08-25 | ABB Schweiz AG | Schwingungsarme Umrichterschaltung |
| US6954366B2 (en) * | 2003-11-25 | 2005-10-11 | Electric Power Research Institute | Multifunction hybrid intelligent universal transformer |
| US7050311B2 (en) * | 2003-11-25 | 2006-05-23 | Electric Power Research Institute, Inc. | Multilevel converter based intelligent universal transformer |
| US20070223258A1 (en) * | 2003-11-25 | 2007-09-27 | Jih-Sheng Lai | Multilevel converters for intelligent high-voltage transformers |
| US20070230226A1 (en) * | 2003-11-25 | 2007-10-04 | Jih-Sheng Lai | Multilevel intelligent universal auto-transformer |
| US7219673B2 (en) * | 2004-08-25 | 2007-05-22 | Curtiss-Wright Electro-Mechanical Corporation | Transformerless multi-level power converter |
| CN100574090C (zh) * | 2005-12-26 | 2009-12-23 | 日产自动车株式会社 | 电功率转换设备 |
| JP5157356B2 (ja) * | 2006-11-17 | 2013-03-06 | 日産自動車株式会社 | 電力変換装置およびその制御方法 |
| US8279640B2 (en) | 2008-09-24 | 2012-10-02 | Teco-Westinghouse Motor Company | Modular multi-pulse transformer rectifier for use in symmetric multi-level power converter |
| US7940537B2 (en) * | 2008-12-31 | 2011-05-10 | Teco-Westinghouse Motor Company | Partial regeneration in a multi-level power inverter |
| US8223515B2 (en) * | 2009-02-26 | 2012-07-17 | TECO—Westinghouse Motor Company | Pre-charging an inverter using an auxiliary winding |
| EP2656496B1 (en) | 2010-12-22 | 2019-09-11 | GE Energy Power Conversion Technology Limited | Mechanical arrangement of a multilevel power converter circuit |
| US9312705B2 (en) | 2010-12-22 | 2016-04-12 | Ge Energy Power Conversion Technology Limited | Capacitor balancing circuit and control method for an electronic device such as a multilevel power inverter |
| CN102832796A (zh) * | 2011-06-15 | 2012-12-19 | 力博特公司 | 缓冲电路和具有该缓冲电路的逆变器 |
| US9444320B1 (en) | 2012-04-16 | 2016-09-13 | Performance Controls, Inc. | Power controller having active voltage balancing of a power supply |
| CN102969924B (zh) * | 2012-11-07 | 2015-07-22 | 燕山大学 | 一种新型电压型多电平逆变器 |
| CN103944370B (zh) * | 2014-03-13 | 2018-02-06 | 广东美的制冷设备有限公司 | 断电保护装置、智能功率模块和变频家电 |
| US9768607B2 (en) * | 2015-05-11 | 2017-09-19 | Infineon Technologies Ag | System and method for a multi-phase snubber circuit |
| DE112018007125T5 (de) * | 2018-02-20 | 2020-11-05 | Mitsubishi Electric Corporation | Leistungshalbleitermodul und leistungswandler mit demselben |
| US10950688B2 (en) | 2019-02-21 | 2021-03-16 | Kemet Electronics Corporation | Packages for power modules with integrated passives |
| US11037871B2 (en) * | 2019-02-21 | 2021-06-15 | Kemet Electronics Corporation | Gate drive interposer with integrated passives for wide band gap semiconductor devices |
| JP6648850B1 (ja) * | 2019-03-13 | 2020-02-14 | 富士電機株式会社 | スナバモジュール、スナバ装置および電力変換装置 |
| TWI795855B (zh) * | 2019-08-05 | 2023-03-11 | 美商凱門特電子股份有限公司 | 用於寬帶隙半導體裝置的具有積體被動組件的柵極驅動中介器 |
| CN112542947B (zh) * | 2019-09-20 | 2023-05-09 | 南京南瑞继保电气有限公司 | 变换电路、前置电路、子模块、直流变换器及控制方法 |
| CN111917320B (zh) * | 2020-07-03 | 2021-12-21 | 浙江大学 | 一种开关串联的桥式电路及谐振电路和逆变电路 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3100851A (en) * | 1959-11-03 | 1963-08-13 | Ling Temco Vought Inc | High power synthetic waveform generator |
| US3832643A (en) * | 1972-09-21 | 1974-08-27 | Raytheon Co | Minimal dissipation power controller |
| US3867643A (en) * | 1974-01-14 | 1975-02-18 | Massachusetts Inst Technology | Electric power converter |
| US4203151A (en) * | 1978-09-21 | 1980-05-13 | Exxon Research & Engineering Co. | High-voltage converter circuit |
| US4344123A (en) * | 1981-09-14 | 1982-08-10 | Canadian Patents & Development Limited | Multilevel PWM inverter |
| JPS58112476A (ja) * | 1981-12-25 | 1983-07-04 | Toyota Central Res & Dev Lab Inc | マルチレベルインバ−タ |
| US4737901A (en) * | 1984-02-24 | 1988-04-12 | Pacific Power Source Corp. | High efficiency power source for reactive loads |
| DE3415145A1 (de) * | 1984-04-21 | 1985-10-31 | Mitec Moderne Ind Gmbh | Wechselrichter |
| US4680690A (en) * | 1984-10-19 | 1987-07-14 | Dickerson Arthur F | Inverter for use with solar arrays |
| JP2566021B2 (ja) * | 1989-11-22 | 1996-12-25 | 三菱電機株式会社 | インバータ装置の運転方法 |
| JP3325030B2 (ja) * | 1991-06-06 | 2002-09-17 | 三菱電機株式会社 | ３レベルインバータ装置 |
| JPH07115728A (ja) * | 1992-08-28 | 1995-05-02 | Tai-Her Yang | 複数の独立直流電源による多段階複電圧出力回路 |
| JP3249295B2 (ja) * | 1994-06-17 | 2002-01-21 | 株式会社東芝 | ブリッジ回路及びインバータ装置 |
-
1996
- 1996-06-03 JP JP13979896A patent/JP3262495B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-30 US US08/841,388 patent/US5841645A/en not_active Expired - Fee Related
- 1997-06-02 DE DE69736575T patent/DE69736575T2/de not_active Expired - Fee Related
- 1997-06-02 EP EP97303723A patent/EP0812055B1/en not_active Expired - Lifetime
- 1997-06-03 CN CN97112964A patent/CN1060601C/zh not_active Expired - Fee Related
- 1997-06-03 KR KR1019970022788A patent/KR100264750B1/ko not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100332580B1 (ko) * | 2000-07-10 | 2002-04-15 | 차 동 해 | 짝수 레벨 인버터 |
| JP2006271042A (ja) * | 2005-03-23 | 2006-10-05 | Fuji Electric Holdings Co Ltd | マルチレベルインバータ |
| JP2013518544A (ja) * | 2010-02-05 | 2013-05-20 | 深▲セン▼市科▲陸変頻▼器有限公司 | パワースイッチング素子直列電圧制限回路 |
| CN106803504A (zh) * | 2015-11-25 | 2017-06-06 | 富士电机株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3262495B2 (ja) | 2002-03-04 |
| CN1173765A (zh) | 1998-02-18 |
| EP0812055B1 (en) | 2006-08-30 |
| EP0812055A3 (en) | 1999-05-06 |
| EP0812055A2 (en) | 1997-12-10 |
| DE69736575T2 (de) | 2007-09-13 |
| KR100264750B1 (ko) | 2000-09-01 |
| KR980006769A (ko) | 1998-03-30 |
| DE69736575D1 (de) | 2006-10-12 |
| US5841645A (en) | 1998-11-24 |
| CN1060601C (zh) | 2001-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09322547A (ja) | マルチレベルインバータ | |
| Nami et al. | Five level cross connected cell for cascaded converters | |
| CN102055364B (zh) | 三电平转换器的操作 | |
| JP4029709B2 (ja) | 電力変換装置 | |
| JP5049964B2 (ja) | 電力変換装置 | |
| AU2013227754B2 (en) | Indirect matrix converter | |
| JP2013146117A (ja) | マルチレベル電力変換回路 | |
| JPH05130780A (ja) | 電力変換器 | |
| JP2014135799A (ja) | 電力変換装置 | |
| JPH07312878A (ja) | ３レベルインバータのスナバ回路 | |
| JP3160792B2 (ja) | 電力変換装置 | |
| JPH10201247A (ja) | 補助共振転流回路を用いた電力変換装置 | |
| JP3249295B2 (ja) | ブリッジ回路及びインバータ装置 | |
| JP2001169563A (ja) | ３レベルインバータ | |
| JPH04334977A (ja) | 電力変換装置 | |
| JP3150521B2 (ja) | ブリッジ回路及びインバータ装置 | |
| JPH0731158A (ja) | 電力変換装置のスナバエネルギー回収回路 | |
| US12489375B2 (en) | Power conversion apparatus including upper and lower arm circuits and a flying capacitor | |
| Ranjith et al. | A novel 25-level asymmetrical multilevel inverter with reduced devices count | |
| JPH10210759A (ja) | ３レベルインバータ装置 | |
| JPH10136657A (ja) | インバータ回路 | |
| JPH05115178A (ja) | 電力変換装置 | |
| JP2019193459A (ja) | マルチレベルインバータ | |
| JP2807284B2 (ja) | スナバ回路 | |
| JP3383656B2 (ja) | 中性点クランプ式電力変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |