JPH09325159A - 交流測定装置 - Google Patents
交流測定装置Info
- Publication number
- JPH09325159A JPH09325159A JP14318796A JP14318796A JPH09325159A JP H09325159 A JPH09325159 A JP H09325159A JP 14318796 A JP14318796 A JP 14318796A JP 14318796 A JP14318796 A JP 14318796A JP H09325159 A JPH09325159 A JP H09325159A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- ref
- output
- circuit
- sigma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【課題】 高精度かつ高速に実効値を計測する交流測定
装置を、簡単な回路構成で低コストに提供する。 【解決手段】 アナログ被測定信号を全波整流して入力
電圧Ｖinを得る。シグマ・デルタコンバータ１０によ
り、入力電圧Ｖinの基準電圧Ｖrefに対する大きさをデ
ジタルストリームで表したモジュレーション信号ＭR＝
Ｖin／−Ｖrefを作成する。この信号ＭRで変調された電
圧ＶD＝Ｖin・ＭRをローパスフィルタ１２に通し、ゲイ
ン−ＧLPで、その直流成分ＶOUTを出力させる。この出
力ＶOUTを、上記シグマ・デルタコンバータ１０に基準
電圧Ｖrefとして入力するとともに、入力電圧Ｖinに−
ＧLP -2を乗じた値で表されるアナログ被測定信号の実効
値として取出す。
装置を、簡単な回路構成で低コストに提供する。 【解決手段】 アナログ被測定信号を全波整流して入力
電圧Ｖinを得る。シグマ・デルタコンバータ１０によ
り、入力電圧Ｖinの基準電圧Ｖrefに対する大きさをデ
ジタルストリームで表したモジュレーション信号ＭR＝
Ｖin／−Ｖrefを作成する。この信号ＭRで変調された電
圧ＶD＝Ｖin・ＭRをローパスフィルタ１２に通し、ゲイ
ン−ＧLPで、その直流成分ＶOUTを出力させる。この出
力ＶOUTを、上記シグマ・デルタコンバータ１０に基準
電圧Ｖrefとして入力するとともに、入力電圧Ｖinに−
ＧLP -2を乗じた値で表されるアナログ被測定信号の実効
値として取出す。
Description
【０００１】
【発明の属する技術分野】本発明は、電気計測器、Ａ／
Ｄ変換器、アナログコンピュータ等において、交流信号
の実効値を高速、高精度に測定できる交流測定装置を、
簡単な構成で低コストに提供することを目的とする。
Ｄ変換器、アナログコンピュータ等において、交流信号
の実効値を高速、高精度に測定できる交流測定装置を、
簡単な構成で低コストに提供することを目的とする。
【０００２】
【従来の技術】交流信号の実効値の測定方法として、次
のような方法が知られている。
のような方法が知られている。
【０００３】図２に示す回路は、所定周期で交流信号ｖ
のサンプリングを行い、Ａ／Ｄ変換器１でデジタル化し
た後、マイクロコンピュータ等のＣＰＵ２で、デジタル
的に実効値の演算を行なう。
のサンプリングを行い、Ａ／Ｄ変換器１でデジタル化し
た後、マイクロコンピュータ等のＣＰＵ２で、デジタル
的に実効値の演算を行なう。
【０００４】図３に示す回路（特開平２−７２９８２）
は、絶対値回路３を通した入力信号を、２乗値出力をす
る対数増幅器４に入力し、この出力をローパスフィルタ
５を通して平均化した後、平方根を出力する逆対数増幅
器６に通して実効値を計測している。
は、絶対値回路３を通した入力信号を、２乗値出力をす
る対数増幅器４に入力し、この出力をローパスフィルタ
５を通して平均化した後、平方根を出力する逆対数増幅
器６に通して実効値を計測している。
【０００５】
【発明が解決しようとする課題】上記図２のサンプリン
グを行なう方法は、デジタル演算を行うので、サンプリ
ング回路、Ａ／Ｄコンバータ１、ＣＰＵ２が必要で回路
構成が複雑になり、特に精度を上げるために高速で分解
能の高いＡ／Ｄコンバータ２を用いるため、コストが高
くなる問題がある。
グを行なう方法は、デジタル演算を行うので、サンプリ
ング回路、Ａ／Ｄコンバータ１、ＣＰＵ２が必要で回路
構成が複雑になり、特に精度を上げるために高速で分解
能の高いＡ／Ｄコンバータ２を用いるため、コストが高
くなる問題がある。
【０００６】また、図３のように対数増幅器４及び逆対
数増幅器６を用いる場合は、これらに必要な特性を与え
る対数特性回路及び逆対数回路等の回路構成が複雑にな
って装置が大型化し、高価になる。さらに、この回路は
対数増幅器４に理想特性を与えることが困難で、時定数
を大きくしたローパスフィルタ５を設ける必要があり、
高速応答が得られない。
数増幅器６を用いる場合は、これらに必要な特性を与え
る対数特性回路及び逆対数回路等の回路構成が複雑にな
って装置が大型化し、高価になる。さらに、この回路は
対数増幅器４に理想特性を与えることが困難で、時定数
を大きくしたローパスフィルタ５を設ける必要があり、
高速応答が得られない。
【０００７】そこで、本発明は、高精度且つ高速に実効
値を計測できる交流測定装置を、回路構成が簡単で低コ
ストに製作できる構成で提供することを目的とする。
値を計測できる交流測定装置を、回路構成が簡単で低コ
ストに製作できる構成で提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明が提供する交流測
定装置は、アナログ被測定信号を受け、それを全波整流
した電圧Ｖinを出力する全波整流回路と、上記電圧Ｖin
と負の基準電圧Ｖrefを受け、その和の積分値の正負に
応じて、オン又はオフを決定して、モジュレーション比
ＭRがＭR＝Ｖin／−Ｖrefのモジュレーション信号を生
成するシグマ・デルタコンバータと、上記モジュレーシ
ョン信号を受け、そのオン期間に上記電圧Ｖinを通過さ
せる変調回路と、上記変調回路をモジュレーション比Ｍ
Rで通過した電圧ＶD＝Ｖin・ＭRを受け、所定のゲイン
−ＧLPで、その直流成分ＶOUTを出力するローパスフィ
ルタとを具備し、上記ローパスフィルタの出力Ｖ
OUTを、上記シグマ・デルタコンバータに基準電圧Ｖref
として入力するとともに、上記電圧Ｖinに係数−ＧLP -2
を乗じた値で表されるアナログ被測定信号の実効値とし
て取出すことを特徴とする。
定装置は、アナログ被測定信号を受け、それを全波整流
した電圧Ｖinを出力する全波整流回路と、上記電圧Ｖin
と負の基準電圧Ｖrefを受け、その和の積分値の正負に
応じて、オン又はオフを決定して、モジュレーション比
ＭRがＭR＝Ｖin／−Ｖrefのモジュレーション信号を生
成するシグマ・デルタコンバータと、上記モジュレーシ
ョン信号を受け、そのオン期間に上記電圧Ｖinを通過さ
せる変調回路と、上記変調回路をモジュレーション比Ｍ
Rで通過した電圧ＶD＝Ｖin・ＭRを受け、所定のゲイン
−ＧLPで、その直流成分ＶOUTを出力するローパスフィ
ルタとを具備し、上記ローパスフィルタの出力Ｖ
OUTを、上記シグマ・デルタコンバータに基準電圧Ｖref
として入力するとともに、上記電圧Ｖinに係数−ＧLP -2
を乗じた値で表されるアナログ被測定信号の実効値とし
て取出すことを特徴とする。
【０００９】
【発明の実施の形態】本発明の実施の一態様を図１に示
して説明する。
して説明する。
【００１０】図１に示す交流測定装置７において、８は
測定する被測定アナログ信号である交流電圧を入力する
入力端子である。９は入力された交流電圧を全波整流し
た電圧Ｖinを出力する全波整流回路で、図示例は絶対値
増幅器を用いている。
測定する被測定アナログ信号である交流電圧を入力する
入力端子である。９は入力された交流電圧を全波整流し
た電圧Ｖinを出力する全波整流回路で、図示例は絶対値
増幅器を用いている。
【００１１】１０は上記電圧Ｖinを入力電圧として受け
るシグマ・デルタコンバータで、入力電圧Ｖinの基準電
圧Ｖrefに対する大きさをモジュレーション比ＭRで表し
たデジタルストリームを出力する。
るシグマ・デルタコンバータで、入力電圧Ｖinの基準電
圧Ｖrefに対する大きさをモジュレーション比ＭRで表し
たデジタルストリームを出力する。
【００１２】１１は上記デジタルストリームをモジュレ
ーション信号として用いて、上記電圧Ｖinに変調を加え
て出力する変調回路である。
ーション信号として用いて、上記電圧Ｖinに変調を加え
て出力する変調回路である。
【００１３】１２は上記変調回路１１の出力を反転増幅
するローパスフィルタで、その出力ＶOUTは、デルタ・
シグマコンバータ１０に基準電圧Ｖrefとして出力され
ると共に、被測定アナログ信号に対応する実効値信号と
して取り出される。
するローパスフィルタで、その出力ＶOUTは、デルタ・
シグマコンバータ１０に基準電圧Ｖrefとして出力され
ると共に、被測定アナログ信号に対応する実効値信号と
して取り出される。
【００１４】各部分について、さらに説明する。
【００１５】全波整流回路である図示例の絶対値増幅器
９は、直線検波回路９ａに加算回路９ｂを組み合わせた
ものである。
９は、直線検波回路９ａに加算回路９ｂを組み合わせた
ものである。
【００１６】図示例のシグマ・デルタコンバータ１０
は、積分器１３、コンパレータ１４、Ｄ型フリップフロ
ップ１５、及びスイッチング回路１６を組み合わせたも
ので、ある。積分器１３は、オペアンプ１７に２つの入
力抵抗Ｒ1，Ｒ2とコンデンサＣを組み合わせて構成され
た反転増幅器で、２つの入力抵抗Ｒ1，Ｒ2に入力された
電圧の加算値（Ｒ1＝Ｒ2とし加算比を等しくしてい
る。）を積分し、その積分値の反転値を出力する。コン
パレータ１４は、積分器１３の出力を０電位と比較し、
積分器出力が負のとき”Ｌ”レベル、正のとき”Ｈ”レ
ベルの出力をする。Ｄ型フリップフロップ１５は、Ｄ端
子に受けたコンパレータ出力を、クロックの立ち上がり
タイミングでラッチしてＱ端子から１ビットのデータス
トリームとして出力する。スイッチング回路１６は、Ｑ
端子出力が”Ｌ”のオン期間に、ローパスフィルタ１２
の出力ＶOUTを基準電圧Ｖrefとして、積分器１３の入力
抵抗Ｒ2に入力する。このシグマ・デルタコンバータ１
０は、積分器１３が電荷平衡を保つように、Ｑ端子出力
をフィードバックする閉ループ回路であり、この平衡状
態で、２つの入力抵抗Ｒ1，Ｒ2に、所定期間内に入力さ
れる電圧の平均値は等しくなる。したがって、Ｑ端子か
ら出力されるデータストリームのオン期間（積分器出力
の”Ｌ”に対応するＱ端子出力”Ｌ”の期間）の比率Ｍ
Rは、ＭR＝Ｖin／−Ｖrefとなる。
は、積分器１３、コンパレータ１４、Ｄ型フリップフロ
ップ１５、及びスイッチング回路１６を組み合わせたも
ので、ある。積分器１３は、オペアンプ１７に２つの入
力抵抗Ｒ1，Ｒ2とコンデンサＣを組み合わせて構成され
た反転増幅器で、２つの入力抵抗Ｒ1，Ｒ2に入力された
電圧の加算値（Ｒ1＝Ｒ2とし加算比を等しくしてい
る。）を積分し、その積分値の反転値を出力する。コン
パレータ１４は、積分器１３の出力を０電位と比較し、
積分器出力が負のとき”Ｌ”レベル、正のとき”Ｈ”レ
ベルの出力をする。Ｄ型フリップフロップ１５は、Ｄ端
子に受けたコンパレータ出力を、クロックの立ち上がり
タイミングでラッチしてＱ端子から１ビットのデータス
トリームとして出力する。スイッチング回路１６は、Ｑ
端子出力が”Ｌ”のオン期間に、ローパスフィルタ１２
の出力ＶOUTを基準電圧Ｖrefとして、積分器１３の入力
抵抗Ｒ2に入力する。このシグマ・デルタコンバータ１
０は、積分器１３が電荷平衡を保つように、Ｑ端子出力
をフィードバックする閉ループ回路であり、この平衡状
態で、２つの入力抵抗Ｒ1，Ｒ2に、所定期間内に入力さ
れる電圧の平均値は等しくなる。したがって、Ｑ端子か
ら出力されるデータストリームのオン期間（積分器出力
の”Ｌ”に対応するＱ端子出力”Ｌ”の期間）の比率Ｍ
Rは、ＭR＝Ｖin／−Ｖrefとなる。
【００１７】上記Ｄ型フリップフロップ１５におけるラ
ッチ間隔は、入力電圧Ｖinの変化よりも充分に速くする
必要があり、これに適合するように、上記クロック周波
数が選定される。
ッチ間隔は、入力電圧Ｖinの変化よりも充分に速くする
必要があり、これに適合するように、上記クロック周波
数が選定される。
【００１８】図示例のローパスフィルタ１２は、オペア
ンプを用いて構成されたアクティブフィルタで、被測定
アナログ電圧の基本波（例えば商用周波）を直流化でき
る時定数と、直流ゲイン−ＧLP（＝−Ｒ4／Ｒ3）を持
つ。
ンプを用いて構成されたアクティブフィルタで、被測定
アナログ電圧の基本波（例えば商用周波）を直流化でき
る時定数と、直流ゲイン−ＧLP（＝−Ｒ4／Ｒ3）を持
つ。
【００１９】上記交流測定装置７は、安定状態では、以
下のように直流的に扱うことができる。
下のように直流的に扱うことができる。
【００２０】シグマ・デルタコンバータ１０は、入力電
圧Ｖinと負の基準電圧Ｖrefに対して積分器１３が電荷
平衡を保つようにモジュレーション比ＭRを調整するの
で、 ＭR＝Ｖin／−Ｖrefとなる。……(1) ローパスフィルタの入力電圧ＶDは、入力電圧Ｖinにモ
ジュレーション比ＭRを乗じた値となり、ＶD＝Ｖin・Ｍ
Rとなる。……(2) ローパスフィルタの出力ＶOUTは、所定のゲイン−ＧLP
で入力電圧ＶDを反転増幅して出力するので、ＶOUT＝−
ＧLP・ＶDとなる。……(3) この出力電圧ＶOUTは、基準電圧Ｖrefとして使用される
ので、 Ｖref＝ＶOUTである。……(4) 初めに、安定状態におけるモジュレーション比ＭRとゲ
インＧLPの関係を導く。
圧Ｖinと負の基準電圧Ｖrefに対して積分器１３が電荷
平衡を保つようにモジュレーション比ＭRを調整するの
で、 ＭR＝Ｖin／−Ｖrefとなる。……(1) ローパスフィルタの入力電圧ＶDは、入力電圧Ｖinにモ
ジュレーション比ＭRを乗じた値となり、ＶD＝Ｖin・Ｍ
Rとなる。……(2) ローパスフィルタの出力ＶOUTは、所定のゲイン−ＧLP
で入力電圧ＶDを反転増幅して出力するので、ＶOUT＝−
ＧLP・ＶDとなる。……(3) この出力電圧ＶOUTは、基準電圧Ｖrefとして使用される
ので、 Ｖref＝ＶOUTである。……(4) 初めに、安定状態におけるモジュレーション比ＭRとゲ
インＧLPの関係を導く。
【００２１】(2) 式を(3) 式に代入すると、 ＶOUT＝−ＧLP・Ｖin・ＭR……(5) (4) 式より Ｖref＝−ＧLP・Ｖin・ＭR……(6) (1) 式に(5) 式を代入すると、 ＭR＝Ｖin／（ＧLP・Ｖin・ＭR） ＭRについて整理すると、ＭR＝（１／ＧLP）-2……(7)
となる。
となる。
【００２２】この(7) 式は、安定状態において、ローパ
スフィルタのゲインＧLPに対してモジュレーション比Ｍ
Rが一義的に決まることを示す。
スフィルタのゲインＧLPに対してモジュレーション比Ｍ
Rが一義的に決まることを示す。
【００２３】次に、ローパスフィルタの出力電圧ＶOUT
と入力電圧Ｖinとの関係を導く。
と入力電圧Ｖinとの関係を導く。
【００２４】(1) 式を(2) 式に代入すると、 ＶD＝Ｖin・Ｖin／−Ｖref＝Ｖin 2／−Ｖref……(8) (8) 式を(3) 式に代入すると、ＶOUT＝ＧLP・Ｖin 2／Ｖ
ref……(9) (4) 式より ＶOUT 2＝ＧLP・Ｖin 2……(10) (10) 式の平方根を求めると、 ＶOUT＝ＧLP -2・Ｖinとなる。……(11) (11) 式より、ローパスフィルタの出力ＶOUTは、入力電
圧Ｖinの実効値を、係数倍した値となり、ローパスフィ
ルタの出力ＶOUTを補正して取出すことにより、入力電
圧の実効値ｖ（ＲＭＳ）を得ることができる。
ref……(9) (4) 式より ＶOUT 2＝ＧLP・Ｖin 2……(10) (10) 式の平方根を求めると、 ＶOUT＝ＧLP -2・Ｖinとなる。……(11) (11) 式より、ローパスフィルタの出力ＶOUTは、入力電
圧Ｖinの実効値を、係数倍した値となり、ローパスフィ
ルタの出力ＶOUTを補正して取出すことにより、入力電
圧の実効値ｖ（ＲＭＳ）を得ることができる。
【００２５】上記係数ＧLP -2は、例えばＧLP＝２とする
と、ＧLP -2≒１.４１４（このとき、ＭR≒０.７０７）
となる。
と、ＧLP -2≒１.４１４（このとき、ＭR≒０.７０７）
となる。
【００２６】上記ゲインＧLPの大きさは、入力電圧Ｖin
に含まれる高調波によるピーク成分によって、シグマ・
デルタ変調器の積分器が飽和しないように、充分に大き
な負の基準電圧Ｖrefを供給するため、実効値の演算対
象とする高調波の最高次数に対応したものとする。
に含まれる高調波によるピーク成分によって、シグマ・
デルタ変調器の積分器が飽和しないように、充分に大き
な負の基準電圧Ｖrefを供給するため、実効値の演算対
象とする高調波の最高次数に対応したものとする。
【００２７】上記実施例では、交流電圧を測定する構成
となっていたが、所定の入力回路を用いることにより交
流電流の測定にも用いることができ、電力量の計測にも
利用できる。
となっていたが、所定の入力回路を用いることにより交
流電流の測定にも用いることができ、電力量の計測にも
利用できる。
【００２８】また、本発明を構成する全波整流回路９、
デルタ・シグマコンバータ１０、変調回路１１、及びロ
ーパスフィルタ１２の各回路は、同等の機能を有する回
路で置き換えることができる。例えば、デルタ・シグマ
コンバータ１０のコンパレータ１４をインバータに置き
換え、モジュレーション信号ＭRをＤフリップフロップ
１５の反転出力端子から取出すというような構成部分の
置き換え、及び回路全体の置き換えである。
デルタ・シグマコンバータ１０、変調回路１１、及びロ
ーパスフィルタ１２の各回路は、同等の機能を有する回
路で置き換えることができる。例えば、デルタ・シグマ
コンバータ１０のコンパレータ１４をインバータに置き
換え、モジュレーション信号ＭRをＤフリップフロップ
１５の反転出力端子から取出すというような構成部分の
置き換え、及び回路全体の置き換えである。
【００２９】
【発明の効果】本発明は、全波整流回路９、デルタ・シ
グマコンバータ１０、変調回路１１、及びローパスフィ
ルタ１２という簡単な回路構成で、精度高く高速に入力
電圧の実効値を測定でき、この種の測定を行なう場合の
装置の低コスト化が図れる。
グマコンバータ１０、変調回路１１、及びローパスフィ
ルタ１２という簡単な回路構成で、精度高く高速に入力
電圧の実効値を測定でき、この種の測定を行なう場合の
装置の低コスト化が図れる。
【図１】 本発明の交流測定装置の一実施例を示す回路
図
図
【図２】 ＣＰＵを用いてデジタル演算する従来の実効
値演算方式を示すブロック図
値演算方式を示すブロック図
【図３】 対数増幅器と逆対数増幅器を用いる従来の実
効値演算回路を示すブロック図
効値演算回路を示すブロック図
７ 交流測定装置 ９ 全波整流回路 １０ シグマデルタコンバータ １１ 変調回路 １２ ローパスフィルタ Ｖin 全波整流されたアナログ被測定信号 Ｖref 基準電圧 ＶOUT ローパスフィルタの出力電圧 ＶD 変調された入力電圧 ＭR モジュレーション比
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ギャリー ウォーカー アメリカ国 カリフォルニア 92083 ビ スタ パーク センター ドライブ 995 テックスメイト インコーポレーテッド 内
Claims (1)
- 【請求項１】 アナログ被測定信号を受け、それを全波
整流した電圧Ｖinを出力する全波整流回路と、 上記電圧Ｖinと負の基準電圧Ｖrefを受け、その和の積
分値の正負に応じて、オン又はオフを決定して、モジュ
レーション比ＭRがＭR＝Ｖin／−Ｖrefのモジュレーシ
ョン信号を生成するシグマ・デルタコンバータと、 上記モジュレーション信号を受け、そのオン期間に上記
電圧Ｖinを通過させる変調回路と、 上記変調回路をモジュレーション比ＭRで通過した電圧
ＶD＝Ｖin・ＭRを受け、所定のゲイン−ＧLPで、その直
流成分ＶOUTを出力するローパスフィルタとを具備し、 上記ローパスフィルタの出力ＶOUTを、上記シグマ・デ
ルタコンバータに基準電圧Ｖrefとして入力するととも
に、上記電圧Ｖinに係数−ＧLP -2を乗じた値で表される
アナログ被測定信号の実効値として取出すことを特徴と
する交流測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14318796A JP3248845B2 (ja) | 1996-06-05 | 1996-06-05 | 交流測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14318796A JP3248845B2 (ja) | 1996-06-05 | 1996-06-05 | 交流測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09325159A true JPH09325159A (ja) | 1997-12-16 |
| JP3248845B2 JP3248845B2 (ja) | 2002-01-21 |
Family
ID=15332907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14318796A Expired - Fee Related JP3248845B2 (ja) | 1996-06-05 | 1996-06-05 | 交流測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3248845B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118795205A (zh) * | 2024-09-14 | 2024-10-18 | 吉林大学 | 一种分立式模拟测量交流电压有效值的系统 |
-
1996
- 1996-06-05 JP JP14318796A patent/JP3248845B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118795205A (zh) * | 2024-09-14 | 2024-10-18 | 吉林大学 | 一种分立式模拟测量交流电压有效值的系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3248845B2 (ja) | 2002-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7545302B1 (en) | Sigma-delta difference-of-squares RMS-to-DC converter with forward path multiplier | |
| US7545303B1 (en) | Sigma-delta difference-of-squares RMS-to-DC converter with forward and feedback paths signal squaring | |
| US8665128B2 (en) | Sigma-delta difference-of-squares log-RMS to DC converter with forward path multiplier and chopper stabilization | |
| EP0381764B1 (en) | Analog operation circuit | |
| JPH0816622B2 (ja) | 磁気誘導型流量計 | |
| US8665126B2 (en) | ΣΔ difference-of-squares LOG-RMS to DC converter with forward and feedback paths signal squaring | |
| US6392402B1 (en) | High crest factor rms measurement method | |
| US6359576B1 (en) | Apparatus and methods for performing RMS-to-DC conversion with bipolar input signal range | |
| JPS6454429U (ja) | ||
| JP3248845B2 (ja) | 交流測定装置 | |
| JPH10232250A (ja) | ｒｍｓコンバータ、ｒｍｓ値測定装置、およびｒｍｓ値計算方法 | |
| JPS63193603A (ja) | 同期復調器 | |
| CN1213307C (zh) | 用于功率测量装置的Sigma－Delta乘法电路 | |
| JPH05333067A (ja) | 電子式電力量計 | |
| JP3843232B2 (ja) | デルタシグマ変換器のオフセット補正装置及び電力量計 | |
| JP3085496B2 (ja) | サンプリング式測定装置 | |
| JP3138558B2 (ja) | Ａ／ｄ変換回路 | |
| JP2698489B2 (ja) | 電力量計 | |
| EP0709970A2 (en) | DC correction arrangement for an analogue to digital converter | |
| JPH02219320A (ja) | Ａ／ｄ変換器 | |
| Wey et al. | A CMOS RMS-to-DC converter using/spl Delta//spl Sigma/multiplier-divider | |
| JPS64613Y2 (ja) | ||
| JPS6123811Y2 (ja) | ||
| JPH04104066A (ja) | 電力量計 | |
| RU1809394C (ru) | Устройство дл измерени частоты гармонического сигнала |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011002 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |