JPH09325822A - 多段階電圧発生回路 - Google Patents

多段階電圧発生回路

Info

Publication number
JPH09325822A
JPH09325822A JP14523296A JP14523296A JPH09325822A JP H09325822 A JPH09325822 A JP H09325822A JP 14523296 A JP14523296 A JP 14523296A JP 14523296 A JP14523296 A JP 14523296A JP H09325822 A JPH09325822 A JP H09325822A
Authority
JP
Japan
Prior art keywords
switch
resistance
elements
voltage
switch elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14523296A
Other languages
English (en)
Other versions
JPH09325822A5 (ja
JP3611672B2 (ja
Inventor
Masahiro Oohashi
聖弘 大橋
Hideki Ishida
秀樹 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14523296A priority Critical patent/JP3611672B2/ja
Publication of JPH09325822A publication Critical patent/JPH09325822A/ja
Application granted granted Critical
Publication of JP3611672B2 publication Critical patent/JP3611672B2/ja
Publication of JPH09325822A5 publication Critical patent/JPH09325822A5/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Voltage And Current In General (AREA)

Abstract

(57)【要約】 【課題】 元の電圧の数や素子数を増やすことなく、よ
り多くの電圧を選択できるようにする。 【解決手段】 異なる電位を有するn個(n>1)のノ
ードのそれぞれにn個のスイッチ要素の各一端を接続し
n個のスイッチ要素の各他端を一つの電圧出力ノードに
接続して構成する多段階電圧発生回路において、n個の
スイッチ要素のオンオフを制御する制御手段(任意の一
つのスイッチ要素のオン期間と一つのスイッチ要素以外
の他の一つのスイッチ要素若しくは他の複数のスイッチ
要素のオン期間とをオーバラップさせる制御モードを有
する)を備える。制御モードでは、二つのスイッチ要素
が共にオンする期間が生じこれらのスイッチ要素を介し
て伝えられる少なくとも二つの電圧からn個のノードの
いずれの電位にも一致しない新たな電圧が作られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、二つの電位間の電
位差を分圧して多段階の電圧を生成し、そのうちの一つ
の電位を選択して出力する多段階電圧発生回路に関し、
詳しくは、元の多段階電圧の数よりも多い電圧のなかか
ら出力電圧を選択できるように改良した多段階電圧発生
回路に関する。
【0002】
【従来の技術】ある種の電子回路では、内部的に電位の
異なる複数の電圧を発生し、そのうちの一つの電圧を所
定のタイミングで選択して使用することが行われる。デ
ィジタル液晶表示装置の表示電圧発生回路やディジタル
アナログ変換器、または疑似正弦波発生回路などはその
一例である。
【0003】たとえば、液晶表示装置の表示電圧発生回
路では、表示階調数に応じた種類の電圧を発生するため
に、抵抗分圧を利用した多段階電圧発生回路を使用する
が、その基本的な構成は、二つの電位の間に複数の抵抗
を直列に接続し、それぞれの接続ノードに現れる電位の
異なる複数の電圧の一つをスイッチ要素を介して取り出
すようにしたもので、ディジタル入力信号のビットの組
み合わせに従って一つのスイッチ要素をオン(他はオ
フ)することにより、複数の電圧のなかから表示階調に
応じた電圧を選択して、表示パネルの液晶画素に書き込
むというものである。
【0004】
【発明が解決しようとする課題】しかしながら、かかる
従来の多段階電圧発生回路にあっては、多段階電圧の数
とノードの数が一対一に対応していたため、たとえば、
液晶表示装置の場合には、多階調化の要求に伴ってディ
ジタル入力信号のビット数が高々1ビット増えるだけで
も、抵抗の数が2倍に増えるから、多段階電圧発生回路
の規模増大を免れないという問題点があった。
【0005】そこで、本発明は、元の電圧の数や素子数
を増やすことなく、より多くの電圧を選択できるように
し、以て、回路規模の増大を回避することを目的とす
る。
【0006】
【課題を解決するための手段】上記目的は、異なる電位
を有するn個(n>1)のノードのそれぞれにn個のス
イッチ要素の各一端を接続し、該n個のスイッチ要素の
各他端を一つの電圧出力ノードに接続して構成する多段
階電圧発生回路において、前記n個のスイッチ要素のオ
ンオフを制御する制御手段を備え、該制御手段は、任意
の一つのスイッチ要素のオン期間と、該一つのスイッチ
要素以外の他の一つのスイッチ要素若しくは他の複数の
スイッチ要素のオン期間とをオーバラップさせる制御モ
ードを有する、という特徴的な事項を備えることによっ
て達成できる。
【0007】これは、上記制御モードを選択すると、少
なくとも二つのスイッチ要素が共にオンする期間が生
じ、これらのスイッチ要素を介して伝えられる少なくと
も二つの電圧からn個のノードのいずれの電位にも一致
しない新たな電圧が作られるためで、この新たな電圧の
分だけ、実質的な選択電圧の数が増えるからである。
【0008】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。図1〜図2は本発明に係る多段階電圧
発生回路の一実施例を示す図であり、抵抗分圧回路への
応用である。図1において、VCC、VSSは一方が高
電位、他方が低電位の直流電圧である。典型的には、V
CC=正電位電圧、VSS=接地電位電圧であるが、こ
れらの電位や極性に限定されない。また、一般に、抵抗
分圧回路は二つの“直流電圧”の間の任意電圧を取り出
すために用いられるが、たとえば、一方の電圧が線形的
に変化したり、非線形(階段状や指数関数的)に変化し
たりするものであってもよい。あるいは、二つの電圧の
一方若しくは双方が交流であってもよい。このように、
VCCやVSSの電位、極性及び波形は用途によって様
々であるが、本明細書では説明の便宜上、VCC=直流
の正電位電圧、VSS=接地電位電圧に統一する。
【0009】1〜6はVCCとVSS間に直列接続され
た抵抗要素である。これらの抵抗要素1〜6は、一般的
には固有抵抗値を有する通常の抵抗素子であるが、トラ
ンジスタ等の能動素子であっても構わないし(たとえ
ば、MOSトランジスタの場合にはチャネルオン抵抗を
利用)、リアクタンスやインダクタンスを含むインピー
ダンスであっても構わない。要は、その抵抗値(直流的
な抵抗値又は交流的な抵抗値)の比を特定できるもので
あればよく、抵抗要素の物理的形状や性質は問わない。
【0010】抵抗要素1〜6の数は、抵抗分圧回路から
の電圧取り出し数(n)に依存する。図1の例では、V
1からV5までの五つの電圧(n=5)を取り出すため
に、6個の抵抗要素1〜6を直列に接続している。電圧
取り出し数(n)は、それぞれの抵抗素子1〜6の間の
ノード(N1〜N5)の数と同じである。なお、V1=
VCCとする場合にはN1はVCCとなり、抵抗要素1
を必要としない。又は、V5=VSSとする場合にはN
5はVSSとなり、抵抗要素6を必要としない。すなわ
ち、VCC〜VSSの間の電位差を分圧してn個の電圧
V1〜Vnを取り出すためには、最小でn−1個、最大
でn+1個の抵抗要素を備えればよい。言うまでもない
が、ノードとノードの間(又はノードと電源の間)の抵
抗要素が複数の抵抗要素からなる直列回路、並列回路若
しくは直並列回路であっても、常に1個とカウントす
る。
【0011】各ノードN1〜N5には、スイッチ要素7
〜11の一端がそれぞれ接続されており、スイッチ要素
7〜11の他端は、電圧出力ノードを兼ねる一つのノー
ド(便宜的にN6とする)に共通に接続されている。こ
こで、スイッチ要素7〜11に必要な要件は、第1に、
両端間の電気的導通をオンオフできることであり、第2
に、そのオンオフ動作を所定の制御信号でコントロール
できることである。たとえば、MOSトランジスタはこ
れらの要件を満たしている。MOSトランジスタは、ゲ
ート電極の電位に応じて電流チャネルが形成されたり
(オンに相当)されなかったり(オフに相当)するから
である。なお、MOSトランジスタは集積化に適してい
るから、特に、LSIに組み込む場合に好ましいが、プ
リント基板や機器に実装する場合のように充分なスペー
スを確保できる場合には、たとえば、リレースイッチや
リードスイッチなどを用いても構わない。
【0012】各スイッチ要素7〜11の制御端子(MO
Sトランジスタであればゲート電極)には、制御回路1
2から個別の制御信号S1〜S5が入力している。制御
信号S1〜S5とスイッチ要素7〜11のオンオフの関
係は、説明の便宜上、次のとおりとする。すなわち、制
御信号SiがHレベルになるとその制御信号に対応した
スイッチ要素6+iが「オン」し、同制御信号SiがL
レベルになるとその制御信号に対応したスイッチ要素6
+iが「オフ」するものとする。なお、iは制御信号の
符号に付された数字(1〜5)を表わす置換文字であ
る。たとえば、図1の一番上のノードN1につながるス
イッチ要素7に注目すると、i=1であり、スイッチ要
素の符号は6+1=7となる。
【0013】このような構成において、SiをHレベル
にすると、スイッチ要素6+iがオンし、そのスイッチ
要素を介してノードNiの電圧ViがノードN6から取
り出される。OUTはN6から取り出される出力電圧で
あり、この場合、OUT=Viである。今、制御信号S
1〜S5を一つずつ順次にHレベルにすること、すなわ
ち、一つの制御信号がHレベルのときに、残りの制御信
号がすべてLレベルになるように制御することを考え
る。図2(a)は、この場合のOUTの電位変化を示す
グラフである。グラフでは、時間の経過に伴ってOUT
の電位が段階的に上昇している。これは、「S5」→
「S4」→「S3」→「S2」→「S1」の順番でHレ
ベルにしたからである。このように、常に一つの制御信
号だけをHレベルにした場合、言い換えれば、常に一つ
のスイッチ要素だけをオンにした場合には、ノードと同
じ数の電位(V1〜V5)しか得られないが、以下のよ
うな特徴的な制御モードを備えることにより、ノード数
以上の電位が得られる。
【0014】かかる制御モードの基本形は、上記の順番
を「S5」→「S5_4」→「S4」→「S4_3」→
「S3」→「S3_2」→「S2」→「S2_1」→
「S1」と変形させるというものである。アンダースコ
ア(_)付の符号は、その両側の制御信号のHレベル期
間の重なりを表現したもので、実際の制御信号はあくま
でもその両側の信号(たとえば、S5_4の場合にはS
5とS4)である。
【0015】S5_4の期間では、二つの制御信号S
5、S4が共にHレベルになる。このため、隣り合う二
つのスイッチ要素10、11がオンし、OUT側のノー
ドN6はこれらのスイッチ要素10、11を通して二つ
のノードN4、N5に接続される。このときのノードN
6の電位(OUTの電位)は、ノードN4の電位(V
4)とノードN5の電位(V5)の間の電位、すなわち
V5<OUT<V4になる。
【0016】このことを検証する。S5_4の期間で
は、ノードN4とノードN5につながる二つのスイッチ
要素10、11が共にオンするから、ノードN4とノー
ドN5の間(抵抗要素5の両端)がショート状態にな
る。今、VCC−VSS間の6個の抵抗要素1〜6の値
をR〔Ω〕とすると、この場合のVCC−VSS間の合
成抵抗値は、抵抗要素5を除いた5個分の加算値(5
R)であり、VCC=正極性電位、VSS=接地電位
(0V)であるから、この場合のOUTの電位は、次式
で与えられる。なお、OUTの添え字は期間を表わして
いる。
【0017】OUT(5_4)=(VCC/5R)×R 同一の条件で、S5及びS4の(Hレベル期間の)OU
Tを求めると、 OUT(5) =(VCC/6R)×R OUT(4) =(VCC/6R)×2R ここで、簡単化のために、R=1Ω、VCC=6Vと仮
定すると、 OUT(5_4)=(6〔V〕/5〔Ω〕)×1〔Ω〕=
1.2〔V〕 OUT(5) =(6〔V〕/6〔Ω〕)×1〔Ω〕=
1.0〔V〕 OUT(4) =(6〔V〕/6〔Ω〕)×2〔Ω〕=
2.0〔V〕 となり、OUT(5)<OUT(5_4)<OUT(4)の関係に
なることが分かる。この関係は、S4とS3の間、S3
とS2の間、S2とS1の間でも変わらない。参考まで
に、上記と同一の条件で算出した実際の電圧値を列挙す
る。 S4とS3の間 OUT(4_3)=(6〔V〕/5〔Ω〕)×2〔Ω〕=
2.4〔V〕 OUT(4) =(6〔V〕/6〔Ω〕)×2〔Ω〕=
2.0〔V〕 OUT(3) =(6〔V〕/6〔Ω〕)×3〔Ω〕=
3.0〔V〕 ∴ OUT(4)<OUT(4_3)<OUT(3) S3とS2の間 OUT(3_2)=(6〔V〕/5〔Ω〕)×3〔Ω〕=
3.6〔V〕 OUT(3) =(6〔V〕/6〔Ω〕)×3〔Ω〕=
3.0〔V〕 OUT(2) =(6〔V〕/6〔Ω〕)×4〔Ω〕=
4.0〔V〕 ∴ OUT(3)<OUT(3_2)<OUT(2) S2とS1の間 OUT(2_1)=(6〔V〕/5〔Ω〕)×4〔Ω〕=
4.8〔V〕 OUT(2) =(6〔V〕/6〔Ω〕)×4〔Ω〕=
4.0〔V〕 OUT(1) =(6〔V〕/6〔Ω〕)×5〔Ω〕=
5.0〔V〕 ∴ OUT(2)<OUT(2_1)<OUT(1) このように、本実施例によれば、ノードN1〜N5の五
つの電位V1〜V5に、さらにOUT(5_4)、OUT
(4_3)、OUT(3_2)及びOUT(2_1)の四つの電位を加
えた計九つの電位のなかから一つの電位を選択できる
(図2(b)参照)。これに対して、抵抗分圧だけで九
つの電位を生成するには、上述したように、最大でn+
1個の抵抗要素を備えなければならず、この場合、n=
9であるから、最大で10個の抵抗要素を必要とする
が、本実施例では抵抗の数をまったく増やさずに、しか
も、各スイッチ要素7〜11の制御を工夫するという簡
単な手続だけで、実質的な選択電圧の数を増加すること
ができるという従来技術にないきわめて有益な技術を提
供できる。
【0018】なお、実施例では、隣接する二つのスイッ
チ要素のオン期間をオーバラップさせているが、これに
限らない。三つ以上のスイッチ要素のオン期間をオーバ
ラップさせてもよいし、あるいは、隣接しないスイッチ
要素のオン期間をオーバラップさせてもよい。要は、任
意の一つのスイッチ要素のオン期間と、その一つのスイ
ッチ要素以外の他の一つのスイッチ要素若しくは他の複
数のスイッチ要素のオン期間とをオーバラップさせれば
よい。
【0019】図3〜図5は本発明に係る多段階電圧発生
回路の他の実施例を示す図であり、疑似正弦波発生回路
への応用である。なお、疑似正弦波とは、理想的な正弦
波でなくても概ね正弦波に近い波形であれば充分な用途
(電話端末のトーン発生回路など)に用いられる波形
(サインカーブに沿って段階的に変化する波形)であ
る。
【0020】図3において、20は差動増幅器である。
差動増幅器20の非反転入力(+入力)は接地電位に接
続され、反転入力(−入力)は7個のスイッチ要素21
〜27の一端に接続されている。それぞれのスイッチ要
素21〜27の各他端は、抵抗分圧回路28の各ノード
N11〜N17に接続(但し、右端のスイッチ要素27
の他端だけは抵抗要素29を介して)されており、抵抗
分圧回路28は、各ノードN11〜N17の間に接続さ
れた抵抗要素30〜35、及び、左端のノードN11と
電位切替え用スイッチ要素36との間に接続された抵抗
要素37とから構成されている。
【0021】38は制御回路であり、この制御回路38
は、7個のスイッチ要素21〜27のそれぞれに対応し
た制御信号S11〜S17と電位切り替え用スイッチ要
素36に対応した制御信号Scとを発生するもので、7
個のスイッチ要素21〜27は、対応する制御信号がH
レベルのときにオンし、電位切替え用スイッチ要素36
は、制御信号ScがHレベルのときに所定の高電位電圧
Hiを選択し、Lレベルのときに所定の低電位電圧V
LOWを選択する。
【0022】このような構成において、説明の簡単化の
ために、すべての抵抗要素の抵抗値を「R」とし、Sc
=S11=Hレベル、S12〜S17=Lレベルとする
と、図3の差動増幅器20は、抵抗要素37の抵抗値
(R)を入力抵抗、抵抗要素30〜抵抗要素35の直列
合成抵抗値(6R)をフィードバック抵抗とする反転増
幅回路を構成するから、その増幅率ANFは、次式で与
えられる。
【0023】ANF=−6R/R=−6 同じ条件で、S12〜S17をそれぞれHレベルにする
と、Sc=S12=Hレベルの場合の増幅率ANFは、 ANF=−5R/2R=−2.5 Sc=S13=Hレベルの場合の増幅率ANFは、 ANF=−4R/3R≒1.333 Sc=S14=Hレベルの場合の増幅率ANFは、 ANF=−3R/4R=−0.75 Sc=S15=Hレベルの場合の増幅率ANFは、 ANF=−2R/5R=−0.4 Sc=S16=Hレベルの場合の増幅率ANFは、 ANF=−R/6R≒−0.166 Sc=S17=Hレベルの場合の増幅率ANFは、 ANF=−R/7R≒−0.142 となる。
【0024】すなわち、7個のスイッチ要素21〜27
を順次にHレベルにすることにより、差動増幅器20の
増幅率ANFを「−6倍」から「−0.142倍」へと
7段階に変化させることができる。ANFの変化段数と
スイッチ要素の数及びノードの数は同じであり、これら
の数は発明の要旨に記載のnに相当する。図4(a)
は、7個のスイッチ要素21〜27を順次にオンさせる
(常に1個だけをオンさせる)場合の制御信号のタイミ
ングチャート、同図(b)はその場合の疑似正弦波(V
SIN )の波形例である。Sc=Hレベルの期間が正の半
サイクル、Sc=Lレベルの期間が負の半サイクルであ
る。S11〜S17のタイミングに着目すると、一つの
制御信号(たとえばS11の拡大波形参照)の立ち下が
りと同時に次順の制御信号(たとえばS12の拡大波形
参照)が立ち上がっている。すなわち、隣接する制御信
号のHレベル期間がオーバラップしていない。このよう
な制御信号では、ノード数(n)と同数のANF段数し
か得られないため、疑似正弦波(VSIN )の段差が大き
く、したがって、波形が粗く、たとえば、電話端末のト
ーン発生回路に適用した場合に疑似正弦波の繰返し周波
数以外の高調波ノイズが目立つという不都合がある。こ
れを解決するには単純に「n」を増やせばよいが、回路
規模の増大を招くから好ましくない。
【0025】そこで、本実施例では、図5(a)に示す
ように、隣り合う二つのスイッチ要素に対応するそれぞ
れの制御信号のHレベル期間をオーバラップさせること
により、回路規模の増大を招くことなく、ANFの変化
段数を「n」以上にし、段差の少ない滑らかな疑似正弦
波(VSIN )を得ている。因みに、擬似正弦波発生回路
における各抵抗要素の値は、正弦波の空間角に対応させ
た適正な値でなければならない。以下にその適正値の一
例を示す。
【0026】 抵抗要素29 → 30KΩ 抵抗要素30 → 2.6KΩ 抵抗要素31 → 8.17KΩ 抵抗要素32 → 14.966KΩ 抵抗要素33 → 24.264KΩ 抵抗要素34 → 38.319KΩ 抵抗要素35 → 61.681KΩ 抵抗要素37 → 150KΩ なお、以上の疑似正弦波発生回路は反転増幅型である
が、非反転増幅型でも同様である。図6は非反転型の例
であり、図3との相違は、電位切り替え用スイッチ要素
36を差動増幅器20の非反転入力(+入力)に接続し
ている点、差動増幅器20の反転入力(−入力)をn個
のスイッチ要素21〜27を介してn+1個の抵抗素子
41〜48からなる抵抗分圧回路49の7個のノードN
11〜N17に接続している点、及び、抵抗分圧回路4
9の両端を差動増幅器20の出力と接地電位に接続して
いる点である。制御信号S11〜S17のHレベル期間
をオーバラップさせることにより、増幅率ANFを
「n」以上にすることができ、反転型と同様に滑らかな
疑似正弦波が得られる。
【0027】
【発明の効果】本発明によれば、元の電圧の数や素子数
を増やすことなく、より多くの電圧を選択できるように
なるから、たとえば、ディジタル液晶表示装置の表示電
圧発生回路やディジタルアナログ変換器、または疑似正
弦波発生回路などの性能向上を、コストをかけずに簡便
に達成できるきわめて有益な技術を提供できる。
【図面の簡単な説明】
【図1】一実施例の構成図である。
【図2】一実施例の波形図である。
【図3】他の実施例の構成図(その1)である。
【図4】他の実施例の波形図(オーバラップなし)であ
る。
【図5】他の実施例の波形図(オーバラップあり)であ
る。
【図6】他の実施例の構成図(その2)である。であ
る。
【符号の説明】
N1〜N5:n個のノード N6:電圧出力ノード 7〜11:スイッチ要素 12:制御回路(制御手段) N11〜N17:n個のノード 21〜27:スイッチ要素 38:制御回路(制御手段)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】異なる電位を有するn個(n>1)のノー
    ドのそれぞれにn個のスイッチ要素の各一端を接続し、
    該n個のスイッチ要素の各他端を一つの電圧出力ノード
    に接続して構成する多段階電圧発生回路において、 前記n個のスイッチ要素のオンオフを制御する制御手段
    を備え、 該制御手段は、 任意の一つのスイッチ要素のオン期間と、該一つのスイ
    ッチ要素以外の他の一つのスイッチ要素若しくは他の複
    数のスイッチ要素のオン期間とをオーバラップさせる制
    御モードを有することを特徴とする多段階電圧発生回
    路。
JP14523296A 1996-06-07 1996-06-07 多段階電圧発生回路 Expired - Lifetime JP3611672B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14523296A JP3611672B2 (ja) 1996-06-07 1996-06-07 多段階電圧発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14523296A JP3611672B2 (ja) 1996-06-07 1996-06-07 多段階電圧発生回路

Publications (3)

Publication Number Publication Date
JPH09325822A true JPH09325822A (ja) 1997-12-16
JP3611672B2 JP3611672B2 (ja) 2005-01-19
JPH09325822A5 JPH09325822A5 (ja) 2005-04-07

Family

ID=15380401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14523296A Expired - Lifetime JP3611672B2 (ja) 1996-06-07 1996-06-07 多段階電圧発生回路

Country Status (1)

Country Link
JP (1) JP3611672B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7767953B2 (en) 2007-06-01 2010-08-03 Panasonic Corporation Voltage generator, analog-to-digital converter, and image sensor system
WO2012147448A1 (ja) * 2011-04-25 2012-11-01 アイシン・エィ・ダブリュ株式会社 放電制御回路
WO2013001740A1 (ja) * 2011-06-30 2013-01-03 三洋電機株式会社 インバータおよびそれを搭載した電力変換装置
WO2016031127A1 (ja) * 2014-08-28 2016-03-03 株式会社ソシオネクスト バイアス発生回路、電圧発生回路、通信機器、および、レーダ機器
CN115469295A (zh) * 2022-11-02 2022-12-13 北醒(北京)光子科技有限公司 激光雷达接收电路、模拟前端、激光雷达和信号处理方法
JP2023132111A (ja) * 2022-03-10 2023-09-22 ディー・クルー・テクノロジーズ株式会社 タイムゲインコントロール回路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011041205A (ja) * 2009-08-18 2011-02-24 Panasonic Corp 電圧発生回路、デジタルアナログ変換器、ランプ波発生回路、アナログデジタル変換器、イメージセンサシステム及び電圧発生方法
DE102018218785A1 (de) 2018-11-05 2020-05-07 Volkswagen Aktiengesellschaft Schaltungseinheit und Verfahren zur Steuerung von Lastströmen

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7767953B2 (en) 2007-06-01 2010-08-03 Panasonic Corporation Voltage generator, analog-to-digital converter, and image sensor system
WO2012147448A1 (ja) * 2011-04-25 2012-11-01 アイシン・エィ・ダブリュ株式会社 放電制御回路
JP2012231556A (ja) * 2011-04-25 2012-11-22 Aisin Aw Co Ltd 放電制御回路
WO2013001740A1 (ja) * 2011-06-30 2013-01-03 三洋電機株式会社 インバータおよびそれを搭載した電力変換装置
WO2016031127A1 (ja) * 2014-08-28 2016-03-03 株式会社ソシオネクスト バイアス発生回路、電圧発生回路、通信機器、および、レーダ機器
JPWO2016031127A1 (ja) * 2014-08-28 2017-06-22 株式会社ソシオネクスト バイアス発生回路、電圧発生回路、通信機器、および、レーダ機器
US9996099B2 (en) 2014-08-28 2018-06-12 Socionext, Inc. Bias generator circuit, voltage generator circuit, communications device, and radar device
JP2023132111A (ja) * 2022-03-10 2023-09-22 ディー・クルー・テクノロジーズ株式会社 タイムゲインコントロール回路
CN115469295A (zh) * 2022-11-02 2022-12-13 北醒(北京)光子科技有限公司 激光雷达接收电路、模拟前端、激光雷达和信号处理方法

Also Published As

Publication number Publication date
JP3611672B2 (ja) 2005-01-19

Similar Documents

Publication Publication Date Title
US6157334A (en) Digital-analog converter, circuit board, electronic device and liquid crystal display device
CN100517436C (zh) 能降低其尺寸的显示控制装置
KR100348644B1 (ko) 중간 탭을 구비하는 전압 증배기
US7250891B2 (en) Gray scale voltage generating circuit
JP2002258816A (ja) 液晶駆動装置
KR970017597A (ko) 가변 출력 임피던스를 구비한 버퍼 회로
KR19990049802A (ko) 주문형 반도체의 외부 표시장치
CN101290743B (zh) 具有伽马校正的有源式矩阵有机发光二极管的驱动电路
US5568147A (en) Digital-to-analog converter for reducing occupied area thereof
JPH09325822A (ja) 多段階電圧発生回路
JP6917178B2 (ja) 出力回路、データ線ドライバ及び表示装置
JP2001136069A (ja) デジタルアナログ変換回路
JP4644760B2 (ja) Daコンバータ
US20060007028A1 (en) Digital-to-analog converter with secondary resistor string
US7411585B2 (en) Driving voltage generation device and method for controlling driving voltage generation device
US20090295780A1 (en) Amplifier circuit and display device including same
TWI252462B (en) Image display apparatus having gradation potential generating circuit
TWI438757B (zh) 液晶驅動裝置
US6897716B2 (en) Voltage generating apparatus including rapid amplifier and slow amplifier
JP7564732B2 (ja) 出力回路、表示ドライバ及び表示装置
JP2004138820A (ja) 信号出力装置及びこれを用いた液晶表示装置
JP2680940B2 (ja) D/a変換器
KR100356813B1 (ko) 커런트 셀 타입 디지털-아날로그 변환기
JPH10215179A (ja) D/aコンバータ
JP2010193564A (ja) 半導体スイッチ回路

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040526

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040526

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041020

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071029

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121029

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121029

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term