JPH09325920A

JPH09325920A - Ｃｐｕシステム

Info

Publication number: JPH09325920A
Application number: JP8165139A
Authority: JP
Inventors: Kazunori Iwazawa; 和則岩澤
Original assignee: NEC Saitama Ltd
Current assignee: NEC Saitama Ltd
Priority date: 1996-06-06
Filing date: 1996-06-06
Publication date: 1997-12-16
Anticipated expiration: 2016-06-06
Also published as: JP2908322B2

Abstract

(57)【要約】【課題】従来のＣＰＵシステムにおけるデータバスの
正常性のチェックは、特別の検査用のデータが必要にな
る。システムの運用を停止してチェックする必要がある
等の問題点があった。この課題を解決する。【解決手段】照合部３０にメモリ部２０のメモリ２１
と同じ内容のメモリ３１を持たせ、同じアドレスでリー
ドした同じ内容を照合回路３２で照合する。不一致の場
合照合回路３２が各データバス選択回路１３，２３，３
３を動作させて使用するデータバスをＡ(1) からＢ(1)
に一斉に切り替える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＣＰＵシステム、さ
らに詳しくはシステム自身でデータを送出してシステム
間を接続しているデータバスのチェックを行うＣＰＵシ
ステムに関する。

【０００２】

【従来の技術】従来、この種の装置またはシステムとし
ては、例えば特開平２−１３３８４８号公報に示される
ように、複数のデータ転送部とデータ受信部と、これら
のデータ転送部，データ受信部を診断するサービスプロ
セッサとが、共通のデータバスと保守用バスで接続さ
れ、上位装置の指示により下位装置へデータ転送を行う
システムがある。図８は、このような従来のシステムの
ブロック図である。データ転送部５０，５１と、データ
受信部５２，５３およびサービスプロセッサ５４は、デ
ータバス６５および保守用バス６６に接続され、それぞ
れ記憶手段（メモリ等）５５，５７，５８，５９，６０
と、指示手段５６，６１，６２，６３，６４を備えてい
る。

【０００３】そして、サービスプロセッサ５４とデータ
転送部５０，５１とデータ受信部５２，５３との間で、
検査用データを循環させ、データバス上の障害箇所を検
出する。すなわちデータバス６５を使用して検査用デー
タをサービスプロセッサ５４からデータ転送部５０へ、
データ転送部５０からデータ転送部５１へ、データ転送
部５１からデータ受信部５２へ、データ受信部５２から
データ受信部５３へ、そしてデータ受信部５３から再度
サービスプロセッサ５４へ順々に検査用データを転送
し、最初にサービスプロセッサ５４が送出した検査用デ
ータと同じデータが戻ってくれば、データバス６５は正
常と判断する。また、戻ってきたデータが送出した検査
用データと一致しない場合には、データバスの異常と考
えられるので、サービスプロセッサ５４と各データ転送
・受信部５０〜５３間で、保守用バス６６を使用して検
査用データをチェックして行き、どの箇所でデータバス
が異常となったかを把握する構成となっている。

【０００４】

【発明が解決しようとする課題】上記のような従来のＣ
ＰＵシステムでは、データバスのチェックに、検査用デ
ータを用いてシステム内でデータバスを使用していない
空き時間を見付けてデータバスのチェックを行っている
ので、検査用データを特別に用意する必要があると共
に、データバスのチェックのためだけの特別な動作を行
わせる必要がある。また、保守用バスをデータバスの替
わりに使用しているが、システム運用中にはデータバス
に異常が生じた場合、その救済手段がない等の問題点が
あった。

【０００５】本発明はかかる問題点を解決するためにな
されたものであり、システムに特別な検査用データを用
意する必要もチェックのために特別な動作を行わせる必
要もなく、システム起動時から運用時に常時データバス
のチェックが行え、データバスに異常が生じた場合でも
システムの運用に影響を与えることなくそのまま続行で
きるＣＰＵシステムを提供することを目的としている。

【０００６】

【課題を解決するための手段】本発明に係わるＣＰＵシ
ステムは、データバス上にＣＰＵ部とメモリ部と照合部
とが接続され、前記照合部にはシステムで使用するプロ
グラムデータや他のデータが格納された前記メモリ部の
メモリと同じデータが格納されたメモリと照合回路とを
備え、前記メモリ部からデータを読み出すためアドレス
バスを介してＣＰＵ部から出力されるアドレスを用いて
前記照合部のメモリから同じデータを読み出し、データ
バスを介して送られてくる前記メモリ部からのデータと
前記照合部のメモリから読み出されたデータとを前記照
合回路で照合して当該データバスの正常性を判断する手
段を備えたことを特徴とする。

【０００７】また、それぞれデータバス選択回路を介し
て複数のデータバス上に前記ＣＰＵ部と前記メモリ部と
前記照合部とが接続され、前記照合回路で使用している
データバスに異常が認められた場合、前記照合回路でそ
れぞれのデータバス選択回路を動作させて使用するデー
タバスを一斉に切り替える手段を備えたことを特徴とす
る。

【０００８】また、ＣＰＵとそのローカルメモリとして
使用するＲＡＭを持つＣＰＵ部と、ＣＰＵ起動のための
プログラムデータを格納するメモリ部を有し、メモリ部
に格納されているプログラムデータを前記ＲＡＭに書き
込んでシステムが運用されるＣＰＵシステムにおいて、
ＣＰＵ１１とＲＡＭ１２とデータバス選択回路１３とを
有するＣＰＵ部１０と、システムを動作させるプログラ
ムデータ６を格納するメモリ２１とデータバス選択回路
２３とを有するメモリ部２０と、前記メモリ部２０と同
様の内容をもつメモリ３１と照合回路３２とデータバス
選択回路３３とを有する照合部３０とが、それぞれデー
タバス選択回路１３，２３，３３を介して複数のデータ
バスＡ(1),Ｂ(1),・・・に接続されてシステムが構成さ
れ、ＣＰＵ部１０のＣＰＵ１１がメモリ部２０のメモリ
２１の内容をリードするとき、データバスに送出される
前記リードされた内容と、同じアドレスを用いてリード
される照合部３０のメモリ３１の内容とを、前記照合回
路３２で照合をして使用しているデータバスの正常性を
判定することを特徴とする。

【０００９】また、前記照合回路３２の照合で使用して
いるデータバスの異常を検出した場合、前記照合回路３
２がバス切替信号４１を出力し、前記データバス選択回
路１３，２３，３３を動作させて、使用するデータバス
を切り替えることにより、ＣＰＵ部１０，メモリ部２
０，照合部３０の間のバスアクセスを維持することを特
徴とする。

【００１０】さらに、前記照合回路３２で出力するバス
切替信号４１を、使用しているデータバスのうち異常を
検出したバスを１本単位で指定する信号とし、前記各デ
ータバス選択回路１３，２３，３３にそれぞれ切替バス
選択制御ポート１４，２４，３４を付加し、データバス
の切り替えはバス１本単位で行う構成を特徴とする。

【００１１】本発明のＣＰＵシステムは上述のような構
成とすることにより、ＣＰＵ部１０のＣＰＵ１１（シス
テム）起動時に、データバスＡ(1) またはＢ(2) 上のプ
ログラムデータ６を、ＣＰＵ１１で指定される同じアド
レスのデータ７と、照合部３０で照合でき、このため照
合不一致となりエラーが発生した場合、今アクセスして
いるバスサイクルを従来のように終了させずに、現在使
用しているデータバスを切り替えるバス切替信号を出力
して使用するデータバスを切り替え、今アクセスしてい
るバスアクセスを正常に終了させ、その後のバスアクセ
スを継続させてシステムを正常に起動，運用させること
が可能となる。

【００１２】

【発明の実施の形態】

実施形態１．以下、本発明の実施形態を図面を用いて説
明する。図１は本発明の一実施形態であるＣＰＵシステ
ムを示すブロック図であり、図１に示すように本発明の
ＣＰＵシステムは、ＣＰＵとそのローカルメモリとして
使用するＲＡＭを持つＣＰＵ部１０と、ＣＰＵ起動のた
めのプログラムデータを格納するメモリ部２０と、プロ
グラムデータの照合を行う照合部３０とから構成されて
いる。以下、各部について説明する。１０はＣＰＵ部で
あり、このＣＰＵ部１０はＣＰＵ１１と、そのローカル
メモリとして使用するＲＡＭ１２と、ＣＰＵ部１０内の
データバスＣ(3) を外部のデータバスＡ(1) またはデー
タバスＢ(2) の何れかに接続するデータバス選択回路１
３とで構成されている。２０はメモリ部で、このメモリ
部２０はＣＰＵ１１を起動するためのプログラムデータ
６が格納されるメモリ２１と、このメモリ２１を内部デ
ータバスＤ(4)を介して外部のデータバスＡ(1) または
データバスＢ(2) の何れかに接続するデータバス選択回
路２３とで構成されている。

【００１３】３０は照合部で、この照合部３０はプログ
ラムデータ６と同じプログラムデータ７を格納するメモ
リ３１と、外部のデータバスＡ(1) またはデータバスＢ
(2)の何れかを内部データバスＥ(5) と接続するデータ
バス選択回路３３と、バス切替信号４１を介してそれぞ
れのデータバス選択回路１３，２３，３３にデータバス
切替信号を送信すると共に、ＣＰＵ１１からの制御信号
４０により照合を行う（すなわち各データバス選択回路
１３，２３，３３で選択されたデータバスＡ(1) または
データバスＢ(2) の何れかで送信されるプログラムデー
タ６と、メモリ３１からのプログラムデータ７との照合
を行う）照合回路３２とで構成されている。なお図１で
は省略しているが、各データバスＡ(1) ，Ｂ(2) ，Ｃ
(3) ，Ｄ(4)，Ｅ(5) は、通常それぞれ７〜８本で構成
されたバス幅を有している。

【００１４】次に動作について図２，図３を参照して説
明する。図２はＣＰＵ１１がメモリ部２０のメモリ２１
にあるプログラムデータ６を用いて起動するときのデー
タの流れを示す図、図３はデータバスＡ(1) をデータバ
スＢ(2) に切り替え、ＣＰＵ１１起動動作再開後のデー
タの流れを示す図である。ＣＰＵ部１０のＣＰＵ１１
が、メモリ部２０のメモリ２１の内容をリードする際に
は、ＣＰＵ１１はメモリ２１からデータバスＡ(1) を使
用してプログラムデータ６を読み込み、その内容をＲＡ
Ｍ１２に書き込む。そして照合部３０には、これと同時
にＣＰＵ１１でメモリ３１のアドレスが指定され、メモ
リ２１のプログラムデータ６と同じ内容のプログラムデ
ータ７が照合回路３２に出力され、照合回路３２で、デ
ータバス選択回路３３を介して入力されるデータバスＡ
(1) 上のプログラムデータ６と照合される。照合部３０
は、照合回路３２での照合が一致していればデータバス
Ａ(1) は正常と判断し、不一致であれば異常が生じたと
判断する。

【００１５】そして照合回路３２の照合でエラー（不一
致）が生じた場合、まず照合回路３２はシステムで使用
するデータバスを、データバスＢ(2) に切り替えるた
め、バス切替信号４１を各データバス選択回路１３，２
３，３３へ送出し、各データバス選択回路１３，２３，
３３は、一斉に使用するデータバスをＡ(1) からＢ(2)
へ切り替える。そしてシステムで使用するデータバスが
切り替わった場合、図３に示すような流れでプログラム
データの読み込みが行われる。図７は、上述の動作を示
すフローチャートである。

【００１６】上述したデータバスの切り替えタイミング
を、図４のタイミングチャートを用いて説明する。ＣＰ
Ｕ１１がアドレスＡＤ３でメモリ部２０および照合部３
０にアクセスし、照合回路３２が時刻Ｔ１においてデー
タバスＡ(1) のうちの１本であるA0の異常を検出したと
すると、照合回路３２はアドレスＡＤ３のバスアクセス
が終了する前に、データバス切替信号４１を各データバ
ス選択回路１３，２３，３３に送信する。そして次の時
刻Ｔ２で、各データバス選択回路１３，２３，３３がデ
ータバスの切り替えを完了し、ＣＰＵ１１はデータバス
Ｂ(2) を使用してアドレスＡＤ３でメモリ部２０，照合
部３０へのアクセスを継続する。このようにして、異常
と検出されたデータバスA0を含むデータバスＡ(1) の切
り替えを完了した後、バスアクセスは正常に終了する。
このようにして、照合部３０でデータ照合エラーとなっ
ても、上述のように異常と検出されたデータバスA0を含
むデータバスＡ(1) を、データバスＢ(2) で代用し、Ｃ
ＰＵ起動動作を正常に行わせることができる。

【００１７】実施形態２．次に本発明の実施形態２を図
面を用いて説明する。上述の実施形態１では、データバ
スに異常が生じた場合、７〜８本の幅で構成されるデー
タバスＡ(1) ごと切り替える動作を行っているが、この
実施形態２では切替バス選択制御ポート１４，２４，３
４を設けることにより、データバスを１本単位で切り替
える構成としたものである。以下、この実施形態２の動
作を、図５，図６を用いて説明する。ＣＰＵ部１０は、
ＣＰＵ１１，ＲＡＭ１２に加えて、コード（符号）化し
３本(F0,F1,F2)のバスで送られてくるバス切替信号４１
によりデータバスＡ(1) をA0〜A7の１本単位で切り替え
る切替バス選択制御ポート１４と、この切替バス選択制
御ポート１４からデコードされて出力される、切り替え
る１本のバスを指定する切替信号１５が入力されること
により、データバスA0〜A7とデータバスB0〜B7の何方か
を接続する双方向性のバス選択バッファ１３０〜１３７
からなるデータバス選択回路１３とで構成されている。

【００１８】またメモリ部２０は、メモリ２１と、上述
した切替バス選択制御ポート１４と同様の動作を行う切
替バス選択制御ポート２４と、上述した双方向性のバス
選択バッファ１３０〜１３７と同様の動作を行う双方向
性のバス選択バッファ２３０〜２３７からなるデータバ
ス選択回路２３とで構成されている。また照合部３０
は、メモリ２１と、照合回路３２と、上述した切替バス
選択制御ポート１４と同様の動作を行う切替バス選択制
御ポート３４と、上述した双方向性のバス選択バッファ
１３０〜１３７と同様の動作を行う双方向性のバス選択
バッファ３３０〜３３７からなるデータバス選択回路３
３とで構成されており、ＣＰＵ部１０とメモリ部２０と
照合部３０とは、それぞれデータバスＡ(1) ，データバ
スＢ(1) ，バス切替信号４１とで接続されている。

【００１９】また、切替バス選択制御ポート１４から出
力される８本の切替信号１５の各信号をX0,X1,・・・X7 と
し、同様に切替信号２５の各信号をY0,Y1,・・・Y7 とし、
同様に切替信号３５の各信号をZ1,Z2,・・・Z7 とする。そ
して各データバス選択回路１３，２３，３３では、信号
X0〜X7,Y0〜Y7,Z0〜Z7 がＨレベル（論理＝１）の場
合、データバスＡ(1) を選択し、Ｌレベル（論理＝０）
の場合、インバータ１６０〜１６７，２６０〜２６７，
３６０〜３６７によりデータバスＢ(2) を選択するよう
に構成されている。

【００２０】ＣＰＵ１１起動時に、ＣＰＵ１０のバス選
択バッファ１３０〜１３７はそれぞれデータバスA0とデ
ータバスC0，データバスA1とデータバスC1・・・データバ
スA7とデータバスC7を接続し、メモリ部２０のバス選択
バッファ２３０〜２３７はそれぞれデータバスA0とデー
タバスD0，データバスA1とデータバスD1・・・データバス
A7とデータバスD7を接続し、照合部３０のバス選択バッ
ファ３３０〜３３７はそれぞれデータバスA0とデータバ
スE0，データバスA1とデータバスE1・・・データバスA7と
データバスE7を接続している。

【００２１】そして照合部３０の照合回路３２で、例え
ばデータバスA0に異常を検出した場合、この照合回路３
２はバス切替信号４１を各データバス選択回路１３，２
３，３３へ送出することになるが、ここで例えばデータ
バスＡ(1) の内のデータバスA0のみをデータバスB0に切
り替える動作を行わせるため、３本(F0,F1,F2)のバス切
替信号４１に例えばコード化した３ビットの二値信号
［０，０，０］で、８本のうちの１本を特定して送信す
る。

【００２２】このバス切替信号４１を受けたデータバス
選択回路１３内の切替バス選択制御ポート１４は、３本
(F0,F1,F2)の信号をデコードして切り替えるべきバスが
データバスA0であることを認識し、データバスA0とデー
タバスB0を切り替えるバス選択バッファ１３０にのみ例
えばX0=0の信号を送信し、データバスC0をデータバスB0
に接続する。メモリ部２０でも同様な動作が行われ、バ
ス選択バッファ２３０にのみY0=0の信号を送信し、デー
タバスD0をデータバスB0に接続し、データバスＡ(1) に
出力していたプログラムデータ６は、データバスA0のみ
データバスB0に切り替えられて出力される。

【００２３】また照合部３０でも同様にバス選択バッフ
ァ３３０にのみZ0=0の信号を送信し、データバスE0をデ
ータバスB0に接続し、データバスA0以外のデータバスＡ
(1)とデータバスB0とからデータバス選択回路３３を通
して照合回路３２へプログラムデータ６が送られ、メモ
リ部３１から送られてくるプログラムデータ７と照合回
路３２で照合される。このようにして、システムで使用
されるバスの１本が、データバスA0からデータバスB0に
切り替わり、異常が検出されてないデータバスはそのま
ま使用される。なおＣＰＵ１１の起動時に、あるバスサ
イクルで同時に２本以上のデータバスに異常が発生した
場合、照合回路３２では先ず１本のデータバスを切り替
えた後、順々に１本づつ異常が検出されるデーバスを切
り替えるべく、バス切替信号４１を送出し、異常が検出
されたバス全てが切り替えられてから、そのバスサイク
ルを正常に終了させる。

【００２４】なお上述の実施形態１および実施形態２で
は、主にシステム起動時にプログラムデータを用いて照
合部でデータバスのチェックを行う場合について説明し
たが、システム運用中のデータバスのチェックは、メモ
リ部２０からデータバスに送出されるデータ６と、同じ
アドレスバスで出力されるメモリ３１からの同じデータ
７とを、照合回路３２で照合してデータバスのチェック
が行われることは言うまでもない。また、上述の実施形
態２では、データバスＡ(1) とデータバスＢ(1) のバス
幅が、それぞれ８本の場合で説明しているが、システム
に応じてこれらのバス幅は異なるので、そのバス幅に応
じて、照合回路３２から出力されるバス切替信号４１の
識別符号（コード）数と、各切替バス選択制御ポート１
４，２４，３４から出力される切替信号１５，２５，３
５の数を調整すれば良い。さらに、上述の実施形態１お
よび実施形態２では、選択するバスがデータバスＡ(1)
とデータバスＢ(2) の２つの場合を示したが、選択する
データバス数を増やせば、切り替えが可能なバスの選択
範囲がそれだけ広がり、システムの信頼性をそれだけ向
上させることができる。

【００２５】

【発明の効果】以上説明したように本発明のＣＰＵシス
テムは、システム起動時には、ＣＰＵのみがメモリ部か
ら読み込むプログラムデータを用いて照合部でデータバ
スのチェックを行い、システム運用中のデータバスのチ
ェックは、メモリ部からデータバスに送出されたデータ
を用いて照合部でデータバスのチェックを行うこととし
たので、システムの運用に全く影響を与えずにデータバ
スのチェックを行うことができる。またシステムにデー
タバスを複数本パラレルに具備し、使用しているデータ
バスに異常が発生した場合、データバス幅単位あるいは
１本のバス単位にデータバス選択回路を動作させて切り
替える構成としたので、データバスに異常が発生しても
システムの一部または全部を止める必要がない等の効果
がある。

【図面の簡単な説明】

【図１】本発明の一実施形態であるＣＰＵシステムを示
すブロック図である。

【図２】実施形態１の動作を説明するための図である。

【図３】実施形態１の動作を説明するための図である。

【図４】実施形態１の動作を説明するためのタイムチャ
ートである。

【図５】実施形態２の動作を説明するための図である。

【図６】実施形態２の動作を説明するための図である。

【図７】実施形態１および２の動作を説明するためのフ
ローチャートである。

【図８】従来のこの種のＣＰＵシステムを示す図であ
る。

【符号の説明】

１データバスＡ（データバスA0〜A7で構成される）２データバスＢ（データバスB0〜B7で構成される）３データバスＣ４データバスＤ５データバスＥ６，７プログラムデータ１０ＣＰＵ部１１ＣＰＵ１２ＲＡＭ１３，２３，３３データバス選択回路１４，２４，３４切替バス選択制御ポート１５，２５，３５切替信号２０メモリ部３０照合部３２照合回路２１，３１メモリ４０制御信号４１バス切替信号１３０〜１３７，２３０〜２３７，３３０〜３３７バ
ス選択バッファ１６０〜１６７，２６０〜２６７，３６０〜３６７イ
ンバータ

Claims

【特許請求の範囲】

【請求項１】データバス上にＣＰＵ部とメモリ部と照
合部とが接続され、前記照合部にはシステムで使用する
プログラムデータや他のデータが格納された前記メモリ
部のメモリと同じデータが格納されたメモリと照合回路
とを備え、前記メモリ部からデータを読み出すためアドレスバスを
介してＣＰＵ部から出力されるアドレスを用いて前記照
合部のメモリから同じデータを読み出し、データバスを
介して送られてくる前記メモリ部からのデータと前記照
合部のメモリから読み出されたデータとを前記照合回路
で照合して当該データバスの正常性を判断する手段、を備えたことを特徴とするＣＰＵシステム。
【請求項２】それぞれデータバス選択回路を介して複
数のデータバス上に前記ＣＰＵ部と前記メモリ部と前記
照合部とが接続され、前記照合回路で使用しているデー
タバスに異常が認められた場合、前記照合回路でそれぞ
れのデータバス選択回路を動作させて使用するデータバ
スを一斉に切り替える手段、を備えたことを特徴とする請求項第１項記載のＣＰＵシ
ステム。
【請求項３】ＣＰＵとそのローカルメモリとして使用
するＲＡＭを持つＣＰＵ部と、ＣＰＵ起動のためのプロ
グラムデータを格納するメモリ部を有し、メモリ部に格
納されているプログラムデータを前記ＲＡＭに書き込ん
でシステムが運用されるＣＰＵシステムにおいて、ＣＰＵ１１とＲＡＭ１２とデータバス選択回路１３とを
有するＣＰＵ部１０と、システムを動作させるプログラ
ムデータ６を格納するメモリ２１とデータバス選択回路
２３とを有するメモリ部２０と、前記メモリ部２０と同
様の内容をもつメモリ３１と照合回路３２とデータバス
選択回路３３とを有する照合部３０とが、それぞれデー
タバス選択回路１３，２３，３３を介して複数のデータ
バスＡ(1),Ｂ(1),・・・に接続されてシステムが構成さ
れ、ＣＰＵ部１０のＣＰＵ１１がメモリ部２０のメモリ２１
の内容をリードするとき、データバスに送出される前記
リードされた内容と、同じアドレスを用いてリードされ
る照合部３０のメモリ３１の内容とを、前記照合回路３
２で照合をして使用しているデータバスの正常性を判定
することを特徴とする請求項第１項記載のＣＰＵシステ
ム。
【請求項４】前記照合回路３２の照合で使用している
データバスの異常を検出した場合、前記照合回路３２が
バス切替信号４１を出力し、前記データバス選択回路１
３，２３，３３を動作させて、使用するデータバスを切
り替えることにより、ＣＰＵ部１０，メモリ部２０，照
合部３０の間のバスアクセスを維持することを特徴とす
る請求項第２項記載のＣＰＵシステム。
【請求項５】前記照合回路３２で出力するバス切替信
号４１を、使用しているデータバスのうち異常を検出し
たバスを１本単位で指定する信号とし、前記各データバ
ス選択回路１３，２３，３３にそれぞれ切替バス選択制
御ポート１４，２４，３４を付加し、データバスの切り
替えはバス１本単位で行う構成を特徴とする請求項第２
項および第４項記載のＣＰＵシステム。