JPH09326463A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH09326463A
JPH09326463A JP8114586A JP11458696A JPH09326463A JP H09326463 A JPH09326463 A JP H09326463A JP 8114586 A JP8114586 A JP 8114586A JP 11458696 A JP11458696 A JP 11458696A JP H09326463 A JPH09326463 A JP H09326463A
Authority
JP
Japan
Prior art keywords
resin
semiconductor element
semiconductor device
lead
chip support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8114586A
Other languages
English (en)
Inventor
Nobuhito Oouchi
伸仁 大内
Etsuo Yamada
悦夫 山田
Yasushi Shiraishi
靖 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP8114586A priority Critical patent/JPH09326463A/ja
Priority to US08/848,286 priority patent/US5969410A/en
Priority to TW086105897A priority patent/TW408407B/zh
Priority to KR1019970017636A priority patent/KR100373891B1/ko
Priority to EP97107671A priority patent/EP0807972B1/en
Priority to CNB971111677A priority patent/CN1135609C/zh
Priority to DE69739619T priority patent/DE69739619D1/de
Priority to EP03022551A priority patent/EP1381084A1/en
Publication of JPH09326463A publication Critical patent/JPH09326463A/ja
Priority to US09/240,612 priority patent/US6258621B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07178—Means for aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 クラックの発生を抑えて、かつ薄型化が可能
な樹脂封止型半導体装置を提供する。 【解決手段】 半導体素子１の表面にチップサポート１
０及びリード３が延在されている樹脂封止型半導体装置
であって、リード３を半導体素子１のポリイミドウエハ
コート９に当接させてチップサポート１０と半導体素子
１の間を絶縁テープで接着し、リード３とポリイミドウ
エハコート９との間は固定せずに接続した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、樹脂封止型半導体
装置の構造に関するものである。
【０００２】
【従来の技術】半導体素子や金線等を外部からの応力や
湿気、汚染から保護するのに、樹脂材で被覆してなる樹
脂封止型の半導体装置がある。
【０００３】図７は従来における樹脂封止型半導体装置
の一例を示す概略断面図である。この樹脂封止型半導体
装置は、半導体素子５１の表面に絶縁テープ５２を介し
てリード５３を接着するとともに、リード５３の上面に
施された金線メッキ５４と半導体素子５１上の金球５５
とを金線５６で接続し、さらにその外側が樹脂材５７で
封止された構造になっている。
【０００４】ところで、この種の樹脂封止型半導体装置
は、ペレット（チップ）の大型化に伴い、パッケージ側
端５８と半導体素子５１との間の寸法が一段と狭くなる
傾向にある。これは、半導体素子５１が大きくなってい
るのに、これを収納するパッケージのサイズが規格化さ
れているため、大きくできないことに起因する。そこ
で、今日では、図７に示したように半導体素子５１の表
面に絶縁テープ５２でリード５３を接着させたＬＯＣ
（Lead On Chip）構造とした半導体装置が用いられるよ
うになって来ている。
【０００５】
【発明が解決しようとする課題】しかしながら、半導体
装置の大きな課題として、基板実装時の熱によって、例
えば図８に示すように、樹脂材５７にクラック５９が生
じて機能を損ねることがある。原因は、空気中に保管さ
れたときに水分が吸収されて湿気ったところに、基板実
装時の熱で水分が蒸気化され、その力でクラックに至る
と考えられる。特に、絶縁テープ５２は水分を吸収し易
く、絶縁テープ５２の箇所からのクラックの発生が多
い。また、他の課題としては、半導体装置の薄型化に対
しては絶縁テープ５２があるため、余り適さない。
【０００６】本発明は、上記問題点に鑑みてなされたも
のであり、その目的はクラックの発生を抑えて、かつ薄
型化が可能な樹脂封止型半導体装置を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するために、次の技術手段を講じたことを特徴とする。
すなわち、半導体素子の表面にチップサポート及びリー
ドが延在されている樹脂封止型半導体装置において、前
記リードを前記半導体素子の回路形成面に当接させて前
記チップサポートと前記半導体素子の間を絶縁テープで
接着して、前記リードと前記回路形成面との間は固定せ
ずに接続してなる構成とした。
【０００８】この構成では、リードと回路形成面は接し
ているのみで特に固定するための材料がないのでリード
と半導体素子を含めた厚みは薄くできる。これにより、
全体の薄型化が可能になる。また、半導体素子を固定す
るのは、チップサポートに接着されている絶縁テープの
みであるため、従来装置の構造（図７及び図８参照）が
半導体と各リードの間に絶縁テープを配設していたのに
比べて、テープ面積は極めて少なくなる。これにより、
絶縁テープに起因するクラックの発生を抑えて品質を向
上させることができる。
【０００９】
【発明の実施の形態】図１及び図２は本発明の第１の形
態例としての樹脂封止型半導体装置を示すもので、図１
はその装置の縦断側面図、図２は図１とは異なる部分で
断面してその装置の要部構造を示す縦断側面図である。
また、図３は本発明に係る樹脂封止型半導体装置の配置
例を製造途中の状態で示す図である。
【００１０】そこで、図３に示す製造途中の状態図と共
に図１及び図２の樹脂封止型半導体装置の構造を説明す
ると、半導体素子１は回路形成面の上にポリイミドウエ
ハコート９が設けられている。この半導体素子１は、リ
ード３とチップサポート１０とが形成されている厚みが
約０．１２５ミリのリードフレーム１２に搭載される。
このとき、チップサポート１０と半導体素子１との間に
は約０．１５ミリの厚みを有した絶縁テープ２が介装さ
れ、この絶縁テープ２でチップサポート１０とポリイミ
ドウエハコート９との間が接着固定される。これに対し
て、リード３とポリイミドウエハコート９との間は接し
た状態におかれるが、特に固定はされない。図３はこの
ようにしてリードフレーム１２に半導体素子１が配置さ
れている状態を示している。
【００１１】次に、リード３の上面に施されている金線
メッキ（不図示）と半導体素子１上の金球５とを金線６
で接続し、さらにその外側が樹脂材７で封止されるとと
もに、リードフレーム１２より切り離すと図１及び図２
に示す樹脂封止型半導体装置が完成される。また、この
樹脂封止型半導体装置におけるチップサポート１０は、
半導体素子１の端部外側で絶縁テープ２の略厚み分（約
０．１５ミリ）だけ曲げ加工（図２中に符号１１で示す
部分）されている。
【００１２】したがって、第１の形態例としての樹脂封
止型半導体装置の構造では、リード３と回路形成面であ
るポリイミドウエハコート９は接しているのみで特に固
定するための材料がないのでリード３と半導体素子１を
含めた厚みは薄くできる。これにより、全体の薄型化が
可能になる。また、半導体素子１を固定するのは、チッ
プサポート１０に接着されている絶縁テープ２のみであ
るため、従来装置の構造（図７及び図８参照）が半導体
と各リードの間に絶縁テープを配設していたのに比べ
て、テープ面積は極めて少なくなる。これにより、絶縁
テープ２の水分吸収が減り、基板実装時に生じる熱によ
るクラックの発生を抑えることができ、品質を向上させ
ることができる。
【００１３】図４及び図５は本発明の第２の形態例とし
ての樹脂封止型半導体装置を示すもので、図４はその装
置の縦断側面図、図５は図４とは異なる部分で断面して
その装置の要部構造を示す縦断側面図である。また、図
６は本発明に係る樹脂封止型半導体装置の配置例を製造
途中の状態で示す図である。なお、図４乃至図６におい
て図１乃至図３と同一符号を付したものは図１乃至図３
と同一のものを示している。
【００１４】そこで、図６に示す製造途中の状態図と共
に図４及び図５の樹脂封止型半導体装置の構造を説明す
ると、図４乃至図６において、半導体素子１は回路形成
面の上にポリイミドウエハコート９が設けられている。
この半導体素子１は、リード３とチップサポート１０と
が形成されているリードフレーム１２に搭載される。こ
のとき、リード３とポリイミドウエハコート９との間は
固定はされずに、単に接した状態におかれる。これに対
して、チップサポート１０は、ポリイミドウエハコート
９と略面一で、かつ先端が半導体素子１の端側部分との
間に所定の隙間Ｓ（図５参照）を保って突き出されて非
接触の状態で配置され、さらにポリイミドウエハコート
９の上面とチップサポート１０の上面とにまたがって絶
縁テープ２が貼り付けられ、この絶縁テープ２でポリイ
ミドウエハコート９とチップサポート１０の間が接着さ
れて固定される。図６はこのようにしてリードフレーム
１２に半導体素子１が配置されている状態を示してい
る。
【００１５】次に、リード３の上面に施されている金線
メッキ（不図示）と半導体素子１上の金球５とを金線６
で接続し、さらにその外側が樹脂材７で封止されるとと
もに、リードフレーム１２より切り離すと図４及び図５
に示す樹脂封止型半導体装置が完成される。また、この
樹脂封止型半導体装置におけるリード３は、半導体素子
１の端部外側で下方（半導体素子１側）に曲げ加工（図
４中に符号２１で示す部分）されている。
【００１６】したがって、第２の形態例としての樹脂封
止型半導体装置の構造では、リード３と回路形成面であ
るポリイミドウエハコート９は接しているのみで特に固
定するための材料がないのでリード３と半導体素子１を
含めた厚みは薄くできる。これにより、全体の薄型化が
可能になる。また、半導体素子１を固定するのは、ポリ
イミドウエハコート９とチップサポート１０とにまたが
って接着されている絶縁テープ２のみであるため、従来
装置の構造（図７及び図８参照）が半導体と各リードの
間に絶縁テープを配設していたのに比べて、テープ面積
は極めて少なくなる。これにより、絶縁テープ２の水分
吸収が減り、基板実装時に生じる熱によるクラックの発
生を抑え、品質を向上させることができる。
【００１７】
【発明の効果】以上説明したとおり、本発明の樹脂封止
型半導体装置によれば、全体の薄型化が可能になるとと
もに、接着用の絶縁テープに起因するクラックの発生を
抑えて品質を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の形態例として示す樹脂封止型半
導体装置の縦断側面図である。
【図２】図１とは異なる部分で断面して同上装置を示す
要部縦断側面図である。
【図３】第１の形態例に係る同上装置の配置例を製造途
中の状態で示す図である。
【図４】本発明の第２の形態例として示す樹脂封止型半
導体装置の縦断側面図である。
【図５】図４とは異なる部分で断面して同上装置を示す
要部縦断側面図である。
【図６】第２の形態例に係る同上装置の配置例を製造途
中の状態で示す図である。
【図７】従来装置の一例を示す断面図である。
【図８】従来装置の問題点を説明するための断面図であ
る。
【符号の説明】
１ 半導体素子 ２ 絶縁テープ ３ リード ７ 封止用樹脂材 ９ ポリイミドウエハコート １０ チップサポート １１，２１ 曲げ加工

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子の表面にチップサポート及び
    リードが延在されている樹脂封止型半導体装置におい
    て、 前記リードを前記半導体素子の回路形成面に当接させて
    前記チップサポートと前記半導体素子の間を絶縁テープ
    で接着して、前記リードと前記回路形成面との間は固定
    せずに接続してなることを特徴とする樹脂封止型半導体
    装置。
  2. 【請求項２】 前記回路形成面上で前記リードとの間に
    前記絶縁テープを挟んで前記リードと前記チップサポー
    トを接着するとともに、 前記半導体素子の端部外側で前記チップサポートが前記
    絶縁テープの略厚み分だけ前記半導体素子側に曲げ加工
    されている請求項１に記載の樹脂封止型半導体装置。
  3. 【請求項３】 前記回路形成面の外側で前記回路形成面
    と略面一状にして前記チップサポートを配置し、前記回
    路形成面と前記チップサポートにまたがって前記絶縁テ
    ープを貼り付けて前記回路形成面と前記チップサポート
    とを接着するとともに、 前記半導体素子の端部外側で前記リードが前記半導体素
    子側に曲げ加工されている請求項１に記載の樹脂封止型
    半導体装置。
JP8114586A 1996-05-09 1996-05-09 樹脂封止型半導体装置 Pending JPH09326463A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP8114586A JPH09326463A (ja) 1996-05-09 1996-05-09 樹脂封止型半導体装置
US08/848,286 US5969410A (en) 1996-05-09 1997-04-29 Semiconductor IC device having chip support element and electrodes on the same surface
TW086105897A TW408407B (en) 1996-05-09 1997-05-03 Semiconductor device and method of its fabrication method
KR1019970017636A KR100373891B1 (ko) 1996-05-09 1997-05-08 반도체장치
EP97107671A EP0807972B1 (en) 1996-05-09 1997-05-09 Semiconductor device and method of its fabrication
CNB971111677A CN1135609C (zh) 1996-05-09 1997-05-09 半导体器件及其制造方法
DE69739619T DE69739619D1 (de) 1996-05-09 1997-05-09 Halbleiteranordnung und Herstellungsverfahren
EP03022551A EP1381084A1 (en) 1996-05-09 1997-05-09 Semiconductor device and method of its fabrication
US09/240,612 US6258621B1 (en) 1996-05-09 1999-02-01 Method of fabricating a semiconductor device having insulating tape interposed between chip and chip support

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8114586A JPH09326463A (ja) 1996-05-09 1996-05-09 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH09326463A true JPH09326463A (ja) 1997-12-16

Family

ID=14641569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8114586A Pending JPH09326463A (ja) 1996-05-09 1996-05-09 樹脂封止型半導体装置

Country Status (3)

Country Link
JP (1) JPH09326463A (ja)
CN (1) CN1135609C (ja)
TW (1) TW408407B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3882712B2 (ja) * 2002-08-09 2007-02-21 住友電気工業株式会社 サブマウントおよび半導体装置
US7253506B2 (en) * 2003-06-23 2007-08-07 Power-One, Inc. Micro lead frame package
US7663211B2 (en) * 2006-05-19 2010-02-16 Fairchild Semiconductor Corporation Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
CN100499093C (zh) * 2006-07-21 2009-06-10 宏茂微电子(上海)有限公司 芯片封装结构
US7489026B2 (en) * 2006-10-31 2009-02-10 Freescale Semiconductor, Inc. Methods and apparatus for a Quad Flat No-Lead (QFN) package

Also Published As

Publication number Publication date
TW408407B (en) 2000-10-11
CN1166053A (zh) 1997-11-26
CN1135609C (zh) 2004-01-21

Similar Documents

Publication Publication Date Title
US5648682A (en) Resin-sealed semiconductor device and lead frame used in a resin-sealed semiconductor device
JP2978861B2 (ja) モールドｂｇａ型半導体装置及びその製造方法
JP2895920B2 (ja) 半導体装置及びその製造方法
JP2501953B2 (ja) 半導体装置
JP2908350B2 (ja) 半導体装置
US5969410A (en) Semiconductor IC device having chip support element and electrodes on the same surface
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JP2954297B2 (ja) 樹脂封止型半導体装置
JP3099573B2 (ja) 半導体装置
JPH0778910A (ja) 半導体装置
JP2732731B2 (ja) リードフレーム及びそれを用いた半導体装置とその製造方法
JPH0758273A (ja) リードフレーム及びそれを用いた半導体装置
JPH1079401A (ja) 半導体装置およびその製造方法
JPH0437050A (ja) 樹脂封止型半導体装置
JPH06252194A (ja) 半導体装置
JP3664566B2 (ja) 半導体装置およびその製造方法
JP2971594B2 (ja) 半導体集積回路装置
JPH0567708A (ja) 半導体集積回路のパツケージ方法
JPH04278548A (ja) 樹脂封止型半導体装置
JPH0650749B2 (ja) 半導体装置及びその製造方法
JPH05211268A (ja) 半導体装置
KR0138301B1 (ko) 리드 온 칩(loc) 구조의 패키지
JPH05152495A (ja) 半導体装置
JPH05299569A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置
JPH05206321A (ja) 半導体パッケージ