JPH0650749B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0650749B2
JPH0650749B2 JP1163686A JP16368689A JPH0650749B2 JP H0650749 B2 JPH0650749 B2 JP H0650749B2 JP 1163686 A JP1163686 A JP 1163686A JP 16368689 A JP16368689 A JP 16368689A JP H0650749 B2 JPH0650749 B2 JP H0650749B2
Authority
JP
Japan
Prior art keywords
frame
chip
semiconductor device
resin
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1163686A
Other languages
English (en)
Other versions
JPH0330344A (ja
Inventor
和久 池ノ上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1163686A priority Critical patent/JPH0650749B2/ja
Priority to EP90110621A priority patent/EP0410116B1/en
Priority to DE69022146T priority patent/DE69022146T2/de
Priority to KR1019900009628A priority patent/KR930009014B1/ko
Publication of JPH0330344A publication Critical patent/JPH0330344A/ja
Priority to US07/905,208 priority patent/US5278101A/en
Publication of JPH0650749B2 publication Critical patent/JPH0650749B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/442—Shapes or dispositions of multiple leadframes in a single chip
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/415—Leadframe inner leads serving as die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/456—Materials
    • H10W70/458—Materials of insulating layers on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、第１のフレームであるベッド部にマウントさ
れた半導体チップを有し、第２のフレームのリード部分
の一部が前記チップ上に位置する半導体装置及びその製
造方法に関する。
（従来の技術） この種のものは、チップ上ボンディングとして提案され
ている。第２図にその平面図を示す。即ち、リードフレ
ーム１の一部が半導体チップ２上に位置し、半導体チッ
プ２のボンディングパッド３とリードフレーム１がボン
ディングワイヤー４により接続されている。
このものは、最近大形化されつつつあるチップ２を有す
る装置本体５を、比較的小形の封止樹脂パッケージ内に
収納できるようにするために、上記のような構成とする
のである。
（発明が解決しようとする課題） 上記チップ上ボンディングを行う場合の問題点を以上に
記す。
ボンディング時の荷重がチップ２に加わり、チップ表面
のパッシベーション膜にクラックが生じ、耐湿性の低下
をもたらし、クラックが内部まで入れば素子を破壊して
しまう。これらにより信頼性の低下、歩留りの低下をま
ねくことになる。これらの問題点を回避するためにチッ
プ表面にポリイシド膜等をコーティングし衝撃を緩和す
る方法が考えられるが、十分な緩衝作用を期待するに
は、上記ポリイミドを厚く塗布する必要があり、厚く塗
布した場合にはポリイミドの応力によりウェハーが反
り、裏面ラップ、ブレード等で別の問題を生じ、得策で
はない。またチップ２上のリードフレーム１部分の裏面
にポリイミドテープを貼り付け、衝撃を緩和する方法も
考えられる。しかしリードフレーム間がポリイミドテー
プで接続されている為、ピン間でリークする可能性があ
り、信頼性を低下する。即ち樹脂封止半導体装置での水
の浸入経路は、モールド樹脂、リードフレームの界面で
ある。ポリイミド、モールド樹脂界面でも水の浸入経路
となり、リークする可能性は高い。
本発明は、チップ上ボンディングに於て、ボンディング
時の衝撃を緩和するものでありながら、歩留り、信頼性
を向上することを目的とする。
［発明の構成］ （課題を解決するための手段と作用） 本発明は、第１のフレームであるベッド部にマウトされ
た半導体チップを有し、第２のフレームのリード部分の
一部が前記チップ上に位置する半導体装置において、ボ
ンディングワイヤーが接続される各リード部分のチップ
対向面にそれぞれ衝撃緩衝体が接着され、前記リード部
分がボンディングワイヤーにより前記チップと接続され
た装置本体を有し、該本体が樹脂封止されたことを特徴
とする半導体装置である。
また本発明は、第１のフレームであるベッド部にマウン
トされた半導体チップを有し、第２のフレームのリード
部分の一部が前記チップ上に位置する半導体装置の製造
方法において、前記第２のフレームは、板状のフレーム
材料の一面側の一部に予め衝撃緩衝体を接着し、この部
分を含み前記フレーム材料をプレスにて打ち抜き、前記
チップに接する付近にのみ衝撃緩衝体が付いたフレーム
として形成するものであることを特徴とする半導体装置
の製造方法である。
即ち本発明は、フレーム材料に対し、あらかじめリード
フレームのボンディング部を含む所に、例えばポリイミ
ドテープを接着し、このようなフレーム材料をプレスに
て打ち抜き、リードフレームを作る。この方法によりボ
ンディング部の裏面（リードフレームのチップ対向面）
のみにポリイミドテープ等の緩衝体が接着されたリード
フレームを作ることができる。このフレームを使用して
組み立てを行うことで、ボンディング時の衝撃緩和が行
なえ、また緩衝体は独立してそれぞれピン（リード部
分）に設けられるため、ピン時リークの原因となる水等
の浸入経路がピン間に形成されず、ピン間リークを防げ
るものである。
（実施例） 以下図面を参照して本発明の一実施例を説明する。第１
図は同実施例を得る工程図であるが、これは第２図のも
のと対応させた場合の例であるから、対応箇所には同一
符号を用いる。まず第１図(a)に示す如く、板状のリー
ドフレーム材料（４２アロイ，Ｃｕ等）１の裏面の一部
に、衝撃緩衝体としてのポリイミドテープ１１を接着す
る。次に従来より用いられているプレス加工により、ポ
リイミドテープ付フレーム材料１を打ち抜き、第１図
(b)のような形状のリードフレームを得る。即ちこれ
は、リードフレームのボンディングする部分付近にのみ
ポリイミドテープ１１がついたリードフレームである。
次に第１図(c)の如く、ベッド部にチップ２がマウント
された別のフレーム１２とリードフレーム１とを、スポ
ット溶接により接着する。第１図(c)では、ポリイミド
テープ１１がリードフレーム１のリード部の下側に配置
された平面図、つまりポリイミドテープ１１がリードフ
レーム１のリード部とチップ２との間に配置された図が
示されている。そしてリードフレーム１のリード部の先
端部上とチップ２のパッド３とをボンディングワイヤー
４で接続する。第１図(d)は、このようにして形成され
た第１図(c)の装置本体５の部分の断面図である。その
後この装置本体５を樹脂封止するものである。
上記実施例によれば、リードフレーム１に付いた緩衝用
テープ１１により、チップ上ボンディング時の衝撃によ
るチップ２の破壊を防ぐことができる。しかも緩衝体１
１がフレーム１側に付いている為、半導体チップ２側の
対策を必要としない。またフレームの内ボンディングす
る各部分のそれぞれの裏面のみに独立して緩衝体１１が
付いているので、前述のポリイミドテープをフレーム下
に後から貼る方法で生じるピン間リークの問題が全く生
じない。これは、フレーム裏面にあらかじめポリイミド
テープを貼ってからプレスする為、セルフアラインで所
定の場所のみフレーム裏面にポリイミドが付いたフレー
ムが作成できるためである。
なお本発明は上記実施例に限られず種々の応用が可能で
ある。例えば本実施例に於て衝撃緩衝材としてポリイミ
ドテープを使用したが、特にこれに限定することなく絶
縁性の樹脂等の緩衝体ならよく、たとえばエポキシ樹脂
等でもよい。またフレームへの接着方法についても印刷
法によりポリイミド等を付けてもよい。またフレーム材
のプレス法は、バリが出ないように裏面即ちポリイミド
テープ等の緩衝体側から打ち抜くのがよい。
［発明の効果］ 以上説明した如く本発明によれば、チップ上ボンディン
グにおいて、ボンディング部の衝撃を緩和し、かつ歩留
り、信頼性の向上等が図れるものである。
【図面の簡単な説明】
第１図は本発明の一実施例を得る工程図、第２図は従来
装置の平面図である。 １……リードフレーム（フレーム材料）、２……半導体
チップ、３……ボンディングパッド、４……ボンディン
グワイヤ、５……装置本体、１１……ポリイミドテープ
（衝撃緩衝体）、１２……ベッド部付フレーム。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】第１のフレームであるベッド部にマウント
    された半導体チップを有し、第２のフレームのリード部
    分の一部が前記チップ上に位置する半導体装置におい
    て、ボンディングワイヤーが接続される各リード部分の
    チップ対向面にそれぞれ衝撃緩衝体が接着され、前記リ
    ード部分がボンディングワイヤーにより前記チップと接
    続された装置本体を有し、該本体が樹脂封止されたこと
    を特徴とする半導体装置。
  2. 【請求項２】前記緩衝体が樹脂であることを特徴とする
    請求項１に記載の半導体装置。
  3. 【請求項３】第１のフレームであるベッド部にマウント
    された半導体チップを有し、第２のフレームのリード部
    分の一部が前記チップ上に位置する半導体装置の製造方
    法において、前記第２のフレームは、板状のフレーム材
    料の一面側の一部に予め衝撃緩衝体を接着し、この部分
    を含み前記フレーム材料をプレスにて打ち抜き、前記チ
    ップに接する付近にのみ衝撃緩衝体が付いたフレームと
    して形成するものであることを特徴とする半導体装置の
    製造方法。
  4. 【請求項４】前記緩衝体は樹脂であり、その接着は、樹
    脂を接着剤によりフレーム材料に接着するものであるこ
    とを特徴とする請求項３に記載の半導体装置の製造方
    法。
  5. 【請求項５】前記緩衝体は樹脂であり、該樹脂をフレー
    ム材料に印刷するものであることを特徴とする請求項３
    に記載の半導体装置の製造方法。
  6. 【請求項６】前記プレス打ち抜きは、フレーム材料の衝
    撃緩衝体接着面側から非接着面側へ行なうものであるこ
    とを特徴とする請求項３に記載の半導体装置の製造方
    法。
JP1163686A 1989-06-28 1989-06-28 半導体装置及びその製造方法 Expired - Fee Related JPH0650749B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1163686A JPH0650749B2 (ja) 1989-06-28 1989-06-28 半導体装置及びその製造方法
EP90110621A EP0410116B1 (en) 1989-06-28 1990-06-05 Method of manufacturing a wire-bonded semiconductor device
DE69022146T DE69022146T2 (de) 1989-06-28 1990-06-05 Verfahren zur Herstellung einer Halbleiteranordnung durch "Wire-bonding".
KR1019900009628A KR930009014B1 (ko) 1989-06-28 1990-06-28 반도체장치 및 그 제조방법
US07/905,208 US5278101A (en) 1989-06-28 1992-06-26 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1163686A JPH0650749B2 (ja) 1989-06-28 1989-06-28 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0330344A JPH0330344A (ja) 1991-02-08
JPH0650749B2 true JPH0650749B2 (ja) 1994-06-29

Family

ID=15778670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1163686A Expired - Fee Related JPH0650749B2 (ja) 1989-06-28 1989-06-28 半導体装置及びその製造方法

Country Status (4)

Country Link
EP (1) EP0410116B1 (ja)
JP (1) JPH0650749B2 (ja)
KR (1) KR930009014B1 (ja)
DE (1) DE69022146T2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693469B2 (ja) * 1989-11-28 1994-11-16 株式会社東芝 樹脂封止型半導体装置
US9859680B2 (en) 2013-12-17 2018-01-02 Lasermax, Inc. Shock resistant laser module

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5966157A (ja) * 1982-10-08 1984-04-14 Fujitsu Ltd 半導体装置及びその製造方法
JP2522524B2 (ja) * 1988-08-06 1996-08-07 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0410116A3 (en) 1992-05-06
DE69022146D1 (de) 1995-10-12
JPH0330344A (ja) 1991-02-08
EP0410116B1 (en) 1995-09-06
EP0410116A2 (en) 1991-01-30
KR930009014B1 (ko) 1993-09-18
DE69022146T2 (de) 1996-03-21
KR910001958A (ko) 1991-01-31

Similar Documents

Publication Publication Date Title
US6005286A (en) Increasing the gap between a lead frame and a semiconductor die
JPH02278740A (ja) 半導体装置のパッケージング方法
US5278101A (en) Semiconductor device and method for manufacturing the same
JPH098186A (ja) 半導体集積回路装置およびその製造方法
WO1999049512A1 (en) Semiconductor device and method of manufacturing the same
JPH0650749B2 (ja) 半導体装置及びその製造方法
JP3682468B2 (ja) 半導体集積回路装置
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JPH1140601A (ja) 半導体装置の構造
JP3510520B2 (ja) 半導体パッケージ及びその製造方法
JPH09326463A (ja) 樹脂封止型半導体装置
US6258621B1 (en) Method of fabricating a semiconductor device having insulating tape interposed between chip and chip support
JPS5948947A (ja) 半導体装置
JPH0366152A (ja) 半導体集積回路モジュール
JP3406147B2 (ja) 半導体装置
JPS63107152A (ja) 樹脂封止型電子部品
JPS60113932A (ja) 樹脂封止半導体装置の組立方法
JP2964614B2 (ja) 樹脂封止型半導体装置の製造装置
JPH05283445A (ja) 樹脂封止型半導体装置
JPH08288324A (ja) 樹脂封止型半導体装置及びその製造方法
JP3151323B2 (ja) 半導体装置及びその製造方法
JPH0637221A (ja) 樹脂封止型半導体装置
JPH1012797A (ja) リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置及びその製造方法
JPH0870089A (ja) 半導体装置及びその製造方法
JPS63236353A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees