JPH09326636A - 発振器 - Google Patents

Abstract

(57)【要約】 【課題】 簡単な回路構成で安定な発振動作を行うこと
ができる発振器を提供すること。 【解決手段】 第１の移相回路１と、第１の反転増幅器
２と、第２の移相回路３と、第２の反転増幅器４と、第
３の反転増幅器５とを縦続接続し、最終段の出力を初段
の入力側に帰還させることにより発振器を構成する。第
１および第２の移相回路１、３のそれぞれは、可変抵抗
とキャパシタとからなる２つのローパスフィルタを縦続
接続して構成され、可変抵抗はＣＭＯＳ構造を有してい
る。第１の反転増幅器２は、ＣＭＯＳのインバータ回路
と抵抗とを含んで構成され、第２および第３の反転増幅
器も同様に構成される。第１および第２の移相回路１、
３は合計で４段のローパスフィルタを縦続接続してお
り、信号の減衰が少なく、したがって第１〜第３の反転
増幅器の増幅度を高くする必要がない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、正弦波発振を行う
移相型の発振器に関する。

【０００２】

【従来の技術および発明が解決しようとする課題】ウィ
ーンブリッジ発振回路や移相発振回路などのＣＲ回路を
用いた正弦波発振回路が従来より知られている。

【０００３】図４は移相発振回路の原理を説明するため
のブロック構成図である。同図に示す移相回路２０１
は、所定周波数の入力信号の位相を１８０°シフトさせ
て出力し、反転増幅器２０２はさらに１８０°位相をシ
フトさせる。したがって、移相回路２０１と反転増幅器
２０２を合わせた位相シフト量は所定周波数において３
６０°となり、この周波数で発振動作が行われる。

【０００４】図５は従来の移相発振回路の詳細構成を示
す回路図である。同図に示す移相回路２０１は、キャパ
シタと抵抗とからなるハイパスフィルタを３段縦続接続
して構成される。反転増幅器２０２は、エミッタ接地構
成のトランジスタ２０３と、トランジスタ２０３にバイ
アスを与えるためのバイアス回路２０５とを含んで構成
され、反転増幅器２０２の出力は移相回路２０１の入力
側に帰還されている。

【０００５】図５に示す移相回路２０１に入力された信
号は、移相回路２０１を通過する間に減衰することか
ら、その減衰を補うべく反転増幅器２０２で十分な利得
を稼ぐ必要がある。このため、発振出力が不安定になる
おそれがあり、特に、自動利得制御（ＡＧＣ）回路を付
加して出力振幅を安定させる場合であっても、制御が難
しいという問題があった。

【０００６】本発明は、このような点に鑑みて創作され
たものであり、その目的は安定した発振動作を行うこと
ができる発振器を提供することにある。

【０００７】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１および２の発振器は、それぞれローパ
スフィルタを２段縦続接続して第１および第２の移相回
路を構成する。ローパスフィルタは、第１および第２の
移相回路を合わせて合計で４段縦続接続されるため、従
来の発振器のように３段縦続接続する場合に比べて、信
号が第１および第２の移相回路を通過する間に減衰する
割合が少なくなり、第１〜第３の反転増幅器の各増幅度
を大きくする必要がなくなる。

【０００８】請求項３の発振器は、第１〜第３の増幅器
をそれぞれソース接地構成のＦＥＴを含んで構成する。

【０００９】請求項４の発振器は、第１および第２の移
相回路に含まれる抵抗の少なくとも一つを、ＦＥＴのチ
ャネル抵抗を利用した可変抵抗により構成し、この可変
抵抗の抵抗値をゲート電圧に応じて可変して発振周波数
を変更する。

【００１０】請求項５の発振器は、構成部品をＦＥＴの
製造プロセスによって半導体基板上に一体形成する。

【００１１】請求項６の発振器は、第１〜第３の反転増
幅器をＣＭＯＳインバータ回路を含んで構成する。

【００１２】請求項７の発振器は、第１および第２の移
相回路に含まれる抵抗の少なくとも一つを、ＣＭＯＳ回
路のチャネル抵抗を利用した可変抵抗により構成し、こ
の可変抵抗の抵抗値をゲート電圧に応じて可変させて発
振周波数を変更する。

【００１３】請求項８の発振器は、構成部品をＣＭＯＳ
の製造プロセスによって半導体基板上に一体形成する。

【００１４】請求項９の発振器は、半導体基板上に抵抗
を形成すると寄生容量が発生するため、この寄生容量を
予め考慮に入れてキャパシタの容量を設定することで、
寄生容量による悪影響を防止する。

【００１５】請求項１０の発振器は、第１および第２の
移相回路内のハイパスフィルタを構成するキャパシタを
用いて、第１および第２の移相回路内を通過する信号か
ら直流成分を除去する。これにより、直流成分を除去す
るためのキャパシタが不要となる。

【００１６】

【発明の実施の形態】以下、本発明を適用した一実施形
態について、図面を参照しながら具体的に説明する。

【００１７】−第１の実施形態− 図１は本発明に係る発振器の第１の実施形態の詳細構成
を示す回路図である。同図に示す発振器は、第１の移相
回路１と、第１の反転増幅器２と、第２の移相回路３
と、第２の反転増幅器４と、第３の反転増幅器５と、利
得制御回路（ＡＧＣ回路）６とを縦続接続して構成され
る。

【００１８】第１の移相回路１は、可変抵抗１３とキャ
パシタとからなる２つのローパスフィルタ１１と１２を
縦続接続して構成され、同様に第２の移相回路３は、可
変抵抗１３とキャパシタとからなる２つのローパスフィ
ルタ３１と３２を縦続接続して構成される。可変抵抗１
３はＣＭＯＳ構造を有し、入力端子Ｉ、出力端子Ｏおよ
び制御端子Ｃを備えており、制御端子Ｃの電圧レベルに
応じて入出力端子間の抵抗値が調整される。各制御端子
Ｃの電圧レベルは分圧回路７内の可変抵抗７１の抵抗値
により決定される。

【００１９】図２は図１に示した可変抵抗１３の内部構
成の一例を示す回路図である。同図に示すように、可変
抵抗１３は例えば、ＣＭＯＳインバータ回路１０１と、
抵抗１０２および１０３と、対向接続されたｎＭＯＳ−
ＦＥＴ１０４およびｐＭＯＳ−ＦＥＴ１０５とを含んで
構成されており、抵抗１０２の一方端とｐＭＯＳ−ＦＥ
Ｔ１０５のゲート端子には制御端子Ｃが接続され、ＣＭ
ＯＳインバータ回路１０１の出力端子にはｎＭＯＳ−Ｆ
ＥＴ１０４のゲート端子と抵抗１０３の一方端が接続さ
れている。また、ｎＭＯＳ−ＦＥＴ１０４およびｐＭＯ
Ｓ−ＦＥＴ１０５のソース・ドレイン間には入力端子Ｉ
と出力端子Ｏが接続されている。ＣＭＯＳインバータ回
路１０１と２つの抵抗１０２、１０３によって反転増幅
器が構成されている。

【００２０】図２において、制御端子Ｃの電圧レベルが
高いほど、入力端子Ｉと出力端子Ｏ間は電流が流れにく
くなり、入出力端子間の抵抗値は大きくなる。すなわ
ち、制御端子Ｃの電圧レベルを制御することにより、入
出力端子間の抵抗値を連続的に変化させることができ、
入出力端子間を可変抵抗として利用することができる。

【００２１】図１に示す第１の反転増幅器２は、ＣＭＯ
Ｓのインバータ回路２１と抵抗２２、２３とを含んで構
成され、抵抗２２と抵抗２３との抵抗比により増幅度が
決定される。第２および第３の反転増幅器４、５も第１
の反転増幅器２と同様に構成され、第２の反転増幅器４
の増幅度は抵抗４２と抵抗４３との抵抗比により決定さ
れ、第３の反転増幅器５の増幅度は抵抗５２と抵抗５３
との抵抗比により決定される。第３の反転増幅器５の出
力は発振出力として外部に取り出されるとともに、第１
の移相回路１の入力側に帰還されている。なお、第１の
移相回路１と第１の反転増幅器２との間に接続されるキ
ャパシタ８１と、第２の移相回路３と第２の反転増幅器
４との間に接続されるキャパシタ８２は、信号に含まれ
る直流成分をカットするためのものである。

【００２２】ＡＧＣ回路６は、直流カット用のキャパシ
タ６１、６２と、ＣＭＯＳのインバータ回路６３と、抵
抗６４、６５と、半波整流用のダイオード６６と、抵抗
６７およびキャパシタ６８からなる積分回路と、可変抵
抗６９とを含んで構成され、可変抵抗６９は例えば可変
抵抗１３と同様にＣＭＯＳ構造を有している。

【００２３】次に、図１のように構成された発振器の動
作を説明する。第３の反転増幅器５から出力された帰還
信号は第１の移相回路１に入力されて所定量だけ位相が
シフトされる。第１の反転増幅器２は、第１の移相回路
１を通過する間に生じた信号の減衰分を補うために抵抗
２２と抵抗２３との抵抗比で定まる増幅度で信号を反転
増幅する。第２の移相回路３は、第１の反転増幅器２の
出力信号の位相を所定量だけシフトさせる。第２の反転
増幅器４は、第２の移相回路３を通過する間に生じた信
号の減衰分を補うために抵抗４２と抵抗４３との抵抗比
で定まる増幅度で信号を反転増幅する。第３の反転増幅
器５は、第２の反転増幅器４の出力をさらに反転増幅し
て出力するとともに、この出力信号を第１の移相回路１
の入力側に帰還させる。

【００２４】第１、第２および第３の反転増幅器２、
４、５の全体によって位相が反転されるため、第１の移
相回路１と第２の移相回路３とを合わせた位相シフト量
の合計が１８０°となる周波数において、帰還ループを
介して一巡した信号の位相シフト量が３６０°になる。
したがって、この周波数において第１および第２の移相
回路１、３を通過する間に生じた信号の減衰分や構成素
子間の接続において生じる損失等を第１〜第３の反転増
幅器２、４、５で補って帰還ループのループゲインを１
以上にすれば、安定に発振動作が維持される。

【００２５】また、分圧回路７内の可変抵抗７１の抵抗
値を調整することにより、第１の移相回路１と第２の移
相回路３とを合わせた位相シフト量の合計が１８０°と
なる周波数を変えることができるため、発振周波数をあ
る範囲で任意に変更することができる。

【００２６】ＡＧＣ回路６は、抵抗６４と抵抗６５との
抵抗比により定まる増幅度で第３の反転増幅器５の出力
を反転増幅した後にダイオード６６で半波整流し、抵抗
６７とキャパシタ６８とからなる積分回路を介して可変
抵抗６９の抵抗値を調整する。可変抵抗６９は抵抗５３
と並列接続されているため、可変抵抗６９の抵抗値に応
じて第３の反転増幅器５の増幅度が調整される。したが
って、発振器の発振出力である第３の反転増幅器５の出
力が変動しても、その変動を抑制する方向に可変抵抗６
９の抵抗値を調整することで、発振出力の振幅は常に一
定レベルに維持される。

【００２７】このように、第１の実施形態の発振器は、
それぞれ２つのローパスフィルタ１１と１２、あるいは
３１と３２を縦続接続して構成される第１および第２の
移相回路１、３と、第１〜第３の反転増幅器２、４、５
とを備えるため、第１および第２の移相回路１、３を合
わせた位相シフト量が１８０°となる周波数で発振動作
を行わせることができる。

【００２８】また、第１および第２の移相回路１、３
は、ローパスフィルタを合計で４段使用しており、図５
に示した従来例のように３段のハイパスフィルタ（ロー
パスフィルタでも同じ）を使用する場合に比べて使用す
るフィルタの段数が多い。このため、従来よりも移相回
路１、３の全体で生じる信号の減衰量を少なくすること
ができる。

【００２９】また、３つの反転増幅器２、４、５を用い
ているため１段あたりの増幅度を小さくすることがで
き、第３の反転増幅器５に対してＡＧＣ回路６による利
得制御を行う場合であっても、制御電圧が変動したとき
に帰還ループの利得が大きく変化して発振が不安定にな
ることを防止することができる。

【００３０】また、移相回路１、３のそれぞれの後段に
第１あるいは第２の反転増幅器２、４が接続されてお
り、これらの反転増幅器２、４はバッファとしても機能
することから、２つの移相回路１、３での位相シフト量
の合計を計算をする際に２次のローパスフィルタの位相
シフト量をそれぞれ求めて加え合わせるだけでよく、回
路設計が容易となる。

【００３１】また、第１の実施形態の発振器は、ローパ
スフィルタ１１、１２、３１、３２内の可変抵抗１３や
ＡＧＣ回路６内の可変抵抗６９を含めて発振回路全体を
ＣＭＯＳプロセスで形成することができるため、発振器
全体の半導体基板上への集積化が容易となる。

【００３２】ところで、ローパスフィルタ１１、１２、
３１、３２内の可変抵抗１３を半導体基板上にＣＭＯＳ
プロセスで形成した場合には寄生容量が生じるが、図１
に示す発振器では、寄生容量を予め考慮に入れてローパ
スフィルタ内のキャパシタの容量を決定することによ
り、寄生容量が発振器の電気的特性に与える影響を相殺
することができる。

【００３３】なお、上記第１の実施形態では、第１およ
び第２の移相回路１、３の具体的構成としてローパスフ
ィルタを縦続接続する例を説明したが、ハイパスフィル
タを縦続接続して第１および第２の移相回路１、３を構
成してもよい。

【００３４】−第２の実施形態− 図３は発振器の第２の実施形態の詳細構成を示す回路図
である。同図に示す発振器は、第１の実施形態の発振器
と同様に、第１の移相回路１と、第１の反転増幅器２
と、第２の移相回路３と、第２の反転増幅器４と、第３
の反転増幅器５と、ＡＧＣ回路６とを縦続接続して構成
される。

【００３５】第１および第２の移相回路１、３のそれぞ
れは、キャパシタと可変抵抗１６とからなる２つのハイ
パスフィルタを縦続接続して構成され、可変抵抗１６は
ＦＥＴのチャネル抵抗を用いて構成される。各ＦＥＴの
ゲート端子の電圧レベルは、可変抵抗７１の抵抗値によ
り決定される。また、各ＦＥＴのソース端子には、ソー
ス接地構成のＦＥＴ８３のドレイン端子が接続され、こ
のＦＥＴ８３のゲート端子はドレイン端子と直接接続さ
れるとともに、キャパシタ８４を介して接地されてい
る。このような接続により、ＦＥＴ８３のドレイン端子
電圧は略一定に維持される。一方、ＡＧＣ回路６は、Ｆ
ＥＴ６０１、６０２と、抵抗６０３、６０４、６０５
と、ダイオード６０６と、キャパシタ６０７、６０８と
を含んで構成され、第３の反転増幅器５の出力が変動す
ると、その変動を抑制する方向に可変抵抗となるＦＥＴ
６０１のソース・ドレイン間の抵抗が制御される。

【００３６】図３に示す発振器において、ＦＥＴ８３の
ドレイン端子電圧は略一定であり、また、移相回路１、
３内の各ＦＥＴ１６のソース端子電圧とドレイン端子電
圧はほぼ等しいため、第１および第２の反転増幅器２、
４内のＦＥＴ２４、４４のゲート端子電圧はＦＥＴ８３
のドレイン端子電圧とほぼ等しくなる。したがって、Ｆ
ＥＴ２４、４４のゲート端子側にバイアス設定回路を設
けなくても、ＦＥＴ２４、４４に所定のゲート電圧を印
加することができ、別にバイアス回路を設ける場合に比
べて発振器の回路構成を簡略化できる。

【００３７】また、図３に示す発振器では、第１および
第２の移相回路１、３内のハイパスフィルタを構成する
キャパシタを用いて発振信号に含まれる直流成分を除去
するため、直流成分除去用の別個のキャパシタが不要と
なり、部品数を削減できる。

【００３８】また、それ以外の特徴、すなわち、移相回
路１、３の全体で生じる信号の減衰量を少なくすること
ができる、反転増幅器２、４、５の１段あたりの増幅度
を小さくしたためＡＧＣ回路６による利得制御を行う場
合であっても帰還ループの利得が大きく変化して発振が
不安定になることを防止することができる、回路設計が
容易となるといった利点については図１に示した第１の
実施形態の発振器と同じである。

【００３９】上記第２の実施形態では、第１および第２
の移相回路１、３の具体的構成としてハイパスフィルタ
を縦続接続した例を説明したが、ローパスフィルタを縦
続接続して第１および第２の移相回路１、３を構成して
もよい。

【００４０】

【発明の効果】以上詳細に説明したように、本発明によ
れば、２つのローパスフィルタあるいはハイパスフィル
タをそれぞれ縦続接続することにより第１および第２の
移相回路を構成するため、第１および第２の移相回路を
通過することによる信号の減衰を少なくすることができ
る。したがって、第１〜第３の反転増幅器での増幅度を
高くする必要がなくなり、安定した発振動作を行わせる
ことができる。

【００４１】また、第１〜第３の反転増幅器をソース接
地構成のＦＥＴを含んで構成したり、ＣＭＯＳインバー
タ回路を含んで構成すると、発振器を構成するすべての
構成部品をＦＥＴあるいはＣＭＯＳの製造プロセスを用
いて半導体基板上に一体形成でき、集積化によるコスト
削減や小型化が図れる。

【図面の簡単な説明】

【図１】発振器の第１の実施形態の詳細構成を示す回路
図である。

【図２】図１に示した可変抵抗の内部構成を示す回路図
である。

【図３】発振器の第２の実施形態の詳細構成を示す回路
図である。

【図４】移相発振回路のブロック構成図である。

【図５】従来の移相発振回路の詳細構成を示す回路図で
ある。

【符号の説明】

１ 第１の移相回路 ２ 第１の反転増幅器 ３ 第２の移相回路 ４ 第２の反転増幅器 ５ 第３の反転増幅器 ６ 利得制御回路（ＡＧＣ回路）

Claims (10)

【特許請求の範囲】
1. 【請求項１】 キャパシタおよび抵抗からなるローパス
   フィルタを２段縦続接続した第１および第２の移相回路
   と、 前記第１および第２の移相回路の間に接続された第１の
   反転増幅器と、 前記第２の移相回路の後段に接続された第２の反転増幅
   器と、 前記第２の反転増幅器の出力を反転増幅して前記第１の
   移相回路の入力側に帰還させる第３の反転増幅器とを備
   え、 前記第１および第２の移相回路を合わせた位相シフト量
   の合計が１８０°となる周波数で発振動作を行うことを
   特徴とする発振器。
2. 【請求項２】 キャパシタおよび抵抗からなるハイパス
   フィルタを２段縦続接続した第１および第２の移相回路
   と、 前記第１および第２の移相回路の間に接続された第１の
   反転増幅器と、 前記第２の移相回路の後段に接続された第２の反転増幅
   器と、 前記第２の反転増幅器の出力を反転増幅して前記第１の
   移相回路の入力側に帰還させる第３の反転増幅器とを備
   え、 前記第１および第２の移相回路を合わせた位相シフト量
   の合計が１８０°となる周波数で発振動作を行うことを
   特徴とする発振器。
3. 【請求項３】 請求項１または２において、 前記第１、第２および第３の反転増幅器のそれぞれはソ
   ース接地構成のＦＥＴを含んで構成されることを特徴と
   する発振器。
4. 【請求項４】 請求項３において、 前記第１および第２の移相回路に含まれる前記抵抗の少
   なくとも１つをＦＥＴのチャネル抵抗を利用した可変抵
   抗により構成し、前記ＦＥＴのゲート電圧に応じて前記
   可変抵抗の抵抗値を可変することにより発振周波数を変
   更可能にしたことを特徴とする発振器。
5. 【請求項５】 請求項３または４において、 構成部品をＦＥＴの製造プロセスによって半導体基板上
   に一体形成することを特徴とする発振器。
6. 【請求項６】 請求項１または２において、 前記第１、第２および第３の反転増幅器のそれぞれはＣ
   ＭＯＳインバータ回路を含んで構成されることを特徴と
   する発振器。
7. 【請求項７】 請求項６において、 前記第１および第２の移相回路に含まれる前記抵抗の少
   なくとも１つを、ｐＭＯＳ−ＦＥＴおよびｎＭＯＳ−Ｆ
   ＥＴを組み合わせて各ＦＥＴのチャネル抵抗を利用した
   可変抵抗により構成し、前記ｐＭＯＳ−ＦＥＴおよび前
   記ｎＭＯＳ−ＦＥＴの各ゲート電圧に応じて前記可変抵
   抗の抵抗値を可変することにより発振周波数を変更可能
   にしたことを特徴とする発振器。
8. 【請求項８】 請求項６または７において、 構成部品をＣＭＯＳの製造プロセスによって半導体基板
   上に一体形成することを特徴とする発振器。
9. 【請求項９】 請求項１において、 前記第１および第２の移相回路に含まれる前記抵抗を半
   導体基板上に形成したときに生じる寄生容量を考慮に入
   れて前記キャパシタの容量を設定することを特徴とする
   発振器。
10. 【請求項１０】 請求項２において、 前記第１および第２の移相回路内の前記ハイパスフィル
    タを構成する前記キャパシタを用いて、前記第１および
    第２の反転増幅器に入力される信号の直流成分除去を行
    うことを特徴とする発振器。