JPH09330134A - 位相制御型交流電圧制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 入力電圧の急変に応答可能な位相制御型電圧
制御装置を提供する。 【解決手段】 負荷電圧検出手段９の出力をＣＰＵ手段
１０において、目標とする負荷の制御電圧と比較し、こ
の比較信号により基準電圧発生手段Ａ・７で基準電圧を
発生する。この基準電圧とランプ電圧発生手段５で発生
したランプ電圧とを、比較手段６で比較し、制御遅れ角
に対応した比較信号を形成し、この比較信号による制御
遅れ角によって、負荷１１に直列に接続された、不図示
のスイッチング素子を位相制御し、負荷電圧を目標とす
る制御電圧になるように制御する。ＣＰＵ手段１０は、
ライン入力の電圧，周波数及び目標とする負荷の制御電
圧に応じて、ランプ電圧発生手段５で発生するランプ電
圧の傾きが変わるように、基準電圧発生手段Ｂ・８への
入力を制御するので、入力電圧の急変に応答可能とな
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複写機やプリンタ
の原稿照明等に用いられる位相制御型の交流電圧制御装
置に関するものである。

【０００２】

【従来の技術】交流入力をトライアックやサイリスタな
どのスイッチング素子でスイッチングして負荷へ交流電
力を供給する装置において、所定の電力を得るために交
流入力電圧のゼロクロス点からの前記スイッチング素子
の導通開始角（制御遅れ角）を制御する位相制御が行な
われている。

【０００３】この種の制御回路は通常はハード回路で実
現されているが、かなり高価な物となっている。また近
年はマイクロプロセッサにて前述の構成を実現している
物もあり、マイクロプロセッサにて実現する場合には交
流入力のゼロクロスを外部の割込み端子に入力して、割
込み処理にて制御を行なう物も提案されてきている。

【０００４】更には割込み処理に依らずに種々の補正を
行なってのソフトウエア上の処理にて行なう構成も提案
されてきている。

【０００５】

【発明が解決しようとする課題】マイクロプロセッサ等
のＣＰＵにて前述の機能を実現する場合には以下の問題
が存在する。例えば特定の負荷の実効値電圧を制御する
際には、ソフトウエアの処理時間にての遅れや、負荷の
実効値電圧変換回路にても時定数が有るために回路的に
も遅れ要素が有ることで急峻な入力電圧変動には応答し
にくいものとなっている。

【０００６】更には、急峻な入力電圧変動に対しての応
答が、交流入力電圧や周波数によってや、負荷をどの電
圧で制御しているかによっても、変動時の補正量が異な
るためあらゆる条件にて電圧制御特性を満足させるのは
困難な場合が多い。

【０００７】本発明はこのような状況のもとでなされた
もので、入力電圧の急変に応答可能な、位相制御型交流
電圧制御装置を提供することを目的とするものである。

【０００８】

【課題を解決するための手段】前記目的を達成するた
め、本発明では位相制御型交流電圧制御装置を次の
（１）〜（５）のとおりに構成する。

【０００９】（１）負荷電圧を、目標とする負荷の制御
電圧と比較し、この比較信号により制御遅れ角を制御し
て前記負荷電圧を制御する位相制御型交流電圧制御装置
であって、前記制御遅れ角を、入力交流電圧および前記
目標とする負荷の制御電圧にもとづいて補正する補正手
段を有する位相制御型交流電圧制御装置。

【００１０】（２）補正手段は、入力交流電圧，目標と
する負荷の制御電圧および入力交流周波数にもとづいて
補正するものである前記（１）記載の位相制御型交流電
圧制御装置。

【００１１】（３）制御遅れ角は、ランプ電圧と基準電
圧の比較により生成する前記（１）または（２）記載の
位相制御型交流電圧制御装置。

【００１２】（４）補正手段はランプ電圧の傾きを補正
するものである前記（３）記載の位相制御型交流電圧制
御装置。

【００１３】（５）補正手段は基準電圧を補正するもの
である前記（３）記載の位相制御型交流電圧制御装置。

【００１４】

【発明の実施の形態】以下本発明の実施の形態を、位相
制御型交流電圧制御装置の実施例により詳しく説明す
る。なお本発明は実施例に示すような一般的な電源装置
に限らず、複写機，プリンタの原稿照明用電源装置、複
写機，プリンタ用高圧電源装置等の適宜の電源装置にお
いて実施することができる。また、負荷は抵抗に限らず
抵抗分の多い場合に同様に実施することができる。

【００１５】

【実施例】各実施例の説明に入る前に、交流の位相制御
について考察する。

【００１６】交流位相制御の場合、ＡＣライン入力電圧
の波形が正弦波であれば、抵抗負荷の実効値電圧を所定
の値に制御するときには以下の式に従う制御を必要とす
る。

【００１７】

【数１】

【００１８】前記の式によれば、ゼロクロス発生時から
時間ｔの遅延をかけた後にトライアック，サイリスタ等
のスイッチング素子をオンとすれば良い。

【００１９】図２は交流位相制御の説明図で、（ａ）に
回路を模式的に示し、（ｂ）に電源電圧（ライン入力電
圧），負荷電圧の波形を示す。図３は上記式をもとにし
て、ライン入力電圧を変化させた場合の負荷電圧の変化
の例を示したグラフである。ただし本グラフは、横軸は
時間ｔの代りにこれに相当する位相角である制御遅れ角
（度）で示し、縦軸は負荷の実効値電圧（Ｖ）で示して
おり、制御遅れ角は３６０°×ｔ／Ｔである。

【００２０】本グラフを利用してライン入力電圧が変化
した場合を見ると以下のようになる。

【００２１】Ａはライン入力電圧１００Ｖの場合に負荷
を実効値電圧８０Ｖに制御した制御遅れ角を示す。

【００２２】Ａ´はライン入力電圧８５Ｖの場合に負荷
を実効値電圧８０Ｖに制御した制御遅れ角を示す。

【００２３】Ｂはライン入力電圧１００Ｖの場合に負荷
を実効値電圧６０Ｖに制御した制御遅れ角を示す。

【００２４】Ｂ´はライン入力電圧８５Ｖの場合に負荷
を実効値電圧６０Ｖに制御した制御遅れ角を示す。

【００２５】Ｃはライン入力電圧１００Ｖの場合に負荷
を実効値電圧４０Ｖに制御した制御遅れ角を示す。

【００２６】Ｃ´はライン入力電圧８５Ｖの場合に負荷
を実効値電圧４０Ｖに制御した制御遅れ角を示す。

【００２７】ここでそれぞれの負荷の実効値電圧におい
て、入力電圧が１００Ｖから８５Ｖに変化した際に制御
遅れ角の変化する幅を見ると、変化する幅は負荷の実効
値電圧によって異なることが判る。このような例から、
電圧変動を考えた際にはライン入力電圧や負荷の制御電
圧（目標値）の状態により、電圧変動に対して負荷電圧
を一定にするために変化させる位相幅がそれぞれ異なる
ことが判る。以下では前述の内容を前提にして各実施例
を説明していく。

【００２８】（実施例１）図１は、実施例１である“位
相制御型交流電圧制御装置”のブロック図である。図示
のように、ライン入力１２はトランスＴ１を介してその
巻数比に対応した電圧をトランスＴ１の２次側に伝達す
る。トランスＴ１出力はライン電圧検出手段１，ライン
周波数検出手段２，ゼロクロス検知手段３にそれぞれ供
給される。ライン電圧検出手段１ではライン入力１２の
ＡＣ電圧に対応したＤ／Ｃ電圧を生成して、ＣＰＵ１０
における、アナログ電圧をＡ／Ｄ変換する端子ＡＤ１に
入力している。同時にライン電圧検出手段１は、演算手
段１３にも入力されている。

【００２９】ライン周波数検出手段２は、ライン入力１
２のＡＣの周波数に対応したＤＣ電圧をＣＰＵ１０にお
ける、アナログ電圧をＡ／Ｄ変換する端子ＡＤ２に入力
している。

【００３０】ゼロクロス検知手段３は、ライン入力１２
のＡＣのゼロクロスを検知してランプ電圧発生手段５に
入力する。ランプ電圧発生手段５は、ＣＰＵ１０の出力
ＯＵＴ２のデータにもとづいて基準電圧発生手段Ｂ・８
にて発生する電圧とライン電圧検出手段１の値を演算手
段１３に入力し算出した出力によって決まる所定の傾き
を持ち、且つ前記ゼロクロス検知手段３に同期したラン
プ電圧波形を生成している。

【００３１】ランプ電圧発生手段５の出力は比較手段６
の一方の入力端に供給され、比較手段６の他方の入力端
には、ＣＰＵ１０のＯＵＴ１の出力から基準電圧を生成
する基準電圧発生手段Ａ・７の出力が供給されている。
この両者の比較結果が比較手段６の出力となり負荷電圧
制御手段４に供給され、不図示のトライアックの制御遅
れ角が制御され抵抗負荷１１の電圧が制御されている。

【００３２】また図示はしていないが、負荷電圧制御手
段４は内部で比較手段６と電気的に絶縁されている。ま
た負荷１１の両端には、トランスＴ２を介し電圧変換回
路が、すなわち負荷電圧検出手段９が接続され、負荷１
１に印加されている電圧をＣＰＵ１０のＡＤ３端子に供
給し、ＣＰＵ１０の内部にて入力されたアナログ電圧を
Ａ／Ｄ変換している。

【００３３】電源１３は、ライン入力１２に接続され、
出力はＶｃｃ１としてＣＰＵ１０に供給されている。

【００３４】本実施例での負荷１１の電圧制御は、ＣＰ
Ｕ１０においてソフトウエア上にて処理されている。通
常の動作は、負荷１１両端の電圧を負荷電圧検出手段９
を介してＣＰＵ１０のＡＤ３端子に取り込み、Ａ／Ｄ変
換された負荷電圧に相当する値は、ＣＰＵ１０の内部に
て目標とする負荷の制御電圧と比較して比較の結果、制
御すべき位相角遅れ（制御遅れ角）に相当するディジタ
ルデータをＯＵＴ１端子より出力して基準電圧発生手段
Ａ・７にて電圧変換され、比較手段６にてランプ電圧発
生手段５のランプ電圧と比較してこの結果を基に、負荷
電圧制御手段４に供給し、このようにして負荷１１の印
加電圧がループ制御される。

【００３５】ここであるライン入力電圧にて負荷１１の
電圧制御を行なっている際に、ラインの入力電圧が低下
してしまったような状態を想定する。

【００３６】基本的な制御は前述のような制御手法をソ
フトウエア上で実現しているために通常の制御では瞬時
の変動に対しては応答しきれない。

【００３７】そこで本実施例では、ラインの入力電圧に
よってハード的にランプ電圧の傾きを変化させている
が、変動の際にも単にライン入力電圧に比例した変化だ
けでは良好な条件は満足されず、ランプ電圧の傾きを変
化させると同時に傾きの変化量も変化させている。

【００３８】本実施例では、変化させる条件としては、
ライン入力電圧検出手段１，ライン入力周波数検出手段
２，負荷の制御電圧（目標値）の各条件を使用して、Ｃ
ＰＵ１０内部にてソフト的に制御値を算出またはデータ
テーブル上からデータを引出してデータをＯＵＴ２を介
して基準電圧発生手段Ｂ・８にて電圧変換して、演算手
段１４にてライン入力電圧検出手段１と基準電圧発生手
段Ｂ・８の値からランプ電圧発生手段５のランプ電圧の
傾きを予め決定してから通常の動作モードに入る構成と
している。

【００３９】演算手段１４にては、基準電圧発生手段Ｂ
・８の値は、ライン入力電圧検出手段１から入力される
入力電圧に対応した値に所定のゲインを与えている。そ
して各種条件により入力電圧の変化によるランプ電圧の
傾きの変化量が変わるようになっている。

【００４０】たとえば、同じ入力電圧の変動であって
も、図３に示すように、負荷の制御電圧の値が大きい場
合の方が制御遅れ角の変化が大きくなる。よって、制御
電圧が大きい程ランプ電圧の傾きの変化量が大きくなる
ようにする。また、同じ入力電圧，負荷の制御電圧であ
っても、入力周波数によって、所要の制御遅れ角が変化
するので、入力周波数に応じてランプ電圧の傾きの変化
量が変わるようにする。

【００４１】図４には、ランプ電圧発生手段５及び比較
手段６の部分を中心にした動作波形を示している。図面
上ではランプ電圧発生手段５の出力波形を示している。

【００４２】ランプ電圧発生手段５にてはＡで示される
波形があるライン入力電圧にての動作波形を示し、Ａ´
はライン入力電圧が低下した際の動作波形を示す。この
場合入力電圧が低下した場合には、ランプ電圧の傾きが
大きくなるように変化している。

【００４３】また図３の下段には比較手段６の出力波形
を、ライン入力電圧と入力電圧が低下した場合の２つの
波形で示している。それぞれの波形は、上段のランプ電
圧Ａ，Ａ´と基準電圧発生手段Ａ・７の出力電圧Ｂの両
者を比較した結果である。

【００４４】これにより、ライン入力が急に変動した際
の応答が可能となり、たとえば複写機の動作時でも常に
安定した良好な画像を得ることが可能となる。

【００４５】また本実施例においては、基準電圧発生手
段Ａ，基準電圧発生手段ＢはＣＰＵ手段１０からのデー
タに応じて動作しているが、ＣＰＵ手段１０内に取り込
むことも可能である。

【００４６】（実施例２）図５は実施例２である“位相
制御型交流電圧制御装置”のブロック図である。実施例
１では、ランプ電圧発生手段５のランプ電圧の傾きを変
化させ且つ各種条件対応してこの傾きの変化量を可変し
ていたが、本実施例は、ランプ電圧の傾きは固定し、ラ
ンプ電圧と比較する基準電圧の方を変化させる例であ
る。

【００４７】基本的な動作については、実施例１と同じ
で、通常の動作は、負荷１１の両端の電圧を負荷電圧検
出手段９を介してＣＰＵ１０のＡＤ３端子に取り込み、
Ａ／Ｄ変換された負荷電圧に相当する値は、ＣＰＵ１０
の内部にて目標とする負荷の制御電圧と比較して比較の
結果、制御すべき制御遅れ角に相当するディジタルデー
タをＯＵＴ１端子より出力して基準電圧発生手段Ａ・７
にて電圧変換され、比較手段６にてランプ電圧発生手段
５のランプ電圧と比較してこの結果を基に、負荷電圧制
御手段４にて負荷１１の印加電圧がループ制御される形
となる。

【００４８】本実施例では、ランプ電圧発生手段５のラ
ンプ電圧の傾きは変化させずに、ランプ電圧と比較する
基準電圧の方を変化させている。すなわち、比較手段６
における、ランプ電圧発生手段５の入力端子とは別の入
力端子に演算手段Ａ・５２の出力を接続して、演算手段
Ａ・５２の入力の一方には、ライン電圧検出手段１の出
力と、ＣＰＵ１０からのデータを基準電圧変換手段Ｂ・
５４にて電圧変換した値とを演算手段Ｂ・５３にて演算
した値が入力して、ライン入力の急峻な変動に応答する
ようにしている。演算手段５３の一方の入力端子に、Ｃ
ＰＵ１０のＯＵＴ２端子からのデータに対応する基準電
圧が入力されているが、ここにライン入力電圧検出手段
１，ライン入力周波数検出手段２，負荷の制御電圧（目
標値）の各条件からＣＰＵ１０内部にて実施例１と同様
に求められた値が出力されている。このようにして、本
実施例においても、ライン入力の電圧急変に応答可能と
なる。

【００４９】

【発明の効果】以上説明したように、入力電圧の急変に
応答可能な、位相制御型交流電圧制御装置を提供するこ
とができる。

【図面の簡単な説明】

【図１】 実施例１のブロック図

【図２】 交流位相制御の説明図

【図３】 制御遅れ角と負荷の実効値電圧の関係を示す
図

【図４】 図１のランプ電圧発生手段５及び比較手段６
部の波形を示す図

【図５】 実施例２のブロック図

【符号の説明】

４ 負荷電圧制御手段 ６ 比較手段 １０ ＣＰＵ手段

Claims (5)

【特許請求の範囲】
1. 【請求項１】 負荷電圧を、目標とする負荷の制御電圧
   と比較し、この比較信号により制御遅れ角を制御して前
   記負荷電圧を制御する位相制御型交流電圧制御装置であ
   って、前記制御遅れ角を、入力交流電圧および前記目標
   とする負荷の制御電圧にもとづいて補正する補正手段を
   有することを特徴とする位相制御型交流電圧制御装置。
2. 【請求項２】 補正手段は、入力交流電圧，目標とする
   負荷の制御電圧および入力交流周波数にもとづいて補正
   するものであることを特徴とする請求項１記載の位相制
   御型交流電圧制御装置。
3. 【請求項３】 制御遅れ角は、ランプ電圧と基準電圧の
   比較により生成することを特徴とする請求項１または請
   求項２記載の位相制御型交流電圧制御装置。
4. 【請求項４】 補正手段はランプ電圧の傾きを補正する
   ものであることを特徴とする請求項３記載の位相制御型
   交流電圧制御装置。
5. 【請求項５】 補正手段は基準電圧を補正するものであ
   ることを特徴とする請求項３記載の位相制御型交流電圧
   制御装置。