JPH09330137A - 基準電圧発生回路及び基準電圧発生方法 - Google Patents
基準電圧発生回路及び基準電圧発生方法Info
- Publication number
- JPH09330137A JPH09330137A JP9082732A JP8273297A JPH09330137A JP H09330137 A JPH09330137 A JP H09330137A JP 9082732 A JP9082732 A JP 9082732A JP 8273297 A JP8273297 A JP 8273297A JP H09330137 A JPH09330137 A JP H09330137A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- reference voltage
- input terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 本発明は、製造ばらつきに対しても、影響さ
れ難い安定した基準電圧を発生する基準電圧発生装置及
び基準電圧発生方法を提供する事である。 【解決手段】 本発明は、トランジスタのベース／エミ
ッタ間に発生する電圧ＶＢＥ４と、抵抗Ｒ１に発生する
電圧との和によって基準電圧ＶＢＧを発生する際、抵抗
Ｒ１に流れる電流が、電流増幅率により変化するベース
／エミッタ間電圧ＶＢＥに影響されない様に、独立した
定電流手段Ｉ３を具備し、トランジスタのベース／エミ
ッタ間の電圧が該トランジスタの電流増幅率に依存する
動作に対し、電流増幅率依存の定電流手段Ｉ２で相殺し
た定電圧発生手段１１０とを有する事を特徴とする。
れ難い安定した基準電圧を発生する基準電圧発生装置及
び基準電圧発生方法を提供する事である。 【解決手段】 本発明は、トランジスタのベース／エミ
ッタ間に発生する電圧ＶＢＥ４と、抵抗Ｒ１に発生する
電圧との和によって基準電圧ＶＢＧを発生する際、抵抗
Ｒ１に流れる電流が、電流増幅率により変化するベース
／エミッタ間電圧ＶＢＥに影響されない様に、独立した
定電流手段Ｉ３を具備し、トランジスタのベース／エミ
ッタ間の電圧が該トランジスタの電流増幅率に依存する
動作に対し、電流増幅率依存の定電流手段Ｉ２で相殺し
た定電圧発生手段１１０とを有する事を特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路に
関し、特に基準電圧発生回路及び基準電圧発生方法に関
する。
関し、特に基準電圧発生回路及び基準電圧発生方法に関
する。
【０００２】
【従来の技術】従来技術を図を用いて詳細に説明する。
図５に従来方式の基準電圧発生回路を示した。図に示さ
れるように、従来の基準電圧発生回路は、トランジスタ
Ｑ１、Ｑ２及び抵抗Ｒ２より構成されたワイドラーカレ
ントミラー回路５００と、接点Ｎ１、Ｎ３にそれぞれ接
続された抵抗Ｒ１、Ｒ３と、これらの抵抗Ｒ１、R ３に
電流を供給する為の電流源Ｉと、基準電圧を出力する為
の出力端子ＶＢＧと接点Ｎ１、Ｎ３に接続された演算増
幅器（ＯＰアンプ）６００とから構成され、更に、出力
端子ＶＧＢと接点Ｎ２が接続されている。
図５に従来方式の基準電圧発生回路を示した。図に示さ
れるように、従来の基準電圧発生回路は、トランジスタ
Ｑ１、Ｑ２及び抵抗Ｒ２より構成されたワイドラーカレ
ントミラー回路５００と、接点Ｎ１、Ｎ３にそれぞれ接
続された抵抗Ｒ１、Ｒ３と、これらの抵抗Ｒ１、R ３に
電流を供給する為の電流源Ｉと、基準電圧を出力する為
の出力端子ＶＢＧと接点Ｎ１、Ｎ３に接続された演算増
幅器（ＯＰアンプ）６００とから構成され、更に、出力
端子ＶＧＢと接点Ｎ２が接続されている。
【０００３】通常、トランジスタＱ２のエミッタ面積は
トランジスタＱ１のエミッタ面積より大きくする。例え
ば４倍の数値で設計する。これらはトランジスタＱ２の
エミッタ面積をトランジスタＱ１のエミッタ面積の４倍
にするか又は抵抗Ｒ１の抵抗値を抵抗Ｒ２の抵抗値の４
倍にする。この倍率は２倍、或いは８倍、１６倍と仕様
により決める。ここではこの倍率は１より大きいＮ倍の
数字とする。
トランジスタＱ１のエミッタ面積より大きくする。例え
ば４倍の数値で設計する。これらはトランジスタＱ２の
エミッタ面積をトランジスタＱ１のエミッタ面積の４倍
にするか又は抵抗Ｒ１の抵抗値を抵抗Ｒ２の抵抗値の４
倍にする。この倍率は２倍、或いは８倍、１６倍と仕様
により決める。ここではこの倍率は１より大きいＮ倍の
数字とする。
【０００４】次に、この回路の動作を説明する。定電流
源Ｉより供給される電流は電流Ｉ１、Ｉ３と残余がＯＰ
アンプ６００に吸収される電流に分流する。ＯＰアンプ
６００の動作で電流１３がワイドラーカレントミラー回
路５００に供給され、電流Ｉ３とワイドラーカレントミ
ラー回路５００に制御された電流Ｉ１が抵抗Ｒ１に流れ
る。この為、抵抗Ｒ１にはＲ１×Ｉ１の電位差が発生す
る。
源Ｉより供給される電流は電流Ｉ１、Ｉ３と残余がＯＰ
アンプ６００に吸収される電流に分流する。ＯＰアンプ
６００の動作で電流１３がワイドラーカレントミラー回
路５００に供給され、電流Ｉ３とワイドラーカレントミ
ラー回路５００に制御された電流Ｉ１が抵抗Ｒ１に流れ
る。この為、抵抗Ｒ１にはＲ１×Ｉ１の電位差が発生す
る。
【０００５】また、接点Ｎ３の電位Ｖ３はトランジスタ
Ｑ１のベース／エミッタ間に発生する電位ＶＢＥ１にバ
イアスされ、ＯＰアンプ６００が電流源Ｉからの電流か
ら電流Ｉ１、Ｉ３を引いた残余の電流を吸収してＶ１と
Ｖ３とは同電位となるので、Ｖ１の電位もＶＢＥ１の値
になる。この為、基準電圧ＶＢＧ及びベース／エミッタ
間電圧ＶＢＥ１はそれぞれ（式１）及び（式２）で与え
られる。 ＶＢＧ＝Ｉ１×Ｒ１＋ＶＢＥ１（式１） ＶＢＥ１＝ＫＴ／ｑ×Ｉｎ（Ｉ３／ＩＳ）（式２） ここで、Ｋはボルツマン定数、Ｔは絶対温度、ｑは電子
電荷を表している。ＩＳはエミッタの飽和電流でエミッ
タ面積に比例し電流増幅率ｈＦＥに比例する。（式１）
の右辺第二項のベース／エミッタ間電圧ＶＢＥ１の温度
係数は約−２ｍＶ／℃であるので、右辺第一項Ｉ１×Ｒ
１の温度係数が約＋２ｍＶ／℃になるように抵抗Ｒ１、
Ｒ２、Ｒ３の抵抗値を設定する。この為、該基準電圧発
生回路は、周囲の温度変化に依存しない概略一定の基準
電圧を発生する事が出来る。この基準電圧は通常バンド
キャップ電圧ＶＢＧと呼ばれ約１．２５Ｖ付近の値を持
つ。
Ｑ１のベース／エミッタ間に発生する電位ＶＢＥ１にバ
イアスされ、ＯＰアンプ６００が電流源Ｉからの電流か
ら電流Ｉ１、Ｉ３を引いた残余の電流を吸収してＶ１と
Ｖ３とは同電位となるので、Ｖ１の電位もＶＢＥ１の値
になる。この為、基準電圧ＶＢＧ及びベース／エミッタ
間電圧ＶＢＥ１はそれぞれ（式１）及び（式２）で与え
られる。 ＶＢＧ＝Ｉ１×Ｒ１＋ＶＢＥ１（式１） ＶＢＥ１＝ＫＴ／ｑ×Ｉｎ（Ｉ３／ＩＳ）（式２） ここで、Ｋはボルツマン定数、Ｔは絶対温度、ｑは電子
電荷を表している。ＩＳはエミッタの飽和電流でエミッ
タ面積に比例し電流増幅率ｈＦＥに比例する。（式１）
の右辺第二項のベース／エミッタ間電圧ＶＢＥ１の温度
係数は約−２ｍＶ／℃であるので、右辺第一項Ｉ１×Ｒ
１の温度係数が約＋２ｍＶ／℃になるように抵抗Ｒ１、
Ｒ２、Ｒ３の抵抗値を設定する。この為、該基準電圧発
生回路は、周囲の温度変化に依存しない概略一定の基準
電圧を発生する事が出来る。この基準電圧は通常バンド
キャップ電圧ＶＢＧと呼ばれ約１．２５Ｖ付近の値を持
つ。
【０００６】しかし、製造ロットばらつきにより、トラ
ンジスタの電流増幅率ｈＦＥの値がばらつく場合、（式
２）の右辺に含まれる飽和電流ＩＳは電流増幅率ｈＦＥ
に比例する為、電流増幅率ｈＦＥの製造ばらつきは、
（式１）の第二項に現われ、基準電圧ＶＢＧの値に直接
影響を及ぼしてしまう。
ンジスタの電流増幅率ｈＦＥの値がばらつく場合、（式
２）の右辺に含まれる飽和電流ＩＳは電流増幅率ｈＦＥ
に比例する為、電流増幅率ｈＦＥの製造ばらつきは、
（式１）の第二項に現われ、基準電圧ＶＢＧの値に直接
影響を及ぼしてしまう。
【０００７】トランジスタＱ１に流れる電流Ｉ３は（式
３）で与えられ、ワイドラーカレントミラー回路５００
の入力電流Ｉ３がベース／エミッタ間電圧ＶＢＥ１、即
ち、電流増幅率ｈＦＥの影響を受ける。その結果ワイド
ラーカレントミラー回路５００の出力電流Ｉ１も電流増
幅率ｈＦＥの影響を受けることになる。 Ｉ３＝（ＶＢＧ−ＶＢＥ１）／Ｒ３（式３） また、図６に基準電圧ＶＢＧの温度依存性を、電流増幅
率をパラメータにして示した。図６からわかるように、
基準電圧は温度に対して補正を行っているので温度依存
性は少ないが、電流増幅率依存性を有している事がわか
る。
３）で与えられ、ワイドラーカレントミラー回路５００
の入力電流Ｉ３がベース／エミッタ間電圧ＶＢＥ１、即
ち、電流増幅率ｈＦＥの影響を受ける。その結果ワイド
ラーカレントミラー回路５００の出力電流Ｉ１も電流増
幅率ｈＦＥの影響を受けることになる。 Ｉ３＝（ＶＢＧ−ＶＢＥ１）／Ｒ３（式３） また、図６に基準電圧ＶＢＧの温度依存性を、電流増幅
率をパラメータにして示した。図６からわかるように、
基準電圧は温度に対して補正を行っているので温度依存
性は少ないが、電流増幅率依存性を有している事がわか
る。
【０００８】
【発明が解決しようとする課題】上述のように、基準電
圧発生回路を集積回路上で形成した場合、製造ロットば
らつきに起因した電流増幅率ｈＦＥのばらつきは基準電
圧ＶＢＧに影響を及ぼしてしまう。
圧発生回路を集積回路上で形成した場合、製造ロットば
らつきに起因した電流増幅率ｈＦＥのばらつきは基準電
圧ＶＢＧに影響を及ぼしてしまう。
【０００９】本発明は、上記の様な問題に鑑みたもので
あり、製造ばらつきに対しても、影響され難い安定した
基準電圧を発生する基準電圧発生装置及び基準電圧発生
方法を提供する事を目的とする。
あり、製造ばらつきに対しても、影響され難い安定した
基準電圧を発生する基準電圧発生装置及び基準電圧発生
方法を提供する事を目的とする。
【００１０】
【課題を解決するための手段】本発明は、上述の目的を
達成する為、第一及び第二の入力端子と基準電圧を出力
する出力端子とを有する演算増幅器と、少なくとも１つ
のトランジスタを有し、該トランジスタの電流増幅率に
依存しない電圧を前記第一のトランジスタを介して前記
第一の入力端子に供給する電圧供給手段と、前記第二の
入力端子と出力端子間に接続された抵抗と、前記基準電
圧には依存しない所定電流を前記抵抗を介して前記第二
の入力端子に供給する電流供給手段とを備えた基準電圧
発生装置を提供する。
達成する為、第一及び第二の入力端子と基準電圧を出力
する出力端子とを有する演算増幅器と、少なくとも１つ
のトランジスタを有し、該トランジスタの電流増幅率に
依存しない電圧を前記第一のトランジスタを介して前記
第一の入力端子に供給する電圧供給手段と、前記第二の
入力端子と出力端子間に接続された抵抗と、前記基準電
圧には依存しない所定電流を前記抵抗を介して前記第二
の入力端子に供給する電流供給手段とを備えた基準電圧
発生装置を提供する。
【００１１】前記トランジスタはエミッタがグランドへ
接続され、ベース、コレクタが共に前記第一の入力端子
に接続されても良い。さらに、前記トランジスタの電流
増幅率に比例した電流を前記ベース及びコレクタに供給
しても良い。
接続され、ベース、コレクタが共に前記第一の入力端子
に接続されても良い。さらに、前記トランジスタの電流
増幅率に比例した電流を前記ベース及びコレクタに供給
しても良い。
【００１２】本発明はさらに、第一及び第二の入力端子
と、基準電圧を有する基準信号を出力する出力端子とを
有する演算増幅器と、少なくとも一つのトランジスタを
有し、該トランジスタの電流増幅率に依存しない電圧を
前記トランジスタを介して前記第一の入力端子に供給す
る電圧供給手段と、前記第二の入力端子と出力端子間に
接続された抵抗と、前記基準電圧には依存しない所定電
流を前記抵抗を介して前記第二の入力端子に供給する電
流供給手段と、所定の電圧を有する入力信号と前記基準
信号を比較して比較結果に応じた出力信号を出力する比
較器とを備えた比較回路を提供する。
と、基準電圧を有する基準信号を出力する出力端子とを
有する演算増幅器と、少なくとも一つのトランジスタを
有し、該トランジスタの電流増幅率に依存しない電圧を
前記トランジスタを介して前記第一の入力端子に供給す
る電圧供給手段と、前記第二の入力端子と出力端子間に
接続された抵抗と、前記基準電圧には依存しない所定電
流を前記抵抗を介して前記第二の入力端子に供給する電
流供給手段と、所定の電圧を有する入力信号と前記基準
信号を比較して比較結果に応じた出力信号を出力する比
較器とを備えた比較回路を提供する。
【００１３】本発明はさらに、演算増幅器と、該演算増
幅器の第一の入力端子にベース及びコレクタが接続され
エミッタがク゛ラウンドに接続されたトランジスタと、前
記増幅器の第二の入力端子と出力端子間に接続された抵
抗とを備え、基準電圧を発生する回路の基準電圧発生方
法であって、前記トランジスタの電流増幅率に依存しな
い電圧を前記トランジスタを介して前記演算増幅器の第
一の入力端子に供給し、前記基準電圧には依存しない所
定電流を前記抵抗を介して前記演算増幅器の第二の入力
端子に供給する基準電圧発生方法を提供する。本発明は
かかる構成を採用する事により、トランジスタの電流増
幅率に依存しない基準電圧を発生する基準電圧発生回路
及び発生方法を提供する事が出来る。
幅器の第一の入力端子にベース及びコレクタが接続され
エミッタがク゛ラウンドに接続されたトランジスタと、前
記増幅器の第二の入力端子と出力端子間に接続された抵
抗とを備え、基準電圧を発生する回路の基準電圧発生方
法であって、前記トランジスタの電流増幅率に依存しな
い電圧を前記トランジスタを介して前記演算増幅器の第
一の入力端子に供給し、前記基準電圧には依存しない所
定電流を前記抵抗を介して前記演算増幅器の第二の入力
端子に供給する基準電圧発生方法を提供する。本発明は
かかる構成を採用する事により、トランジスタの電流増
幅率に依存しない基準電圧を発生する基準電圧発生回路
及び発生方法を提供する事が出来る。
【００１４】
【発明の実施の形態】本発明の第一の実施形態を図を用
いて詳細に説明する。図１の（１）に本発明に関する基
準電圧発生回路の概念図を示した。図１の（１）に示す
ように、本発明の基準電圧発生回路は、ＯＰアンプ１０
０と、前記ＯＰアンプの出力端子と一方の入力端子の間
に接続された抵抗Ｒ１０と、他方の入力端子に接続され
トランジスタを含み該トランジスタの電流増幅率に依存
しない電圧（ＶＢＥ４）を発生する電圧発生手段１１０
と、前記抵抗Ｒ１０が接続されたＯＰアンプ１００の入
力端子に接続され、前記抵抗Ｒ１０に流れる電流を制御
するための電流制御手段１１５と、抵抗Ｒ１とＯＰアン
プ１００の出力端子が接続された接点に接続された定電
流源Ｉａとから構成される。
いて詳細に説明する。図１の（１）に本発明に関する基
準電圧発生回路の概念図を示した。図１の（１）に示す
ように、本発明の基準電圧発生回路は、ＯＰアンプ１０
０と、前記ＯＰアンプの出力端子と一方の入力端子の間
に接続された抵抗Ｒ１０と、他方の入力端子に接続され
トランジスタを含み該トランジスタの電流増幅率に依存
しない電圧（ＶＢＥ４）を発生する電圧発生手段１１０
と、前記抵抗Ｒ１０が接続されたＯＰアンプ１００の入
力端子に接続され、前記抵抗Ｒ１０に流れる電流を制御
するための電流制御手段１１５と、抵抗Ｒ１とＯＰアン
プ１００の出力端子が接続された接点に接続された定電
流源Ｉａとから構成される。
【００１５】次に、図１の（２）は、図１の（１）に記
載した基準電圧発生回路をより詳細に記載した回路図で
ある。前記電圧発生手段１１０は定電流源Ｉｂと特性の
揃ったトランジスタＱ３０およびＱ４０により構成され
ている。また、前記電流制御手段１１５はトランジスタ
Ｑ１０及びＱ２０及び抵抗Ｒ２０からなるワイドラーカ
レントミラー回路と、このワイドラーカレントミラー回
路に接続された電流源ＩＣから構成されている。
載した基準電圧発生回路をより詳細に記載した回路図で
ある。前記電圧発生手段１１０は定電流源Ｉｂと特性の
揃ったトランジスタＱ３０およびＱ４０により構成され
ている。また、前記電流制御手段１１５はトランジスタ
Ｑ１０及びＱ２０及び抵抗Ｒ２０からなるワイドラーカ
レントミラー回路と、このワイドラーカレントミラー回
路に接続された電流源ＩＣから構成されている。
【００１６】次に、図１の（２）に記載された基準電圧
発生回路の動作を説明する。前記電圧発生手段１１０に
おいて、電流源Ｉｂから供給される微少電流Ｉ２はトラ
ンジスタＱ３０の電流増幅率ｈＦＥ３により増幅され、
トランジスタＱ４０に下式で示されるコレクタ電流ＩＣ
４を供給する。 ＩＣ４＝ｈＦＥ３×Ｉ２（式４） また、トランジスタＱ４０のベース／エミッタ間電圧Ｖ
ＢＥ４０は上述の様に下式で与えられる。 ＶＢＥ４０＝ＫＴ／ｑ×Ｉｎ（ＩＣ４／ＩＳ４０）（式５） また、前述したように飽和電流ＩＳ４０はトランジスタ
Ｑ４０の電流増幅率ｈＦＥ４に比例するが、集積回路で
は、トランジスタＱ３０とＱ４０のペア精度は良く、電
流増幅率ｈＦＥが互いにほぼ等しいため、式５のＩＣ４
／ＩＳ４０の項は電流増幅率ｈＦＥに依存しなくなる。
ここで本発明が図５に示す従来技術と大きく異なるのは
電流ＩＣ２（図５ではＩ１）の発生方法である。
発生回路の動作を説明する。前記電圧発生手段１１０に
おいて、電流源Ｉｂから供給される微少電流Ｉ２はトラ
ンジスタＱ３０の電流増幅率ｈＦＥ３により増幅され、
トランジスタＱ４０に下式で示されるコレクタ電流ＩＣ
４を供給する。 ＩＣ４＝ｈＦＥ３×Ｉ２（式４） また、トランジスタＱ４０のベース／エミッタ間電圧Ｖ
ＢＥ４０は上述の様に下式で与えられる。 ＶＢＥ４０＝ＫＴ／ｑ×Ｉｎ（ＩＣ４／ＩＳ４０）（式５） また、前述したように飽和電流ＩＳ４０はトランジスタ
Ｑ４０の電流増幅率ｈＦＥ４に比例するが、集積回路で
は、トランジスタＱ３０とＱ４０のペア精度は良く、電
流増幅率ｈＦＥが互いにほぼ等しいため、式５のＩＣ４
／ＩＳ４０の項は電流増幅率ｈＦＥに依存しなくなる。
ここで本発明が図５に示す従来技術と大きく異なるのは
電流ＩＣ２（図５ではＩ１）の発生方法である。
【００１７】本発明では式５のＩＣ４／ＩＳ４０の項の
ＩＳ４０が電流増幅率ｈＦＥに比例することから電流Ｉ
Ｓ４も電流増幅率ｈＦＥに比例させることにより電圧Ｖ
ＢＥ４０の電流増幅率ｈＦＥからの安定化を図った。
ＩＳ４０が電流増幅率ｈＦＥに比例することから電流Ｉ
Ｓ４も電流増幅率ｈＦＥに比例させることにより電圧Ｖ
ＢＥ４０の電流増幅率ｈＦＥからの安定化を図った。
【００１８】電流増幅率ｈＦＥは通常のＩＣ製造プロセ
スではほぼ３倍幅（或いは２〜５倍幅）であり、抵抗の
製造ばらつきはほぼ±１０〜２０％である。従って電流
増幅率ｈＦＥのばらつき幅は抵抗に比べて大きい。従っ
て、ベース／エミッタ間電圧を決める電流は、抵抗で制
御する方がばらつきの少ない特性が得られる。
スではほぼ３倍幅（或いは２〜５倍幅）であり、抵抗の
製造ばらつきはほぼ±１０〜２０％である。従って電流
増幅率ｈＦＥのばらつき幅は抵抗に比べて大きい。従っ
て、ベース／エミッタ間電圧を決める電流は、抵抗で制
御する方がばらつきの少ない特性が得られる。
【００１９】以上のようにして、電圧発生手段１１０は
トランジスタＱ４０の電流増幅率に依存しない電圧を発
生する事が出来る。次に電流制御手段１１５において、
トランジスタＱ１０、Ｑ２０及び抵抗Ｒ２０により構成
されたワイドラーカレントミラー回路に電流源ＩＣから
電流Ｉ４が入力された場合、出力電流ＩＣ２は下式で決
定される。 ＫＴ／ｑ×ｌｎ（Ｉ４／ＩＳ４） ＝ＫＴ／ｑ×ｌｎ（ＩＣ２／ＩＳＣ２）＋ＩＣ２×Ｒ２（式６） ここで、ＩＳ４、ＩＳＣ２はそれぞれトランジスタＱ１
０、Ｑ２０の飽和電流である。
トランジスタＱ４０の電流増幅率に依存しない電圧を発
生する事が出来る。次に電流制御手段１１５において、
トランジスタＱ１０、Ｑ２０及び抵抗Ｒ２０により構成
されたワイドラーカレントミラー回路に電流源ＩＣから
電流Ｉ４が入力された場合、出力電流ＩＣ２は下式で決
定される。 ＫＴ／ｑ×ｌｎ（Ｉ４／ＩＳ４） ＝ＫＴ／ｑ×ｌｎ（ＩＣ２／ＩＳＣ２）＋ＩＣ２×Ｒ２（式６） ここで、ＩＳ４、ＩＳＣ２はそれぞれトランジスタＱ１
０、Ｑ２０の飽和電流である。
【００２０】ところで、図５の従来回路のトランジスタ
Ｑ１の出力電流Ｉ３は式３で（ＶＢＧ−ＶＢＥ１）に従
うため、電流増幅率ｈＦＥに依存するエミッタ／ベース
間電圧ＶＢＥ１の影響を受ける。さらにトランジスタＱ
２の出力電流Ｉ１は式３と同様に Ｉ１＝（ＶＢＧ−ＶＢＥ１）／Ｒ１（式７） となり、やはりベース／エミッタ間電圧ＶＢＥ１の影響
を受ける。
Ｑ１の出力電流Ｉ３は式３で（ＶＢＧ−ＶＢＥ１）に従
うため、電流増幅率ｈＦＥに依存するエミッタ／ベース
間電圧ＶＢＥ１の影響を受ける。さらにトランジスタＱ
２の出力電流Ｉ１は式３と同様に Ｉ１＝（ＶＢＧ−ＶＢＥ１）／Ｒ１（式７） となり、やはりベース／エミッタ間電圧ＶＢＥ１の影響
を受ける。
【００２１】これに対し本発明では、従来回路の出力電
流Ｉ１に相当する出力電流ＩＣ２は ＩＣ２＝（ＶＢＥ１０−ＶＢＥ２０）／Ｒ２０（式８） で求められる。
流Ｉ１に相当する出力電流ＩＣ２は ＩＣ２＝（ＶＢＥ１０−ＶＢＥ２０）／Ｒ２０（式８） で求められる。
【００２２】ここで式２より、ＶＢＥ１０＝ＫＴ／ｑ×
ｌｎ（Ｉ４／ＩＳ４） ＶＢＥ２０＝ＫＴ／ｑ×ｌｎ（ＩＣ２／ＩＳＣ２） であり（ＩＳ４、ＩＳＣ２は各々トランジスタＱ１０、
２０エミッタ飽和電流）、その差は、 ＶＢＥ１０−ＶＢＥ２０＝ ＫＴ／ｑ×ｌｎ[ （Ｉ４／ＩＳ４）／（ＩＣ２／ＩＳＣ２）] （式９） であるので、対数項の電流比を定数Ｎで置き換えること
が出来れば絶対温度Ｔに比例する特性を表すことが出来
る。これに関し従来回路では、出力電流Ｉ１を求める式
７に温度に対して一定な電圧を目指す基準電圧ＶＢＧを
含むため、温度に対し、さらに電流増幅率ｈＦＥに依存
するベース／エミッタ間電圧ＶＢＥの変化に追従できな
い。
ｌｎ（Ｉ４／ＩＳ４） ＶＢＥ２０＝ＫＴ／ｑ×ｌｎ（ＩＣ２／ＩＳＣ２） であり（ＩＳ４、ＩＳＣ２は各々トランジスタＱ１０、
２０エミッタ飽和電流）、その差は、 ＶＢＥ１０−ＶＢＥ２０＝ ＫＴ／ｑ×ｌｎ[ （Ｉ４／ＩＳ４）／（ＩＣ２／ＩＳＣ２）] （式９） であるので、対数項の電流比を定数Ｎで置き換えること
が出来れば絶対温度Ｔに比例する特性を表すことが出来
る。これに関し従来回路では、出力電流Ｉ１を求める式
７に温度に対して一定な電圧を目指す基準電圧ＶＢＧを
含むため、温度に対し、さらに電流増幅率ｈＦＥに依存
するベース／エミッタ間電圧ＶＢＥの変化に追従できな
い。
【００２３】本発明では温度のみに関与する特性を出す
ために基準電圧ＶＢＧに関わらない電流源Ｉｃを図示し
ないワイドラーカレントミラー回路より構成する。 （Ｉ４／ＩＳ４）／（ＩＣ２／ＩＳＣ２）＝Ｎ となるように電流Ｉ４、ＩＣ２をベース／エミッタ間電
圧ＶＢＥの差で決まるようにする。電流ＩＣ２は式８で
表せるから、電流Ｉ４も、 Ｉ４＝（ＶＢＥｘ−ＶＢＥｙ）／Ｒｚ（式１０） となるように図示しないワイドラーカレントミラー回路
で発生させる。式８、式１０を式９の対数項に代入する
と、（ＶＢＥｘ−ＶＢＥｙ）／Ｒｚ／ＩＳ４／（ＶＢＥ
１０−ＶＢＥ２０）／Ｒ２０／ＩＳＣ２０／ＩＳＣ２と
なり、変形すると [ （ＶＢＥｘ−ＶＢＥｙ）／（ＶＢＥ１０−ＶＢＥ２０）] ×（Ｒ２０／Ｒｚ） ×（ＩＳＣ２×ＩＳ４）（式１１） となり、ベース／エミッタ間電圧の差の比と抵抗の比と
そしてトランジスタのエミッタ飽和電流の比の積とな
る。これらの比は集積回路においては同一シリコン上に
パターンニングした同種の素子特性の比として製造ロッ
ト間でもまた１ロット間でも精度高く再現できる。その
結果これらの比の積も定数N として安定し、式９の対数
項も製造ロット間で安定した定数として再現できる。
ために基準電圧ＶＢＧに関わらない電流源Ｉｃを図示し
ないワイドラーカレントミラー回路より構成する。 （Ｉ４／ＩＳ４）／（ＩＣ２／ＩＳＣ２）＝Ｎ となるように電流Ｉ４、ＩＣ２をベース／エミッタ間電
圧ＶＢＥの差で決まるようにする。電流ＩＣ２は式８で
表せるから、電流Ｉ４も、 Ｉ４＝（ＶＢＥｘ−ＶＢＥｙ）／Ｒｚ（式１０） となるように図示しないワイドラーカレントミラー回路
で発生させる。式８、式１０を式９の対数項に代入する
と、（ＶＢＥｘ−ＶＢＥｙ）／Ｒｚ／ＩＳ４／（ＶＢＥ
１０−ＶＢＥ２０）／Ｒ２０／ＩＳＣ２０／ＩＳＣ２と
なり、変形すると [ （ＶＢＥｘ−ＶＢＥｙ）／（ＶＢＥ１０−ＶＢＥ２０）] ×（Ｒ２０／Ｒｚ） ×（ＩＳＣ２×ＩＳ４）（式１１） となり、ベース／エミッタ間電圧の差の比と抵抗の比と
そしてトランジスタのエミッタ飽和電流の比の積とな
る。これらの比は集積回路においては同一シリコン上に
パターンニングした同種の素子特性の比として製造ロッ
ト間でもまた１ロット間でも精度高く再現できる。その
結果これらの比の積も定数N として安定し、式９の対数
項も製造ロット間で安定した定数として再現できる。
【００２４】従来回路では式７で示すように製造ロット
間でも一定な基準電圧ＶＢＧを含むので、製造ロット間
のトランジスタの電流増幅率のバラツキがエミッタ飽和
電流としてベースエミッタ間電圧のバラツキに反映する
ため式１１の電圧比に相当する値が製造ロット間バラツ
キの原因の一つになっていた。以上説明したようにし
て、式６の変形として ＩＣ２＝ｋＴ／ｑ×ｌｎ（Ｎ） が得られる。この電流ＩＣ２はトランジスタＱ２０のコ
レクタ電流として抵抗Ｒ１０に流れ、 ＩＣ２×Ｒ１０＝Ｒ１０／Ｒ２０×ＫＴ／ｑ×ｌｎ
（Ｎ） となり、温度項以外は定数Ｎと抵抗比の定数となり安定
した温度比例項を作る。
間でも一定な基準電圧ＶＢＧを含むので、製造ロット間
のトランジスタの電流増幅率のバラツキがエミッタ飽和
電流としてベースエミッタ間電圧のバラツキに反映する
ため式１１の電圧比に相当する値が製造ロット間バラツ
キの原因の一つになっていた。以上説明したようにし
て、式６の変形として ＩＣ２＝ｋＴ／ｑ×ｌｎ（Ｎ） が得られる。この電流ＩＣ２はトランジスタＱ２０のコ
レクタ電流として抵抗Ｒ１０に流れ、 ＩＣ２×Ｒ１０＝Ｒ１０／Ｒ２０×ＫＴ／ｑ×ｌｎ
（Ｎ） となり、温度項以外は定数Ｎと抵抗比の定数となり安定
した温度比例項を作る。
【００２５】尚、電流Ｉ４は、従来のようなベースエミ
ッタ間電圧ＶＢＥ１の電流増幅率ｈＦＥ依存性に依る変
化が電流Ｉ４の変化に影響しないように、即ち図５の抵
抗Ｒ１に依る電流設定では無く、負荷となるトランジス
タＱ１０のベースエミッタ間電圧に影響され難い、低電
流性の良い高出力インピーダンスを有する電流源回路に
する。
ッタ間電圧ＶＢＥ１の電流増幅率ｈＦＥ依存性に依る変
化が電流Ｉ４の変化に影響しないように、即ち図５の抵
抗Ｒ１に依る電流設定では無く、負荷となるトランジス
タＱ１０のベースエミッタ間電圧に影響され難い、低電
流性の良い高出力インピーダンスを有する電流源回路に
する。
【００２６】結果、基準電圧ＶＢＧは以下の式で与えら
れる。 ＶＢＧ＝ＶＢＥ４０＋Ｒ１０×ＩＣ２（式１２） 上述の様に、ＶＢＥ４０はトランジスタの電流増幅率ｈ
ＦＥに依存せず、電流ＩＣ４はベース／エミッタ間電圧
ＶＢＥ１に影響されないので、電流ＩＣ２も電流増幅率
ｈＦＥの変化に対し依存しないものになる。
れる。 ＶＢＧ＝ＶＢＥ４０＋Ｒ１０×ＩＣ２（式１２） 上述の様に、ＶＢＥ４０はトランジスタの電流増幅率ｈ
ＦＥに依存せず、電流ＩＣ４はベース／エミッタ間電圧
ＶＢＥ１に影響されないので、電流ＩＣ２も電流増幅率
ｈＦＥの変化に対し依存しないものになる。
【００２７】結果、（式１２）の出力電圧ＶＢＧのトラ
ンジスタの電流増幅率依存性が低減される。また、図２
に、本実施形態の基準電圧発生回路を用いた場合の出力
電圧ＶＢＧの温度依存性及びトランジスタＱ４０の電流
増幅率をパラメータにして示した。
ンジスタの電流増幅率依存性が低減される。また、図２
に、本実施形態の基準電圧発生回路を用いた場合の出力
電圧ＶＢＧの温度依存性及びトランジスタＱ４０の電流
増幅率をパラメータにして示した。
【００２８】ここで、Ｒ１０＝２ＫΩ、Ｒ２０＝３０Ｋ
Ωとした。図２からわかるように出力電圧ＶＢＧは温度
及び電流増幅率に依存せずほぼ一定の電圧を発生してい
る事がわかる。また、図２の（２）の具体回路を図３に
示した。
Ωとした。図２からわかるように出力電圧ＶＢＧは温度
及び電流増幅率に依存せずほぼ一定の電圧を発生してい
る事がわかる。また、図２の（２）の具体回路を図３に
示した。
【００２９】図３に図１の実施例の具体的回路例を示
す。なお本回路例は電源電圧５Ｖで動作し１．２５Ｖの
基準電圧ＶＢＧを得るものである。図１の電流源Ｉａは
抵抗Ｒ１６とトランジスタＱ２０ａ、Ｑ２１、Ｑ２２よ
り構成される。トランジスタＱ１３は基準電圧ＶＢＧ発
生用のダイオード接続されたトランジスタでトランジス
タＱ１２からのエミッタ電流でバイアスされる。トラン
ジスタＱ７、Ｑ９、抵抗Ｒ７、Ｒ８、Ｒ９からなるブロ
ック１２１は（式６）において温度に比例する項の電圧
を発生するものである。
す。なお本回路例は電源電圧５Ｖで動作し１．２５Ｖの
基準電圧ＶＢＧを得るものである。図１の電流源Ｉａは
抵抗Ｒ１６とトランジスタＱ２０ａ、Ｑ２１、Ｑ２２よ
り構成される。トランジスタＱ１３は基準電圧ＶＢＧ発
生用のダイオード接続されたトランジスタでトランジス
タＱ１２からのエミッタ電流でバイアスされる。トラン
ジスタＱ７、Ｑ９、抵抗Ｒ７、Ｒ８、Ｒ９からなるブロ
ック１２１は（式６）において温度に比例する項の電圧
を発生するものである。
【００３０】図１の電流源Ｉｂ、Ｉｃとして抵抗Ｒ１
ａ、Ｒ３ａ、トランジスタＱ１ａ、Ｑ３よりなる第１の
ワイドラーカレントミラー回路、抵抗Ｒ２ａ、Ｒ４、ト
ランジスタＱ２ａ、Ｑ４ａ、Ｑ６よりなる第２のワイド
ラーカレントミラー回路、さらに抵抗Ｒ６、Ｒ１０、ト
ランジスタＱ８、Ｑ１０、Ｑ１１よりなる第３のワイド
ラーカレントミラー回路を備える。図１の電流源Ｉｃか
らの電流Ｉ４は第２のワイドラカレントミラー回路より
トランジスタＱ７に与えられる。電流源Ｉｂからは電流
は第３のワイドラーカレントミラー回路よりトランジス
タＱ１２のベース電流として与えられる。
ａ、Ｒ３ａ、トランジスタＱ１ａ、Ｑ３よりなる第１の
ワイドラーカレントミラー回路、抵抗Ｒ２ａ、Ｒ４、ト
ランジスタＱ２ａ、Ｑ４ａ、Ｑ６よりなる第２のワイド
ラーカレントミラー回路、さらに抵抗Ｒ６、Ｒ１０、ト
ランジスタＱ８、Ｑ１０、Ｑ１１よりなる第３のワイド
ラーカレントミラー回路を備える。図１の電流源Ｉｃか
らの電流Ｉ４は第２のワイドラカレントミラー回路より
トランジスタＱ７に与えられる。電流源Ｉｂからは電流
は第３のワイドラーカレントミラー回路よりトランジス
タＱ１２のベース電流として与えられる。
【００３１】なお本回路例はワイドラーカレントミラー
回路２段従属カスケード形式であるので、トランジスタ
Ｑ３の出力電流への、抵抗Ｒ１ａに与えられる基準電圧
ＶＢＧの影響が小さい。
回路２段従属カスケード形式であるので、トランジスタ
Ｑ３の出力電流への、抵抗Ｒ１ａに与えられる基準電圧
ＶＢＧの影響が小さい。
【００３２】上述のように、図１において基準電圧ＶＢ
ＧはトランジスタＱ４０のベース／エミッタ間電圧ＶＢ
Ｅ４０と抵抗Ｒ１０における電圧降下の和によって与え
られる。ここで、抵抗Ｒ１０に流れる電流ＩＣ２を制御
する為の電流制御手段１１５は電流増幅率ｈＦＥバラツ
キに対し軽減される。また、ＶＢＥ４０はトランジスタ
Ｑ４０の電流増幅率に依存しない。この為、当該基準電
圧発生回路は、電流増幅率に依存しない安定した電圧を
発生することが出来る。
ＧはトランジスタＱ４０のベース／エミッタ間電圧ＶＢ
Ｅ４０と抵抗Ｒ１０における電圧降下の和によって与え
られる。ここで、抵抗Ｒ１０に流れる電流ＩＣ２を制御
する為の電流制御手段１１５は電流増幅率ｈＦＥバラツ
キに対し軽減される。また、ＶＢＥ４０はトランジスタ
Ｑ４０の電流増幅率に依存しない。この為、当該基準電
圧発生回路は、電流増幅率に依存しない安定した電圧を
発生することが出来る。
【００３３】また、図４に示したように、本発明にかか
る基準電圧発生回路は、比較器の入力端子に入力された
入力信号と、基準電圧発生回路から発生した基準電圧信
号とを比較し、それらの信号の大小に依存した出力信号
を発生する比較回路等に使用される。
る基準電圧発生回路は、比較器の入力端子に入力された
入力信号と、基準電圧発生回路から発生した基準電圧信
号とを比較し、それらの信号の大小に依存した出力信号
を発生する比較回路等に使用される。
【００３４】
【発明の効果】本発明は以上のように構成されているの
で、基準電圧ＶＢＧはトランジスタの電流増幅率に依存
しない。
で、基準電圧ＶＢＧはトランジスタの電流増幅率に依存
しない。
【図１】第一の実施形態概念図及び回路図を示したもの
である。
である。
【図２】第一の実施形態図に示される回路の電流増幅率
をパラメータにした出力電圧対温度特性を示したもので
ある。
をパラメータにした出力電圧対温度特性を示したもので
ある。
【図３】第一の実施形態図に於ける回路の具体回路図を
示したものである。
示したものである。
【図４】本発明にかかる基準電圧発生回路の実施形態図
を示したものである。
を示したものである。
【図５】従来の基準電圧発生回路図を示したものであ
る。
る。
【図６】従来の基準電圧発生回路の電流増幅率をパラメ
ータにした出力電圧対温度特性を示したものである。
ータにした出力電圧対温度特性を示したものである。
１００ ＯＰアンプ １１５ 電流供給手段 １１０ 電圧供給手段 Ｒ１０ 抵抗 Ｉａ 定電流源
Claims (11)
- 【請求項１】第一及び第二の入力端子と基準電圧を出力
する出力端子とを有する演算増幅器と、 少なくとも一つの第一のトランジスタを有し、該トラン
ジスタの電流増幅率に依存しない電圧を前記第一のトラ
ンジスタを介して前記第一の入力端子に供給する電圧供
給手段と、 前記第二の入力端子と出力端子間に接続された抵抗と、 前記基準電圧には依存しない第一の所定電流を前記抵抗
を介して前記第二の入力端子に供給する第一の電流供給
手段とを備えたことを特徴とする基準電圧発生回路。 - 【請求項２】前記第一のトランジスタはエミッタがグラ
ンドへ接続され、ベース、コレクタが共に前記第一の入
力端子に接続されたことを特徴とする請求項１記載の基
準電圧発生回路。 - 【請求項３】前記電圧供給手段はさらに前記第一のトラ
ンジスタの電流増幅率に比例した電流を前記ベース及び
コレクタに供給する第二の電流供給手段を備えたことを
特徴とする請求項２記載の基準電圧発生回路。 - 【請求項４】前記第二の電流供給手段は、前記第一のト
ランジスタの電流増幅率と略等しい電流増幅率を有し、
エミッタが前記第一のトランジスタのコレクタに接続さ
れた第二のトランジスタを有し、該第二のトランジスタ
を介して前記第一のトランジスタの電流増幅率に比例し
た電流を前記第一のトランジスタのベース及びコレクタ
に供給することを特徴とする請求項３記載の基準電圧発
生回路。 - 【請求項５】前記第一の電流供給手段は、前記抵抗に接
続され、第二の所定電流が与えられて、前記抵抗を介し
て前記第二の入力端子に供給される電流が前記第一の所
定電流になるよう動作するカレントミラー回路を備えた
ことを特徴とする請求項１記載の基準電圧発生回路。 - 【請求項６】前記カレントミラー回路は、ベースとコレ
クタが接続された第二のトランジスタと、該第二トラン
ジスタのベースにベースが接続された第三のトランジス
タとを含み、前記第二、第三トランジスタの電流比（Ｉ
２／ＩＳ２）／（Ｉ３／ＩＳ３）、（Ｉ２、Ｉ３は各々
前記第二、第三トランジスタのコレクタ電流；ＩＳ２、
ＩＳ３は各々前記第二、第三トランジスタのエミッタ飽
和電流）が略一定値になるように前記第二の所定電流が
前記第二トランジスタのコレクタに供給される請求項５
記載の基準電圧発生回路。 - 【請求項７】第一及び第二の入力端子と、基準電圧を有
する基準信号を出力する出力端子とを有する演算増幅器
と、 少なくとも一つのトランジスタを有し、該トランジスタ
の電流増幅率に依存しない電圧を前記トランジスタを介
して前記第一の入力端子に供給する電圧供給手段と、 前記第二の入力端子と出力端子間に接続された抵抗と、 前記基準電圧には依存しない所定電流を前記抵抗を介し
て前記第二の入力端子に供給する電流供給手段と、 所定の電圧を有する入力信号と前記基準信号を比較して
比較結果に応じた出力信号を出力する比較器と、を備え
たことを特徴とする基準電圧発生回路。 - 【請求項８】演算増幅器と、該演算増幅器の第一の入力
端子にベース及びコレクタが接続されエミッタがグラウ
ンドに接続されたトランジスタと、前記演算増幅器の第
二の入力端子と出力端子間に接続された抵抗とを備え、
基準電圧を発生する回路の基準電圧発生方法であって、 前記トランジスタの電流増幅率に依存しない電圧を前記
トランジスタを介して前記演算増幅器の第一の入力端子
に供給し、 前記基準電圧には依存しない第一の所定電流を前記抵抗
を介して前記演算増幅器の第二の入力端子に供給するこ
とを特徴とする基準電圧発生方法。 - 【請求項９】前記電圧供給ステップはさらに、前記トラ
ンジスタの電流増幅率に比例した電流を前記トランジス
タのベース及びコレクタに供給することを特徴とする請
求項８記載の基準電圧発生方法。 - 【請求項１０】前記電流供給ステップはさらに、前記第
二入力端子にカレントミラー回路を接続し、 第二の所定電流を前記カレントミラー回路に供給して、
前記抵抗を介して前記第二の入力端子に供給される電流
が前記第一の所定電流になるように前記カレントミラー
回路を動作させることを特徴とする請求項８記載の基準
電圧発生方法。 - 【請求項１１】前記カレントミラー回路動作ステップは
さらに、前記カレントミラー回路に含まれる、ベースと
コレクタが接続された第一のトランジスタと、該第一ト
ランジスタのベースにベースが接続された第二のトラン
ジスタにおいて、前記第一、第二トランジスタの電流比
（Ｉ１／ＩＳ１）／（Ｉ２／ＩＳ２）、（Ｉ１、Ｉ２は
各々前記第一、第二トランジスタのコレクタ電流；ＩＳ
１、ＩＳ２は各々前記第一、第二のトランジスタのエミ
ッタ飽和電流）が略一定値になるように前記第二の所定
電流を前記第一トランジスタのコレクタに供給する請求
項１０記載の基準電圧発生方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9082732A JPH09330137A (ja) | 1996-04-10 | 1997-04-01 | 基準電圧発生回路及び基準電圧発生方法 |
| US08/835,513 US5789906A (en) | 1996-04-10 | 1997-04-08 | Reference voltage generating circuit and method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8697896 | 1996-04-10 | ||
| JP8-86978 | 1996-04-10 | ||
| JP9082732A JPH09330137A (ja) | 1996-04-10 | 1997-04-01 | 基準電圧発生回路及び基準電圧発生方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09330137A true JPH09330137A (ja) | 1997-12-22 |
Family
ID=26423743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9082732A Pending JPH09330137A (ja) | 1996-04-10 | 1997-04-01 | 基準電圧発生回路及び基準電圧発生方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5789906A (ja) |
| JP (1) | JPH09330137A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0840193B1 (en) * | 1996-11-04 | 2002-05-02 | STMicroelectronics S.r.l. | Band-gap reference voltage generator |
| US6031365A (en) * | 1998-03-27 | 2000-02-29 | Vantis Corporation | Band gap reference using a low voltage power supply |
| US6124754A (en) * | 1999-04-30 | 2000-09-26 | Intel Corporation | Temperature compensated current and voltage reference circuit |
| DE69902891T2 (de) * | 1999-06-22 | 2003-01-23 | Alcatel, Paris | Referenzspannungsgenerator mit Überwachungs- und Anlaufschaltung |
| US6407622B1 (en) * | 2001-03-13 | 2002-06-18 | Ion E. Opris | Low-voltage bandgap reference circuit |
| TW533678B (en) * | 2002-03-19 | 2003-05-21 | Taiwan Semiconductor Mfg | Reference voltage circuit |
| US7012416B2 (en) * | 2003-12-09 | 2006-03-14 | Analog Devices, Inc. | Bandgap voltage reference |
| US7173407B2 (en) * | 2004-06-30 | 2007-02-06 | Analog Devices, Inc. | Proportional to absolute temperature voltage circuit |
| JP4499696B2 (ja) * | 2006-09-15 | 2010-07-07 | Ｏｋｉセミコンダクタ株式会社 | 基準電流生成装置 |
| JP2018029300A (ja) * | 2016-08-19 | 2018-02-22 | 東芝メモリ株式会社 | 半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4111103A1 (de) * | 1991-04-05 | 1992-10-08 | Siemens Ag | Cmos-bandabstands-referenzschaltung |
| JPH0561558A (ja) * | 1991-08-30 | 1993-03-12 | Sharp Corp | 基準電圧発生回路 |
| JPH06175742A (ja) * | 1992-12-09 | 1994-06-24 | Nec Corp | 基準電圧発生回路 |
| US5352973A (en) * | 1993-01-13 | 1994-10-04 | Analog Devices, Inc. | Temperature compensation bandgap voltage reference and method |
| JPH07306728A (ja) * | 1994-05-16 | 1995-11-21 | Toshiba Corp | 基準電圧発生回路 |
| GB9423033D0 (en) * | 1994-11-15 | 1995-01-04 | Sgs Thomson Microelectronics | A voltage reference circuit |
-
1997
- 1997-04-01 JP JP9082732A patent/JPH09330137A/ja active Pending
- 1997-04-08 US US08/835,513 patent/US5789906A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5789906A (en) | 1998-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7224210B2 (en) | Voltage reference generator circuit subtracting CTAT current from PTAT current | |
| US5646518A (en) | PTAT current source | |
| WO2003076886A1 (en) | Semiconductor device, temperature sensor, and electronic apparatus comprising it | |
| JPH09330137A (ja) | 基準電圧発生回路及び基準電圧発生方法 | |
| JPH0123802B2 (ja) | ||
| JP2003263232A (ja) | バンドギャップリファレンス回路 | |
| JP4328391B2 (ja) | 電圧および電流基準回路 | |
| JPH11122059A (ja) | 差動アンプ | |
| JPH1124769A (ja) | 定電流回路 | |
| JP3137154B2 (ja) | 定電流回路内蔵ｉｃ | |
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JP2985766B2 (ja) | 温度独立型の電圧監視回路 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JP3038311B2 (ja) | 温度補償回路 | |
| JP3518138B2 (ja) | 電圧検出回路 | |
| JPH0588767A (ja) | バンドギヤツプリフアレンス回路 | |
| JP2565289B2 (ja) | 指数アンプ | |
| JP2980783B2 (ja) | 電流検出回路及びそれを用いた定電圧電源回路 | |
| JP2551179B2 (ja) | 基準電圧発生回路 | |
| KR100187640B1 (ko) | 온도 독립형 전압감시회로 | |
| JP3204387B2 (ja) | 発振回路 | |
| JP2604043Y2 (ja) | 基準電圧源回路 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JP3082247B2 (ja) | 定電圧回路 | |
| JPH04338812A (ja) | 基準電圧発生回路 |